数字电路 完整课件讲解

大规模集成电路 LSI
(Large Scale Integration)
> 10 000 门/片 (Very Large Scale Integration) 或 > 100 000 元器件/片
超大规模集成电路 VLSI
数字集成电路的分类
2、按构成电路的半导体分：
单极型：以MOS管为开关元件，如CMOS门。 双极型：以二极管和三极管为开关元件，如TTL门。
(2)输出低电平电流IOL • uo为低电平时，CMOS反相器中，
NMOS管导通，PMOS截止，电流i0经
负载流入反相器，常称为带灌电流
负载，并把反相器允许灌入的最大
电流I0L叫做带灌电流负载的能力。
（二）CMOS反相器的静态特性 3.电压传输特性： uO f ( uI )
+VDD
G2 S2 D2 D1 G1
• 场效应管分为绝缘栅型和结型两大类 ，以下仅 以NMOS增强型场效应管的结构为例，说明MOS 管的开关特性。
2.1.4 MOS 管的开关特性 1、 MOS基本结构和工作原理
• 如图示：NMOS管， 在P型衬底上扩散两个 高浓度的N区并引出极 S、D,具对称性可调换 使用。同时在D、S之 间镀上SiO2绝缘层， 也引出一个电极，称 为G极，B为基极，如 图符号。
4、传输延迟时间
传输延迟时间反映了门电路工作速度的重要参数。 两个参数： •导通延迟时间tPHL：从uI上升沿中 点到uo下降沿中点所经历的时间。 •截止传输时间tPLH：从uI下降沿到uo 上升沿中点所经历的时间。 •平均延迟时间:trd＝(tPHL+tPLH)/2 （四）CMOS反相器的主要参数和常用型号（见P101页）
(Small Scale Integration)
< 10 门/片 或 < 100 元器件/片 10 ~ 99 门/片 或 100 ~ 999 元器件/片 100 ~ 9 999 门/片 或 1 000 ~ 99 999 元器件/片
中规模集成电路 MSI
(Medium Scale Integration)
3、按电路有无记忆功能分：
组合逻辑电路：无记忆功能，由逻辑门构成。 时序逻辑电路：有记忆功能。 由触发器+逻辑门构成。
2.1.4 MOS 管的开关特性
• MOS（Mental – Oxide – Semiconductor） 场效应管，金属 – 氧化物 – 半导体三层器件。 • MOS管是依靠半导体表面外加电场的变化来 控制器件的导电能力，是单极型晶体管（由于只 有一种极性的载流子参与导电）。
§2.3 CMOS集成门电路
一、CMOS反相器 （一）CMOS反相器电路组成和工作原理 1、电路组成：
• 由一对互补的MOS管串接； TN工作管（NMOS），B1、S1接地（低电平）， TP负载管（PMOS），B2、S2接VDD（高电平）； • 栅极连在一起作为输入端，工作管和负载管漏 极联在一起作为输出端。
2.1.4 MOS 管的开关特性
1、 MOS管的工作原理
③ NMOS、PMOS管的符号： NMOS加正电源，uGS>0，uDS>0 PMOS加正电源，uGS<0，uDS<0
2.1.4 MOS 管的开关特性
2、NMOS管的几个主要参数
①开启电压VT：形成导电沟道所需的最小电压uGS
VTN＝+2V，VTP＝-2V ②跨导gm：gm表明MOS管的输入电压控制电流的能力。
（二）CMOS反相器的静态特性 1、输入特性： i I f (u I )
• 正常工作电压情况下，由于MOS 管输入电阻很高，iI≈0；
• 当uI＞VDD＋uDF时，保护二极管
D3导通，电流急剧增加； 当uI< - uDF时，D1导通，i1经D1、
RS流出，见P96图2.3.3（c）
（二）CMOS反相器的静态特性 2、输出特性： uo f (i0 )
VSS
四、CMOS电路产品系列，主要特点和使用中应注意的几个问题
1、CMOS主要芯片型号：
CD40×× 系列： 电源电压为 3 18 V。 74HC××系列： (带缓冲输出) 高速CMOS电路，引脚排列与同型号的74系列TTL
二个概念：
（1）输出高电平电流IOH
• 输出uo为高电平时，CMOS反相 器中，PMOS管T2导通，NMOS管T1 截止。Io从VDD经TP流出，供给负 载 RL 。 • 这时负载RL是向反相器索取电流，所以常常形 象地称之为拉电流负载，并把反相器能够输出的 最大电流IOH，叫带拉电流负载的能力。
（二）CMOS反相器的静态特性 2、输出特性： uo f (i0 )
二、 CMOS 与非门、或非门、与门和或门
2、CMOS门电路的构图原则
①工作管（NMOS）与负载管（PMOS）要成对出现。 同一对NMOS、PMOS管栅极接在一起作为输入端； NMOS管的B极均接地，PMOS管的B极均接电源 ②工作管相串，相应的负载管应相并；工作管相并 相应的负载管相串。 ③工作管先串后并，则负载管应先并后串，工作管 先并后串，则负载管先串后并。 ④工作管相串为“与”，相并为“或”，由工作 管组 与负载管组联接点引出则倒相。
③输入阻抗高
I D gm U GS
U DS 常数
• 由于SiO2绝缘性好，栅极几乎不取用电流，输入 阻抗高（>1010Ω）
2.1.4 MOS 管的开关特性
③输入阻抗高
• 由于SiO2层厚度仅0.1μm，栅极有一定大小的输 入电容（可达几个pF），而且由于栅极输入电阻很 大，这个电容的电荷能够较长时间保存下来，利用 这一特点，把信号暂存到MOS管的输入电容上，组成 各种动态逻辑电路。
（四）CMOS反相器的主要参数和常用型号（见P101页） 数字集成电路手册中，给出的参数： （1）IDD:静态电源电流，给出最大值。 （2）IOL:输出低电平电流，给出最小值。 （3）IOH:输出高电平电流，给出最小值。 （4）II:输入电流，给出最大值。 （5）UOL:输出低电平电压，给出最大值。 （6）UOH:输出高电平电压，给出最小值。 （7）UIL:输入低电平电压，给出最大值。 （8）UIH:输入高电平电压，给出最小值。
§2.3 CMOS集成门电路
CMOS门电路，是用NMOS和PMOS管按互补对 称形式连接起来构成的，称为互补MOS电路，简称 CMOS电路，这种电路具有功耗极低，连接方便等优 点，是目前应用最广泛的数字集成电路之一。 一、CMOS反相器 二、 CMOS与非门 三、 CMOS传输门、三态门和漏极开路门 四、 CMOS电路产品系列，主要特点和使用中应注 意的几个问题。
• 栅极电容的电荷不易泄漏掉，容易由于外界静电 感应积累电荷，在栅极产生较高的电压，造成栅极 氧化层击穿，损坏MOS管。
2.1.4 MOS 管的开关特性
• 在数字集成电路中，一般都 在输入端加上保护电路。如图 在GS间加保护二极管DZ，当静 电压超过一定限度后，二极管 击穿导通，使静电荷泄放保护 氧化层不被击穿。
（二）CMOS 三态门
1. 电路组成 0 1
A
+VDD
2. 工作原理
( 1 ) EN 1
TP2
TP1
TP2、TN2 均截止
Y
T N1
Y 与上、下都断开 Y = Z(高阻态 — 非 1 非 0) ( 2 ) EN 0 TP2、TN2 均导通
Y A ( 1 或 0)
3. 逻辑符号 A
EN
EN 1 0
第2章 门电路
★ 主要内容:
门电路是数字电路的最基本单元，本 章着重讲解集成门电路―CMOS与TTL门。 1、概述：数字集成电路的分类 2、MOS管的开关特性（§2.1.4） 3、CMOS集成门电路（§2.3） 4、TTL集成门电路（§2.4）
数字集成电路的分类：
1、按集成度分：
小规模集成电路 SSI
2.1.4 MOS 管的开关特性 1、 MOS管的工作原理
① uGS＝0，D、S间相当于两背 靠背的PN结，此时，D、S间不可 能导通，处于截止状态。 ② 加上正电压uGS→SiO2层产生指向半导体表面的电 场，由于绝缘层很薄（0.1μm），电场很强→这个强 电场将电子拉到P型半导体表面，形成一条N型导电 沟道（表面场效应）→D、S之间处于低阻导通状态→ 加uDS形成ID电流，相当于D、S间开关闭合。
TP
来自百度文库B2
uO /V
VDD
A B C
UNL
UNH
+ uI
-
iD uO
0
S1
B1
D
UTN
TN
E F
UTP
VSS
UTH
uI /V
DE 、 EF 段： 噪声容限： 指输出为规定值时，允许输入的最大波动电压。 uI u <U U ， TN 截止、 T 导通， AB 段： TN CD 段： 0 . 5 , 导通， TN、T 均导通。 u , BC P T u 略下降。 PO I I TN VDD N 与 、 AB 段对应，TN、TP 的状态与之相反。 UBC 输入为低电平时的噪声容限。 NL： = 0.3VDD u = V i 0 ， 功耗极小。 u i i 。 O DD 、 D UNH O D D(max) 输入为高电平时的噪声容限。 ： T T P : 导通 截止 N : 截止 导通
1. 电路组成：
uI / uO
TP TN C
VSS
C
+VDD
C
uO / uI
uI / uO
关断电阻大 导通电阻小 ( ≥ 109 ) (几百欧姆 )
TG
C
uO / uI
2. 工作原理：
(1) C 1 、C 0 : TN、TP均导通， uO uI (0 ~ VDD ) ( 2) C 0 、C 1 : TN、TP均截止， uO uI
转折电压
（二）CMOS反相器的静态特性
3. 电压传输特性：
强调几个参数：
①阀值电压UTH：电压传输特性转折区所对应的输 入电压。
②输入低电平噪声容限UNL：保证输出高电平不低
于额定值的90%时，所允许叠加在输入低电平上的 最大噪声电压。 ③输入高电平噪声容限UNH：保证输出为低电平的 前提下，所允许叠加在输入高电平上的最大噪声电 压。
AB AB
二、 CMOS 与非门、或非门、与门和或门
2、CMOS门电路的构图原则
例1：画出Y＝A+B 的CMOS电路。 解：工作管应相并联，负载管相串， 电路组成如右图。 例2：与门：Y=AB
先画出与非，再非。
三、 CMOS 传输门、三态门和漏极开路门 （一）CMOS传输门 (TG 门 — Transmission Gate)
（一）CMOS反相器电路组成和工作原理
3、输入端保护电路
实际生产的CMOS反相器，在输 入端都设置有二极管保护网络。
• 二极管的正向导通压降uDF=0.5～0.7V
D1、D2、D3格Rs组成二极 • 正常工作时，由于uA只在0～VDD之间， 管保护网络 ；C1、C2为 保护二极管均处于截止状态。 MOS管栅源间的等效输入 • 输入端电压高于VDD＋uDF或低于－uDF 电容。 时，保护二极管就会导通，TN、TP栅极 电位限制在－uDF~VDD＋uDF之间。
§2.3 CMOS集成门电路
（一）CMOS反相器电路组成和工作原理 2、工作原理（逻辑功能）
VTN＝+2V，VTP＝-2V，VDD＝+10V）
uI 0V 10V
uGS1 0V 10V
uGS2 -10V 0V
TN 截止 导通
TP 导通 截止
uo 10V 0V
因此,这是一个反相器电路，而且功耗很低。
§2.3 CMOS集成门电路
二、 CMOS 与非门、或非门、与门和或门 1、CMOS 与非门
+VDD +10V
A B TN1 TP1 TN2 TP2
TP2
TP1 Y
Y 1 1
0 0
0 1
截
截
通 截 通
通 通 截
uA
A
0 1 0 1
uY
TN1
TN2 VSS
1 0
1 1
通
通
截 截 通
截 通 截
1
0
B uB
与非门
A B
&
Y = AB
1
1 0
T N2 V SS
1
EN
Y
使能端 EN
控制端低电平有效
(三)CMOS 漏极开路门 (OD门 — Open Drain) +VDD 1. 电路组成 RD 外接
D
Y
B
+VDD RD
A B
&
1
G
符号 A
&
P Y 1 P 2 Y Y
S TN
B
& C D 2. 主要特点 ① 漏极开路，工作时必须外接电源和电阻。 ② 可以实现线与功能： 输出端用导线连接起来实现与运算。 ③ 可实现逻辑电平变换： U OH VDD Y P1 P2 AB CD AB CD