相联存储器的设计与实现.

沈阳航空航天大学

课程设计报告

课程设计名称：计算机组成原理课程设计课程设计题目：相联存储器的设计与实现

院（系）：计算机学院

专业：计算机科学与技术

班级：

学号：

姓名：

指导教师：

完成日期：

沈阳航空航天大学课程设计报告

目录

第1章总体设计方案 (2)

1.1设计原理 (2)

1.2设计思路 (2)

1.3设计环境 (3)

第2章详细设计方案 (5)

2.1总体方案的设计与实现 (5)

2.1.1创建顶层图形设计文件 (5)

2.1.2器件的选择与引脚锁定 (5)

2.1.3编译、综合、适配 (6)

2.2功能模块的设计与实现 (6)

2.2.1 输入寄存器的设计与实现 (7)

2.2.2 存储体的设计与实现 (8)

2.2.3检索寄存器的设计与实现 (9)

2.3仿真调试 (11)

2.3.1建立仿真波形文件及仿真信号选择 (12)

2.3.2功能仿真结果与分析 (12)

第3章编程下载与硬件测试 (13)

3.1编程下载 (13)

3.2硬件测试及结果分析 (13)

参考文献 (16)

附录 (17)

第1章总体设计方案

1.1 设计原理

相联存储器(C ontent Addressed Memory)即可按地址寻址，又可按内容（通常是某些字段）寻址，为与传统存储器区别，又称为按内容寻址的的存储器。相联存储器的每个字由若干字段组成，每个字段描述了一个对象的属性，也称为一个内容。

相联存储器的结构框图如图1.1所示。它主要实现将输入寄存器的信息与存储体的信息作比较，相匹配的置为“1”，不匹配的置为“0”，并输出结果。

图1.1 相联存储器原理框图

1.2 设计思路

根据相联存储器的原理特点，即按照内容寻址，因此可以将相联存储器分为以下几个部分：输入寄存器，译码选择电路，存储体，检索寄存器。

输入寄存器：用来存放检索字，其位数与相联存储器的字长相等。

译码选择电路：用3－8译码器进行译码电路选择，如当置输入端A2A1A0为“000”，译码器，可以向存储体第一个单元地址输入八位二进制的字信息；同时其他的存储单元的信息被屏蔽掉。

存储体（AMU）：用于存放待检索的数据，由高速半导体存储器构成，以求快速存取。

检索寄存器（CR）：把检索项和所有存储单元相应位进行比较，如果比较结果相等，输出高电平1，否则输出低电平0。

设存储体由8个字构成，字长为8位的二进制数。CR为检索寄存器，字长也为8位，存放要比较的数。首先向输入总线输入一个八位二进制的字，然后通过三八译码器选择电路依次将八个八位二进制数输入到存储体中。将输入到输入寄存器的字通过检索寄存器分别与存储体里的八个字检索比较，若匹配，则输出信号置1，否则置0，，我们就能找到匹配的那个字。

若存储体八个单元存储的数据分别为00010001、10001001、00010000、10011001、10010010、00010011、00010001， 00011000，输入寄存器中的存储数据是10010010，通过检索寄存器器CR进行比较之后，可以知道发现检索数据与存储体中的第五个单元的内容一致，所以结果输出为：00001000。

1.3设计环境

硬件环境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机。

EDA环境：Xilinx foundation f3.1设计软件、COP2000仿真软件

图1.2Xilinx foundation f3.1设计平台

图 1.3 COP2000计算机组成原理集成调试软件

第2章详细设计方案

2.1 总体方案的设计与实现

本设计方案以原理图输入方式设计出顶层方案图，以此实现相联存储器相关的逻辑功能，在XCV200可编程逻辑芯片上实现电路。在Xilinx foundation f3.1开发环境上设计好电路图，把输入/输出信号分别定位到XCV200芯片指定的引脚上，完成芯片的引脚的锁定。

2.1.1创建顶层图形设计文件

根据相联存储器的相关功能，顶层图形文件由以下器件组成：九个寄存器（FD8CE），一个3：8译码器（D3-8E）、八个CR比较器（COMP8）、二十个输入端口和八个输出端口封装而成的一个完整的设计实体。该方案在Xilinx foundation f3.1软件环境下进行软件的设计，实现顶层图形文件。

2.1.2器件的选择与引脚锁定

（1）器件的选择

由于所提供的硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，因此采用的目标芯片为Xlinx XCV200可编程逻辑芯片。

（2）引脚锁定

根据引脚分配表，把顶层图形文件中的输入/输出信号依次安排到Xlinx XCV200芯片指定的引脚上，实现芯片的引脚锁定，各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。

表2.1 信号和芯片引脚对应关系

2.1.3编译、综合、适配

利用Xilinx foundation f3.1设计软件对顶层图形文件进行编译，并尽量调整各器件和线的位置使其合理美观，连接完毕后进行仿真，待仿真成功后编译文件，编译成功后即可将文件下载到芯片中。

2.2 功能模块的设计与实现

本相联存储器是由输入寄存器，选择比较电路，检索寄存器，存储体组成的，设有20个输入端口和8个输出端口实现其输入和输出。各部分元件均分别单独实现功能并仿真成功之后，再将各部分模块进行连接，经整体整合仿真成功后，完成了所需电路实体。