基于FPGA控制的数字化语音存储与回放系统

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

基于FPGA控制的数字化语音存储与回放系统

一.功能说明

数字化语音存储与回放系统的作用是对语音进行录音和放音,并实现数字化控制。能够做到语音回放的方法有很多,本课题研究的是基于FPGA控制下的语音存储与回放系统。

关键词:语音录放;数模转换;模数转换;FPGA

二.基本原理

通过拾音器获取声音信号,然后经过放大器1把信号放大,再通过带通滤波器滤除带外的低频信号和高次谐波,保证语音信号不失真地通过滤波器,而后信号通过模数转换电路将模拟量转换为数字量,再经可编程器件送给存储芯片。回放过程与存储过程相反,最后通过耳机将拾取的声音回放出来,其示意图如图1.1所示。

1. 此电路系统的参数及要求如下:

1.放大器1的增益为46dB,放大器2的增益为40dB,增益均可调;

2.带通滤波器:通带为300Hz~

3.4kHz ;

=8kHz,字长=8位;

3.ADC:采样频率f

s

4.语音存储时间≥10秒;

=8kHz,字长=8位;

5.DAC:变换频率f

c

6.回放语音质量良好。

不能使用单片语音专用芯片实现本系统。

图1.1 数字化语音存储与回放系统示意图

2.数字化语音存储与回放系统硬件电路

2.1放大器1即音频信号放大电路

音频信号放大电路如图1.2所示。第一级放大(-4.7)倍。IRFD120实现自动增益控制,当开关打到1的位置是增益自动控制,当开关打到2的位置是手动控制。增益自动、手动控制是利用场效应管工作在可变电阻区,漏源电阻受栅源电压控制的特性。第二级放大(+101)倍。第三级放大倍数可调最大(-20)倍,保证ADC0809满量程转换。

图1.2 音频信号放大电路

2.2带通滤波器

带通滤波器如图1.3所示。实测带通300Hz~3300Hz。保证语音信号不失真地通过滤波器,滤除带外的低频信号和高次谐波。

图1.3 带通滤波器

2.3模数转换电路

模数转换电路如图1.4所示。题目要求采样频率f

=8kHz,字长=8位,可

s

选择转换时间不超过125μS的8位A/D转换芯片,ADC0809的转换时间为100μs,可选用ADC0809。音频信号经过放大、滤波送给ADC0809模数转换电路,将模拟量转换为数字量,再经可编程器件送给存储芯片。cp、oe、eoc、start、ale、din[7..0]接图1.9。

图1.4 ADC0809模数转换电路

2.4语音存储电路

存储芯片HM628128D管脚如图1.5所示。HM628128D可存储8位131072字,5V供电,静态RAM。语音存储时间≥10秒。HM628128D在数字化语音存储与回放系统硬件电路中的接线如表1.1所示。HM628128D读写功能如表1.2所示。

图1.5 HM628128D管脚

表1.1 HM628128D在数字化语音存储与回放系统硬件电路中的接线

管脚名称功能在数字化语音存储与回放系统硬件电路中的接线

A16~A0地址输入端接图1.9 adr[16..0]

I/O7~0数据输入/输出端接图1.9 yy[7..0]

CS片选1输入端接低电平0V

1

CS2 片选2输入端接高电平5V

WE写使能端接图1.9 wr

OE输出使能端接图1.9 read

V CC 电源正端接5V

V SS 电源负端接地

NC 空管脚

表1.2 HM628128D读写功能

CS CS2 WE OE I/O 功能1

H H ××高阻

L L ××高阻

L H H L 数据输出读

L H L H 数据输入写

L H L L 数据输入写

L H H H 高阻

2.5数模转换电路

数模转换电路如图1.6所示。题目要求变换频率f

=8kHz,字长=8位,可

c

选择转换时间不超过125μS的8位D/A转换芯片,DAC0800的转换时间为100ns,可选用DAC0800。存储芯片输出的数字量经可编程器件图1.9送给DAC0800数模转换电路,将数字量转换为模拟量。

图1.6 DAC0800数模转换电路

2.6带通滤波器和功率放大器

带通滤波器2如图1.7所示。放大器2和功率放大器如图1.8所示。图1.6、图1.7、图1.8连接起来就可以获得音频信号。

图1.7 带通滤波器2

图1.8 放大器2和功率放大器

3.数字化语音存储与回放系统软件电路

3.1FPGA外部接线

FPGA外部接线如图1.9所示。clk24m接24MHz晶振,cp接图1.4 ADC0809模数转换电路,yy[7..0]接图1.5 HM628128D,res接按键开关res为0时地址复位为0,wo接高低电平开关wo为0录音wo为1放音,stat接高低电平开关,开始录音或放音。dout[7..0]接图1.6,wr、read、adr[16..0]接图1.5 HM628128D,bz接发光指示灯显示录音或放音工作状态,其余端接图1.4 ADC0809模数转换电路。

图1.9 FPGA外部接线

三.元器件清单表

附录 1 组装套装材料清单

序号元件序号\名称规格\参数数量1 R电阻5K 8

1

2 电解电容47uF 4.7uF 3uF

220uF 10uF 1uF

0.047uF

3 电容0.1uF 4

4 电容0.01uF 4

5 滑动变阻器47K 1K 100K 1

6 滑动变阻器27k 2

7 R电阻 4.7K 2

8 R电阻1K 3

9 集成放大器NE5532 2

10 R电阻10K 13

11 三极管9012 1

12 三极管IRFD120 1

13 R电阻1M 2.2K 470 47K 1

14 R电阻120K 2

15 R电阻60K 2

相关文档
最新文档