第5章 锁存器与触发器各详解
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
◆ CP一旦变为0后，主锁存器被封锁，其状态 不再受R、S影响，因此不会有空翻现象。
22
CP S
R
Q n+1
0
0
Qn（保持）
0
1
0（置0）
1
0
1（置1）
1
1
Ø（不定）
在RS锁存器中，必须限制输入R和S同时为１的 出现，这给使用带来不便。为了从根本上消除 这种情况，可将RS锁存器接成JK锁存器。
23
5.4 主从触发器
1、主从RS触发器
≥1
≥1
≥1
≥1
主锁存器
从锁存器
Q
Q
┌┌
1R C1 1S
CP
19
Q
Q
┌┌
1R C1 1S
CP
主从触发器的逻辑结构为主从结构，分别由两 个互补的时钟控制。
20
工作原理 ①CP=1时，主锁存器工作，S、R影响主锁存
器的输出Q’（信息写入主锁存器），但从 锁存器禁止，状态不变；
≥1
即门电路的输入、输出端 交叉耦合。
4
当Q=1时,称为锁存器的1状态，
当Q=0时,称为锁存器的0状态。
3、工作原理
0
（1）S=0，R=1时 Q 0, Q 1 ≥1 输出状态为0，R高电平有效，
使锁存器置0（复位）。
R 为复位端， Reset 。
（2）S=1，R=0时，Q 1,Q 0 输出状态为1，S高电平有效,
使锁存器置1（置位） 。 S 为置位端Set 。
1 1
≥1
0
1
≥1
0 0
≥1
1
5
3）S=R=0时 Q 和 Q 互锁，保持不变。 这是锁存器的特点：当输入处于某一状态时，输出保持。
两个稳定状态：
S=0，R=0，Q=1： 锁Q 存=0 器的存储 S=0，R=0，Q=0： Q 记=1忆功能
0
源自文库
1
1
0
≥1
≥1
第五章 锁存器和触发器
§5.1概述 §5.2基本RS锁存器 §5.3门控RS锁存器 §5.4主从触发器 §5.5维持阻塞触发器 §5.6触发器逻辑功能及其描述 §5.7应用举例
相关知识回顾：
组合电路：不含记忆元件、无反馈 、输出与原来状态无关。
本章任务：
锁存器和触发器：是记忆元件 、有反馈 、输出与原来状态有关。 锁存器和触发器分类。 锁存器和触发器外部逻辑功能、触发方式。
◆有两个互补的输出端，有两个稳定的状态 ◆有复位（Q=0）、置位（Q=1）、保持原状态三种功能 ◆ R为复位输入端，S为置位输入端，可以是低电平有效， 也可以是高电平有效，取决于锁存器的结构 ◆由于反馈线的存在，无论是复位还是置位，有效信号只 需要作用很短的一段时间，即“一触即发”
12
5.3 门控锁存器
Q
.
Q.
Q F从 Q
S CP R
CP
F主打开
F主状态由J、K 决定，接收信
Q F主 Q
S CP R
1
0
1
号并暂存。
J .K 1
CP 0
1
CP
0
F从打开
从触发器的状态取 决于主触发器，并 保持主、从状态一 致，因此称之为主 从触发器。
同时为1
CP Q DQ
16
D触发器状态表 D Qn+1 00 11
传输门控D锁存器，常用型号八D锁存器74373。
17
3、门控锁存器存在的问题——空翻
CEP
S R
Q
有效翻转
空翻
由于在E=1期间，都能接收R、S信号，此时如R、S发生 多次变化，锁存器的状态也可能发生多次翻转，这种现象 叫做空翻。
18
2、主从Ｊ－Ｋ触发器
从锁存器
反 馈 线
主锁存器
Q
.
Q.
Q F从 Q
S CP R
CP
Q F主 Q
S CP R
J
K
.
CP
互补时 钟控制 主、从 触发器 不能同 时翻转
1
QQ
主
锁
1J C1 1K
存
器
J CP K
(c)S国标符号JQ R KQ
从 锁 存 器
25
工作原理
1
CP 0
F从封锁 F从状态保持 不变。
1、门控 RS锁存器 电路结构和工作原理
门控RS锁存器是在基本锁存器的基础上增加两个与门G3 和G4，由锁存使能信号E控制。
≥1
G4
≥1
G3
E
E = 0 时， G3和G4 被封
锁，Q3和Q4都为 0 ，S、
R端的电平不影响输出，
基本锁存器保持；
E
E = 1 时， G3和G4开放，
输出由S、R决定，完成基
在输入信号取消后，能将获得的新状态保存下来。
3
5.2 基本RS锁存器
1、逻辑符号 R、S为触发脉冲输入端，
R为复位（Reset）端，S为置位（Set）端 Q、Q 为两个互补的输出端 2、电路结构：由两个“或非”门构成的R-S锁存器电路 图
由门电路组成的，它 与组合逻辑电路的根本区 别在于，电路中有反馈线，
本章重点：
通过学习锁存器、触发器，建立时序的概念; 各类触发器的逻辑功能和触发方式。
2
5.1 概述
1、锁存器和触发器
锁存器和触发器是具有记忆功能的基本逻辑单元，能够 存储一位二进制信息。
锁存器和触发器是构成时序逻辑电路的基本单元。
2、特点：
有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 在适当输入信号作用下，可从一种状态翻转到另一种状态；
8
4、波形图
反映触发器输入信号取值和状态之间对应关系的图形称为 波形图
S
R Q
Q
不 置1 允 置1 置0
许
置1
保不 持允
许
不 确 定
9
5、与非门组成的基本RS锁存器
Q G1 &
R
Q & G2
S
Q
Q
RS
RS
10
这种触发器的触发信号是低电平有效，因此在逻 辑符号的输入端处有小圆圈。
11
基本锁存器的特点总结
（主锁存器工作，从锁存器保持）
②CP↓时，从锁存器工作，在此刻之前主锁存 器的输出Q’如发生了变化，从锁存器CP有效时 ，其输出将产生相应的变化；
（从锁存器向主锁存器看齐）
21
③ CP=0时，主锁存器禁止，S、R不影响Q’,从锁 存器输入信号不变，其输出稳定后不再变化。 特点 ◆触发器的总输出Q只在CP由 1 变 0 时刻可能 发生翻转，称之为下降沿触发。
本锁存器的功能。
13
E=1时
S 0 0 1 1
RS =0
(约束条件)
R
Q n+1
0
Qn（保持）
1
0（置0）
0
1（置1）
1
Ø（不定）
Q
Q
1R C1 1S CEP
功能波形图 CEP
R S Q Q
不 置 不 置 不置 不置 不 不 不 变 1 变 0 变1 变 0 变变变
15
2、门控D锁存器
逻保辑证门SR控不
≥1
≥1
0
0
0
0
（4）R=S=1
0
0
不允许，因为： Q = Q = 0 不符合逻辑。
当 R和 S同时由 1 变 0 时， 次态不定。 ≥1
≥1
RS =0 (约束条件)
1
1
R、S同时变 为0时，输出不稳定。
7
功能表
SRQ 0 0 不变 010 101 1 1 不定
RS =0
(约束条件)
Qn为锁存器的原状态（现态） Qn+1为锁存器的新状态（次态）
22
CP S
R
Q n+1
0
0
Qn（保持）
0
1
0（置0）
1
0
1（置1）
1
1
Ø（不定）
在RS锁存器中，必须限制输入R和S同时为１的 出现，这给使用带来不便。为了从根本上消除 这种情况，可将RS锁存器接成JK锁存器。
23
5.4 主从触发器
1、主从RS触发器
≥1
≥1
≥1
≥1
主锁存器
从锁存器
Q
Q
┌┌
1R C1 1S
CP
19
Q
Q
┌┌
1R C1 1S
CP
主从触发器的逻辑结构为主从结构，分别由两 个互补的时钟控制。
20
工作原理 ①CP=1时，主锁存器工作，S、R影响主锁存
器的输出Q’（信息写入主锁存器），但从 锁存器禁止，状态不变；
≥1
即门电路的输入、输出端 交叉耦合。
4
当Q=1时,称为锁存器的1状态，
当Q=0时,称为锁存器的0状态。
3、工作原理
0
（1）S=0，R=1时 Q 0, Q 1 ≥1 输出状态为0，R高电平有效，
使锁存器置0（复位）。
R 为复位端， Reset 。
（2）S=1，R=0时，Q 1,Q 0 输出状态为1，S高电平有效,
使锁存器置1（置位） 。 S 为置位端Set 。
1 1
≥1
0
1
≥1
0 0
≥1
1
5
3）S=R=0时 Q 和 Q 互锁，保持不变。 这是锁存器的特点：当输入处于某一状态时，输出保持。
两个稳定状态：
S=0，R=0，Q=1： 锁Q 存=0 器的存储 S=0，R=0，Q=0： Q 记=1忆功能
0
源自文库
1
1
0
≥1
≥1
第五章 锁存器和触发器
§5.1概述 §5.2基本RS锁存器 §5.3门控RS锁存器 §5.4主从触发器 §5.5维持阻塞触发器 §5.6触发器逻辑功能及其描述 §5.7应用举例
相关知识回顾：
组合电路：不含记忆元件、无反馈 、输出与原来状态无关。
本章任务：
锁存器和触发器：是记忆元件 、有反馈 、输出与原来状态有关。 锁存器和触发器分类。 锁存器和触发器外部逻辑功能、触发方式。
◆有两个互补的输出端，有两个稳定的状态 ◆有复位（Q=0）、置位（Q=1）、保持原状态三种功能 ◆ R为复位输入端，S为置位输入端，可以是低电平有效， 也可以是高电平有效，取决于锁存器的结构 ◆由于反馈线的存在，无论是复位还是置位，有效信号只 需要作用很短的一段时间，即“一触即发”
12
5.3 门控锁存器
Q
.
Q.
Q F从 Q
S CP R
CP
F主打开
F主状态由J、K 决定，接收信
Q F主 Q
S CP R
1
0
1
号并暂存。
J .K 1
CP 0
1
CP
0
F从打开
从触发器的状态取 决于主触发器，并 保持主、从状态一 致，因此称之为主 从触发器。
同时为1
CP Q DQ
16
D触发器状态表 D Qn+1 00 11
传输门控D锁存器，常用型号八D锁存器74373。
17
3、门控锁存器存在的问题——空翻
CEP
S R
Q
有效翻转
空翻
由于在E=1期间，都能接收R、S信号，此时如R、S发生 多次变化，锁存器的状态也可能发生多次翻转，这种现象 叫做空翻。
18
2、主从Ｊ－Ｋ触发器
从锁存器
反 馈 线
主锁存器
Q
.
Q.
Q F从 Q
S CP R
CP
Q F主 Q
S CP R
J
K
.
CP
互补时 钟控制 主、从 触发器 不能同 时翻转
1
主
锁
1J C1 1K
存
器
J CP K
(c)S国标符号JQ R KQ
从 锁 存 器
25
工作原理
1
CP 0
F从封锁 F从状态保持 不变。
1、门控 RS锁存器 电路结构和工作原理
门控RS锁存器是在基本锁存器的基础上增加两个与门G3 和G4，由锁存使能信号E控制。
≥1
G4
≥1
G3
E
E = 0 时， G3和G4 被封
锁，Q3和Q4都为 0 ，S、
R端的电平不影响输出，
基本锁存器保持；
E
E = 1 时， G3和G4开放，
输出由S、R决定，完成基
在输入信号取消后，能将获得的新状态保存下来。
3
5.2 基本RS锁存器
1、逻辑符号 R、S为触发脉冲输入端，
R为复位（Reset）端，S为置位（Set）端 Q、Q 为两个互补的输出端 2、电路结构：由两个“或非”门构成的R-S锁存器电路 图
由门电路组成的，它 与组合逻辑电路的根本区 别在于，电路中有反馈线，
本章重点：
通过学习锁存器、触发器，建立时序的概念; 各类触发器的逻辑功能和触发方式。
2
5.1 概述
1、锁存器和触发器
锁存器和触发器是具有记忆功能的基本逻辑单元，能够 存储一位二进制信息。
锁存器和触发器是构成时序逻辑电路的基本单元。
2、特点：
有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 在适当输入信号作用下，可从一种状态翻转到另一种状态；
8
4、波形图
反映触发器输入信号取值和状态之间对应关系的图形称为 波形图
S
R Q
Q
不 置1 允 置1 置0
许
置1
保不 持允
许
不 确 定
9
5、与非门组成的基本RS锁存器
Q G1 &
R
Q & G2
S
Q
Q
RS
RS
10
这种触发器的触发信号是低电平有效，因此在逻 辑符号的输入端处有小圆圈。
11
基本锁存器的特点总结
（主锁存器工作，从锁存器保持）
②CP↓时，从锁存器工作，在此刻之前主锁存 器的输出Q’如发生了变化，从锁存器CP有效时 ，其输出将产生相应的变化；
（从锁存器向主锁存器看齐）
21
③ CP=0时，主锁存器禁止，S、R不影响Q’,从锁 存器输入信号不变，其输出稳定后不再变化。 特点 ◆触发器的总输出Q只在CP由 1 变 0 时刻可能 发生翻转，称之为下降沿触发。
本锁存器的功能。
13
E=1时
S 0 0 1 1
RS =0
(约束条件)
R
Q n+1
0
Qn（保持）
1
0（置0）
0
1（置1）
1
Ø（不定）
Q
Q
1R C1 1S CEP
功能波形图 CEP
R S Q Q
不 置 不 置 不置 不置 不 不 不 变 1 变 0 变1 变 0 变变变
15
2、门控D锁存器
逻保辑证门SR控不
≥1
≥1
0
0
0
0
（4）R=S=1
0
0
不允许，因为： Q = Q = 0 不符合逻辑。
当 R和 S同时由 1 变 0 时， 次态不定。 ≥1
≥1
RS =0 (约束条件)
1
1
R、S同时变 为0时，输出不稳定。
7
功能表
SRQ 0 0 不变 010 101 1 1 不定
RS =0
(约束条件)
Qn为锁存器的原状态（现态） Qn+1为锁存器的新状态（次态）