第5章 锁存器与触发器各详解
合集下载
锁存器和触发器的介绍
⑴ 当E=0时(使能端无效): 无论D为何值,与门 被封住,G3=G4=0,基本 RS锁存器保持原态不变。 ⑵ 当E=1时(使能端有效): G3G4门被打开,输入信号进入基本RS锁存器。
G 4 1 S S D, G 3 1 R R S D,
34
三、逻辑门控D锁存器真值表(功能表)
25
因此,要绝对禁止 R、S锁存器在E到来时 工作在S和R同时为1的 场合。可以用约束条件 R S 0 来规范。
5、假定E=0(使能端无效) 无论S、R为何值,G3G4=0,锁存器被封闭, G1G2的状态不改变,输出保持原态不变。 Q n 1 Q n
Qn+1 = Qn
26
三、逻辑门控RS锁存器真值表(功能表)
20
三、真值表(功能表)
S 0 0 1 1
R 0 1 0 1
Q
n 1
Q n 1
锁存器状态 保持不变
Qn
Qn
0 1 0
1 0 0
臵0 臵1
不确定(禁用)
四、时序波形分析(不考虑逻辑门的延迟时间)
Qn 0 设锁存器的初始状态
绘图方法:根据R、S输入波形和设定的初态,再 对照电路的功能表直接绘出。
29
六、 集成基本RS锁存器
一、CMOS集成锁存器(CC4044)
CC4044芯片集成了四个由与非门组成的 锁存器,其功能与前述的相同,仅是增加了具 V 有三态特点的传输门。
DD
1、CC4044的功能图 EN为使能端(片选信号端) 当EN=1时,芯片工作, 当EN=0时,为高阻态。
30
2、CC4044的真值表(功能表)
E 0 1 1 1 1
S × 0 0 1 1
第5章 锁存器与触发器
《数字电路与逻辑设计》
3) 状态转换图与激励表
将锁存器两个状态之间的转换及其所需要的输 入条件用图形的方式表示称为状态转换图(简称为 状态图),用表格的形式表示则称为激励表。
基本SR锁存器的状态图如下图所示,表5-2为 其激励表。
表5-2 基本SR锁存器的激励表
SD=0
RD=´
0
SD=1 RD=0
《数字电路与逻辑设计》
第5章 锁存器与触发器
本章主要内容
5.1 基本锁存器及其描述方法 5.2 门控锁存器 5.3 脉冲触发器 5.4 边沿触发器 5.5 逻辑功能和动作特点
《数字电路与逻辑设计》
本章重点:
掌握锁存器与触发器的电路结构、逻辑 功能和动作特点
本章难点:
触发器的工作原理
《数字电路与逻辑设计》
此外,锁存器的功能还可以用状态转换图和激 励表表示。
《数字电路与逻辑设计》
1) 特性表(真值表) 基本锁存器的特性表如表5-1所示。
表5-1 基本SR锁存器特性表 与非门构成的锁存器 或非门构成的锁存器 SD RD Q Q* SD RD Q Q* 1 1 0 0 0000 1 1 1 1 0011 1 0 0 0 0100 1 0 1 0 0110 0 1 0 1 1001 0 1 1 1 1011 0 0 0 × 1 1 0× 0 0 1 × 1 1 1×
《数字电路与逻辑设计》
(2) CLK为高电平时, 由于SD=(S·CLK)=S、RD=(R·CLK)=R,因 此门控锁存器将根据输入信号S和R实现其相应的 功能。
将SD=S、RD=R代入到基本锁存器的特性方 程Q*=SD+RD·Q,可得到门控锁存器的特性方程为
Q*=S+R·Q
第5章 触发器(5)
第五章 触发器
(二)维持-阻塞型 D触发器。 5.3.2
Q Q
e
f
c
d CP
a
D
b
图5.3.5
第五章 触发器
Q
Q e f
不变
*工作原理(略):
CP=0时: Q保持不变
1 c
1
d D
D
a b
0 CP
1
D
1
第五章 触发器
D Q e D c f
D Q
*工作原理:
CP由0变成1时: Q=D (CP由0变成 1瞬间的)
第五章 触发器
总结:
1.按结构 基本锁存器 电路简单;无控制端
触发器
随时钟动作,抗干扰能力强;
第五章 触发器
2.按逻辑功能分
RS触发器
JK触发器 D触发器
Q
n 1
S RQ
n
n
RS 0
n
Q
n 1
J Q KQ
Q
Q
n 1
D
T Q TQ
n n
T触发器
n 1
第五章 触发器
D
d D
CP
D
a b
D
第五章 触发器
Q
Q e f 0 1 c
*工作原理:
CP=1时: 由上页分析,c,d 为互补输出
D无法输出到Q。 Q保持不变
维持-阻塞型 D触发器。 置0维持 置1阻塞线
aa
D=0 D=1
置 0 阻 塞 线
d
1 CP
b
D
置1维持线
第五章 触发器
D触发器
(1)特性方程 Qn+1=D (2)触发方式:边沿触发(在CP脉冲的上升沿到来前一 瞬间接收信号,在CP上升沿到来时产生状态转换。 )
第5章 触发器
Q=1时,CP=1期间,主触置0,CP=0后,从触置0。
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式, 并化简为最简形式,即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要,电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器):
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发;CP=0时不动作; D=0时,触发器置0; D=1时,触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例:已知电平触发的SR触发器的输入信号波形,画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间,出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器, CP=1期间,输入信号仍 直接控制触发器输出端 状态。 CP=1时,S、R状态多次 变化,触发器输出状态随 着变化,触发器的抗干扰 能力较差。
0
1
1
0
1
0
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式, 并化简为最简形式,即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要,电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器):
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发;CP=0时不动作; D=0时,触发器置0; D=1时,触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例:已知电平触发的SR触发器的输入信号波形,画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间,出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器, CP=1期间,输入信号仍 直接控制触发器输出端 状态。 CP=1时,S、R状态多次 变化,触发器输出状态随 着变化,触发器的抗干扰 能力较差。
0
1
1
0
1
0
5、触发器
R D = 1, D = 0 S
RD = SD = 1
0
1
RD = 1 SD =
D锁存器的定时图 74HC/HCT373: 8D锁存器 4.典型集成电路
5.3 触发器的电路结构和工作原理
E 锁存器:(高)电平响应 锁存器在E为低电平时,不接受输入激励信号,状态保持不变; 当E为高电平时,锁存器接受输入激励信号,状态发生转移。 在E=1且脉冲宽度较宽时,锁存器输出状态将随着输入信号 的变化出现连续不停的多次翻转。如果要求每来一个E脉冲锁
RDSD Qn 0 1 00 × × 01 0 0 11 0 1 10 1 1
图5-1-3
基本触发器卡诺图
特征方程:
由于S D和R D同时为0又同时恢复为 时,状态Q n1是不确定 1 的,所以输入信号S D和R D应满足S D R D = 1。
3、状态转移图 描述触发器状态变化及其相应输入条件的一种图形。
( 3) 当 R = 0, S = 0时,锁存器状态保持不 变,说明锁存器
具有保持功能。 ( 4) 当 R = 1, S = 1时,则Q = 0,Q = 0。
此时如果两个输入信号同时发生由0到1的变化,则会出现 所谓竞争现象。由于两个或非门的延迟时间无法确定,使得触 发器最终稳定状态也不能确定。约束条件:SR=0
存 器仅翻转一次,则对钟控信号约定电平的宽度有极其苛刻
的要求。为了避免多次翻转,必须采用其他的电路结构。 触发:在时钟脉冲作用下的电路状态刷新。 CP 上升沿触发 CP 下降沿触发
主要的三种电路结构:主从触发器、维持阻塞触发器、 利用传输延迟的触发器。
5.3.1 主从触发器
1.工作原理
主锁存器 D
1.逻辑门控D锁存器
RD = SD = 1
0
1
RD = 1 SD =
D锁存器的定时图 74HC/HCT373: 8D锁存器 4.典型集成电路
5.3 触发器的电路结构和工作原理
E 锁存器:(高)电平响应 锁存器在E为低电平时,不接受输入激励信号,状态保持不变; 当E为高电平时,锁存器接受输入激励信号,状态发生转移。 在E=1且脉冲宽度较宽时,锁存器输出状态将随着输入信号 的变化出现连续不停的多次翻转。如果要求每来一个E脉冲锁
RDSD Qn 0 1 00 × × 01 0 0 11 0 1 10 1 1
图5-1-3
基本触发器卡诺图
特征方程:
由于S D和R D同时为0又同时恢复为 时,状态Q n1是不确定 1 的,所以输入信号S D和R D应满足S D R D = 1。
3、状态转移图 描述触发器状态变化及其相应输入条件的一种图形。
( 3) 当 R = 0, S = 0时,锁存器状态保持不 变,说明锁存器
具有保持功能。 ( 4) 当 R = 1, S = 1时,则Q = 0,Q = 0。
此时如果两个输入信号同时发生由0到1的变化,则会出现 所谓竞争现象。由于两个或非门的延迟时间无法确定,使得触 发器最终稳定状态也不能确定。约束条件:SR=0
存 器仅翻转一次,则对钟控信号约定电平的宽度有极其苛刻
的要求。为了避免多次翻转,必须采用其他的电路结构。 触发:在时钟脉冲作用下的电路状态刷新。 CP 上升沿触发 CP 下降沿触发
主要的三种电路结构:主从触发器、维持阻塞触发器、 利用传输延迟的触发器。
5.3.1 主从触发器
1.工作原理
主锁存器 D
1.逻辑门控D锁存器
锁存器和触发器
E
CP
CP
2、双稳态存储单元电路
介稳态
G1 1 Q
稳态 0 0
稳态 1 1
G2 1 Q
双稳态的物理模型
双稳态存储单元电路
VI1
G1 1
VO1
Q
VI2
1 G2 VO2
Q
第一种稳态: Q=0,Q =1; 第二种稳态: Q =0. Q=1,
3、锁存器
3.1 SR锁存器
(1)基本SR锁存器(或非门)
R G1 ≥1 Q
数字电路 --锁存器和触发器
1、锁存器与触发器
相同点:
都具有0和1两个稳定状态,一旦状态被确定,就能自行保持,即 长期存储一位二进制码,直到通过外部信号的作用才有可能改变。
不同点:
锁存器---对脉冲电平敏感,它们 可以在特定输入脉冲电平作用下改 变状态。 触发器---对脉冲边沿敏感的存储电 路,其状态只有在被称作时钟脉冲 的上升沿或下降沿的变化瞬间才能 改变。
L L H H L L ×
DN
L H L* H* ×
内部锁存 器状态
L H L H ×
输出 QN
L H L H 高阻
锁存和读锁存器 锁存和禁止输出
L L H
传输门电路及其工作原理
C TP VI/VO +5V 0V TN C VO/VI
C VI/VO TG C VO/VI
CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成,如图所示。 TN和TP是结构对称的器件,它们的漏极和源极是可互换的,因而传输门的输入和输出 端可以互换使用,即为双向器件。
1 G2 Q
E=1时的等效电路: C =0,C=1 G1 TG1导通 1 D Q TG2断开 TG1
CP
CP
2、双稳态存储单元电路
介稳态
G1 1 Q
稳态 0 0
稳态 1 1
G2 1 Q
双稳态的物理模型
双稳态存储单元电路
VI1
G1 1
VO1
Q
VI2
1 G2 VO2
Q
第一种稳态: Q=0,Q =1; 第二种稳态: Q =0. Q=1,
3、锁存器
3.1 SR锁存器
(1)基本SR锁存器(或非门)
R G1 ≥1 Q
数字电路 --锁存器和触发器
1、锁存器与触发器
相同点:
都具有0和1两个稳定状态,一旦状态被确定,就能自行保持,即 长期存储一位二进制码,直到通过外部信号的作用才有可能改变。
不同点:
锁存器---对脉冲电平敏感,它们 可以在特定输入脉冲电平作用下改 变状态。 触发器---对脉冲边沿敏感的存储电 路,其状态只有在被称作时钟脉冲 的上升沿或下降沿的变化瞬间才能 改变。
L L H H L L ×
DN
L H L* H* ×
内部锁存 器状态
L H L H ×
输出 QN
L H L H 高阻
锁存和读锁存器 锁存和禁止输出
L L H
传输门电路及其工作原理
C TP VI/VO +5V 0V TN C VO/VI
C VI/VO TG C VO/VI
CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成,如图所示。 TN和TP是结构对称的器件,它们的漏极和源极是可互换的,因而传输门的输入和输出 端可以互换使用,即为双向器件。
1 G2 Q
E=1时的等效电路: C =0,C=1 G1 TG1导通 1 D Q TG2断开 TG1
数字电路第五章锁存器和触发器
Q3
Q
S 1S
Q
G1 G3
使能信号控制门电路
2、工作原 理
E=0: 状态不变
E=1: Q3 = S Q4 = R R
G4
G2
& Q4 ≥1
Q
状态发生变化。
S=0,R=0:Qn+1=Qn
E
S=1,R=0:Qn+1=1
≥1
&
Q
S=0,R=1:Qn+1=0
S
Q3 G1
G3
S=1,R=1:Qn+1= Ф
逻辑门控SR锁存器的E、S、R的波形如下图虚线上边所示, 锁存器的原始状态为Q = 0,试画出Q3、Q4、Q和Q 的波形。
或非门
G1
G2
Q T1 T4 Q
T3 R
T6 S
T2 T5
初态:R、S信号作用前Q端的 次态:R、S信号作用后Q端的
状态,初态用Q n表示。
状态次态用Q n+1表示。
1) 工作原理 R=0、S=0
状态不变
0 G1
R
≥1
11
Q
R
0 G1
≥1
00
Q
G2 ≥1 S
0
0
Q
若初态 Q n = 1
G2 ≥1 S
建立时间tSU :保证与D 相关的电路建立起稳定的状态,使触 发器状态得到正确的转换。 保持时间tH :保证D状态可靠地传送到Q 触发脉冲宽度tW :保证内部各门正确翻转。 传输延迟时间tPLH和tPHL :时钟脉冲CP上升沿至输出端新状态 稳定建立起来的时间 最高触发频率fcmax :触发器内部都要完成一系列动作,需要 一定的时间延迟,所以对于CP最高工作频率有一个限制。
数字电子技术基础第5章锁存器与触发器PPT课件
按结构分类
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下,通过内部逻辑门电路的开关特性,实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿,此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能,这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器,如静态随机存取存储器(SRAM)等。在这些存储器中,触发器 用于存储二进制数据,并在需要时提供数据输出。
两者结合的应用实例
• 数字系统:在数字系统中,锁存器和触发器经常结合使用。 例如,在微处理器或数字信号处理系统中,锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成(LSI)或超大规模集成(VLSI) 的形式存在。
VS
中规模集成电路
在中规模集成电路中,我们将学习一些常 见的数字集成电路,例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用,例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下,实现数据的存 储和传输。当控制信号处于高电平时 ,数据被写入锁存器;当控制信号处 于低电平时,数据保持不变。
触发器
具有记忆功能的基本逻辑单元,能够 在时钟信号的控制下,实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻,数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用,例如在寄存器、计数器和 时序逻辑电路中。在本章中,我们学 习了这些应用的具体实现和原理。
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下,通过内部逻辑门电路的开关特性,实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿,此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能,这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器,如静态随机存取存储器(SRAM)等。在这些存储器中,触发器 用于存储二进制数据,并在需要时提供数据输出。
两者结合的应用实例
• 数字系统:在数字系统中,锁存器和触发器经常结合使用。 例如,在微处理器或数字信号处理系统中,锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成(LSI)或超大规模集成(VLSI) 的形式存在。
VS
中规模集成电路
在中规模集成电路中,我们将学习一些常 见的数字集成电路,例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用,例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下,实现数据的存 储和传输。当控制信号处于高电平时 ,数据被写入锁存器;当控制信号处 于低电平时,数据保持不变。
触发器
具有记忆功能的基本逻辑单元,能够 在时钟信号的控制下,实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻,数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用,例如在寄存器、计数器和 时序逻辑电路中。在本章中,我们学 习了这些应用的具体实现和原理。
第五章 锁存器和触发器
Q0
Q 1
状态保持 ④ R=1,S=1
Q 0,Q 0
在这种状态下,当R、S信号同时由 “1”→“0”后,由于G1、G2传输时间不等, 输出状态将不能确定。(应避免这种情况) 。
SR锁存器约束条件:
SR = 0
《数字电子技术基础》 3)逻辑功能表
R 1 1 1 1 0 0 0 0
第五章 锁存器和触发器
G12
& &
G11
>=1 1
G4 K
0
Q
& &
J C K
Q Q
& &
G13 CP G23 J
0
&
G3
&
& &
&
G22
&
>=1 1
CP
Q
J
× 0
K
× 0 1
G21
1
Q
n 1
JQ KQ
n
n
0
1
1
0
1
Qn Qn+1 0 0 1 1 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0
5.1 双稳态存储单元 5.2 锁存器 5.3 触发器的电路结构和工作原理
5.4 触发器的逻辑功能
5.5 用Verilog HDL描述锁存器和触发器
《数字电子技术基础》
第五章 锁存器和触发器
主讲:何玉钧
教学基本要求 1. 掌握锁存器、触发器的电路结构和工作原理;
2. 熟练掌握SR触发器、JK触发器、D触发器及T
(1)特征表:以触发器的现态和输入信号为变量,以次态为 函数,描述它们之间逻辑关系的真值表。
5、锁存器和触发器
SD
1
74HC/HCT74的功能表
输 入
SD L RD CP H × D ×
输 出
Q H Q L SD H
输 入
RD H CP D L*
输 出
Q L Q H
SD
D CP
S
1D C1
Q
H
L
L
L
×
×
×
×
L
H
H
H
H
H
Q
H*
H
L
RD
R
逻辑符号
注:L*和H*表示CP脉冲上升沿到来之前瞬间的电平
维持阻塞触发器
特性方程: Qn+1=D
D CP
1D C1
Q Q
逻辑符号
CP
特性表 D Qn Qn+1
D=1
0
0 1 1
0
1 0 1
0
0 1 1
D=0
0
D=0
1
D=1
CP
激励表 Qn Qn+1 0 0 0 1 1 0 1 1
D 0 1 0 1
双D触发器74HC/HCT74芯片
74F系列TTL电路74F112利用传输延迟的JK触发器逻辑图,与上述电路现比, 增加了直接置1、置0端 G12 G11
&
G4
SD
K CP
&
Q4
G13
>1
Q
&
&
G23
RD
J
&
G3
Q3
&
G22
>1
G21
数电第五章触发器
例5.3.1 对于同步SR触发器,电路、时钟及输入端波形如图 5.3.3所示,若Q =0 ,试画出Q和 Q 的波形 。 5.3 电平触发的触发器 解:输出波形如图5.3.3所示 图5.3.3
5.3 电平触发的触发器
例5.3.2电路如图5.3.4所示,已知S、R、RD和CLK的 波形,且SD=1,试画出Q和Q 的波形。
注:在有些集成触发器中, 输入端J和K不止一个,这 些输入端是与的关系。如图 5.4.6为其逻辑符号图。
分两步动作:第一步在CLK =1时,主触发器受输入信 号控制,从触发器保持原态; 第二步在CLK 到达后,从 触发器按主触发器状态翻转, 故触发器输出状态只能改变 一次;
主从JK触发器在CLK=1期 间,主触发器只可能翻转一 次,因为收到反馈回来的输 出端的影响,故在CLK=1 期间若输入发生变化时,要 找出CLK 来到前的Q 状 态,决定Q*
点 , 在 基
、 逻 辑 功
, 介 绍 触
SR
分 -
各 类 触 发
的触的本
描发功章
述电能重
等平表点 。、、是
状逻各 态辑触 方符发 程号器
、
本章的内容
1
概述
2
SR锁存器
3
电平触发的触发器
4
脉冲触发的触发器
5
边沿触发的触发器
6
五. 触发器的逻辑
功能及其描述
方法 5.7 触发器的
动态特性
1.触发器:
1 1 1 1 1*
5.3 电平触发的触发器
在某些应用场合,有时需要在时钟CLK到来之前,先将
触发器预置成制定状态,故实际的同步SR触发器设置了异步
置位端S D和异步复位端R D,其电路及图形符号如图5.3.2
锁存器与触发器各详解.pptx
S 为置位端Set 。
1
≥1
0
1
≥1
0 0
≥1
1
3
第4页/共69页
3)S=R=0时 Q 和 Q 互锁,保持不变。 这是锁存器的特点:当输入处于某一状态时,输出保持。
两个稳定状态:
S=0,R=0,Q=1: S=0,R=0,Q=0:
0
1
≥1
≥1
锁Q 存=0 器的存储 Q 记=1 忆功能
1
0
≥1
≥1
0
0
2. T 3、状态转换图
Qn1 TQnTQn
TJ ==11
K=×
T=KJ0==×0
0
1
KJT==×0=0
TKJ===×11
当T触发器的输入控制端为T=1时,称为T’触发器。
T’触发器的特性方程为: Qn1 Qn
46
第47页/共69页
四、 RS触发器
1. 状态真值表
QQ
S
R
S CP R
(b) 曾用符号
CP
S
R
置为为““?1””状状态态
CP
Q F主 Q
S CP R
1
J .K
CP
第31页/共69页
(4) J=0,K=0
保持原态 保持原态
Q
.
Q.
Q F从 Q
CP
S
R
CP
Q F主 Q S 0 CP R0
0
0
J .K
1
CP 0
0
第32页/共69页
保持原态
1
真 值 表
CP↓
J K Qn 000 001 010 011 100 101 110 111
1
≥1
0
1
≥1
0 0
≥1
1
3
第4页/共69页
3)S=R=0时 Q 和 Q 互锁,保持不变。 这是锁存器的特点:当输入处于某一状态时,输出保持。
两个稳定状态:
S=0,R=0,Q=1: S=0,R=0,Q=0:
0
1
≥1
≥1
锁Q 存=0 器的存储 Q 记=1 忆功能
1
0
≥1
≥1
0
0
2. T 3、状态转换图
Qn1 TQnTQn
TJ ==11
K=×
T=KJ0==×0
0
1
KJT==×0=0
TKJ===×11
当T触发器的输入控制端为T=1时,称为T’触发器。
T’触发器的特性方程为: Qn1 Qn
46
第47页/共69页
四、 RS触发器
1. 状态真值表
S
R
S CP R
(b) 曾用符号
CP
S
R
置为为““?1””状状态态
CP
Q F主 Q
S CP R
1
J .K
CP
第31页/共69页
(4) J=0,K=0
保持原态 保持原态
Q
.
Q.
Q F从 Q
CP
S
R
CP
Q F主 Q S 0 CP R0
0
0
J .K
1
CP 0
0
第32页/共69页
保持原态
1
真 值 表
CP↓
J K Qn 000 001 010 011 100 101 110 111
数字电子技术基础PPT第5章 锁存器与触发器
驱动信号:加在锁存器或触发器输入端,使其输出状态改变的信号,又称 激励信号。为叙述方便,有时也简称输入信号。
初态:常用Qn或Q表示,指触发器原有的状态,又称现态。
新状态:常用Qn+1或Q*表示,指由驱动信号与现态Qn共同决定的触发器的 新状态,又称次态。
若通过输入端加入驱动信号使锁存器或触发器的新状态为1,则可以说存储 了1;若通过输入端加入驱动信号使锁存器或触发器的新状态为0,则说存 储了0。
5.2 锁存器
在组合电路中,输入信号一旦消失,输出信号也就跟着消失了,而 锁存器的输入信号一旦出现,输出信号不仅出现,而且在输入信号消失之 后仍然存在。
5.2.1 三极管组成的SR双稳态电路
三极管组成的SR双稳态电路如图5-1所示。
初始状态:在电路上电后,由于两个非门电路参数不对称,例如,T2 管截止,使输出Q点电位接近5 V;TI管饱和,使点的电位接近于0.3 V。这 时,双稳态电路进入稳态1,Q =0,Q=1。
图5-12 消除开关弹跳影响的原理与电路
74LS279是四与非门SR锁存器,其中的两个锁存器具有2个置位输入端。 置位和复位输入都是低电平有效。该锁存器只输出Q端信号。
74LS279的符号如 图5-11所示
5.3 SR触发器 SR锁存器的输入端信号能直接对输出产生影响,而实际工作中,常常要
5.2.2 或非门组成的SR锁存器 图5.3是或非门组成的SR锁存 器逻辑电路图与图形符号。
上电初始状态:若输入信号R=S=0时锁存器上电,由于两个或非门电路 参数不同,两个或非门通过竞争,结果总有一个或非门输出为1,另外一个 或非门输出为0。
置 1:若输入信号 S=1、R=0,G2 门输出Q 无论为 1 还是 0,均有QQ=S+= 0 ,并使 QR=Q+= 1 。由于 Q=1,所以称为 1 态,而输入信号 S=1、R=0 称为置位或置 1 信号。 置 0:若输入信号S=0、R=1,G1 门输出 Q 无论为 1 还是 0,均有G1 门输出端QR=Q+= 0 , 使 QQ=S+= 1 ,由于 Q=0,所以称为 0 态,而输入信号 S=0、R=1 称为复位或置 0 信号。
初态:常用Qn或Q表示,指触发器原有的状态,又称现态。
新状态:常用Qn+1或Q*表示,指由驱动信号与现态Qn共同决定的触发器的 新状态,又称次态。
若通过输入端加入驱动信号使锁存器或触发器的新状态为1,则可以说存储 了1;若通过输入端加入驱动信号使锁存器或触发器的新状态为0,则说存 储了0。
5.2 锁存器
在组合电路中,输入信号一旦消失,输出信号也就跟着消失了,而 锁存器的输入信号一旦出现,输出信号不仅出现,而且在输入信号消失之 后仍然存在。
5.2.1 三极管组成的SR双稳态电路
三极管组成的SR双稳态电路如图5-1所示。
初始状态:在电路上电后,由于两个非门电路参数不对称,例如,T2 管截止,使输出Q点电位接近5 V;TI管饱和,使点的电位接近于0.3 V。这 时,双稳态电路进入稳态1,Q =0,Q=1。
图5-12 消除开关弹跳影响的原理与电路
74LS279是四与非门SR锁存器,其中的两个锁存器具有2个置位输入端。 置位和复位输入都是低电平有效。该锁存器只输出Q端信号。
74LS279的符号如 图5-11所示
5.3 SR触发器 SR锁存器的输入端信号能直接对输出产生影响,而实际工作中,常常要
5.2.2 或非门组成的SR锁存器 图5.3是或非门组成的SR锁存 器逻辑电路图与图形符号。
上电初始状态:若输入信号R=S=0时锁存器上电,由于两个或非门电路 参数不同,两个或非门通过竞争,结果总有一个或非门输出为1,另外一个 或非门输出为0。
置 1:若输入信号 S=1、R=0,G2 门输出Q 无论为 1 还是 0,均有QQ=S+= 0 ,并使 QR=Q+= 1 。由于 Q=1,所以称为 1 态,而输入信号 S=1、R=0 称为置位或置 1 信号。 置 0:若输入信号S=0、R=1,G1 门输出 Q 无论为 1 还是 0,均有G1 门输出端QR=Q+= 0 , 使 QQ=S+= 1 ,由于 Q=0,所以称为 0 态,而输入信号 S=0、R=1 称为复位或置 0 信号。
第五章 锁存器和触发器讲解
C
RD 1
Q F主 Q S C R
1
0
要求CP高电平期间J、
K的状态保持不变。
J 1C K
0
0
机电工程学院
31
分析JK触发器 的逻辑功能 (1)J=1, K=1
设触发器原 态为“0”态
翻转为“1”态
状态不变
Q0
Q1
1
0
Q
Q
F从
SCR
状态不变
主从状 态一致
SD 1 C 0 RD 10
Q
Q
忆功能。
& G1
Q0
.0
& G2
0 SD1
1 RD1
机电工程学院
12
(4) SD=0,RD = 0
当信号SD= RD = 0同
时变为1时,
由于与非 1 .
“1”态 Q 1
. 0 若先翻转
当第二个门电路先反 转,锁存器状态是“1” & G1
& G2
态。
11 10 1 1
1
28
2. 工作原理
1
CP 0
F从封锁
F从状态保持不变。
Q
Q
Q
Q
F从
SCR
SD
C
RD
0
F主打开
F主状态由J、K决 定,接收信号并
Q F主 Q S C R
1
1
暂存。
JK
1 CP
0
机电工程学院
29
1
CP 0
0
Q
Q
F从打开
从触发器的状态取 决于主触发器,并
Q
Q
F从
SCR
保持主、从状态一 致,因此称之为主 从触发器。
数电课件第五章锁存器和触发器
器和主从触发器等。
不同类型的触发器具有不同的工 作特性和应用场景,可以根据实 际需求选择合适的触发器类型。
03 锁存器和触发器的应用
在时序逻辑电路中的应用
存储数据
锁存器和触发器可以用于存储数 据,在时序逻辑电路中作为寄存 器使用,保存数据以便后续处理。
控制信号
锁存器和触发器可以用于控制信号 的传递,在时序逻辑电路中作为控 制门使用,根据输入信号的变化来 控制输出信号的输出。
数电课件第五章锁存器和触发器
目录
• 锁存器概述 • 触发器概述 • 锁存器和触发器的应用 • 锁存器和触发器的实例分析 • 总结与展望
01 锁存器概述
定义与特点
01
02
定义:锁存器是一种具 特点 有存储功能的电路,能 在特定条件下保存数据, 即使在电源关闭或电路 其他部分出现故障的情 况下也能保持数据的完 整性。
分析
通过仿真验证了74HC74的触发器功能,并对其工作原理有了更深入的理解。
05 总结与展望
锁存器和触发器的重要性和应用价值
锁存器和触发器是数字电路中的基本元件,在时序逻辑电路和组合逻辑 电路中有着广泛的应用。
锁存器能够存储二进制数据,在数字系统中起到数据存储和传输的作用; 触发器则能够记忆二进制数据的状态,常用于实现时序逻辑电路如计数 器和寄存器等。
03
04
05
具有记忆功能,能够保 存前一个状态;
在时钟信号的驱动下, 通常由逻辑门电路构成, 完成数据的存储和读取; 如与门、或门和非门等。
工作原理
在时钟信号的控制下,锁存器在数据输入端接收数据,并在数据输出端输出数据。
当时钟信号处于低电平状态时,锁存器处于关闭状态,无法接收新的数据输入。
不同类型的触发器具有不同的工 作特性和应用场景,可以根据实 际需求选择合适的触发器类型。
03 锁存器和触发器的应用
在时序逻辑电路中的应用
存储数据
锁存器和触发器可以用于存储数 据,在时序逻辑电路中作为寄存 器使用,保存数据以便后续处理。
控制信号
锁存器和触发器可以用于控制信号 的传递,在时序逻辑电路中作为控 制门使用,根据输入信号的变化来 控制输出信号的输出。
数电课件第五章锁存器和触发器
目录
• 锁存器概述 • 触发器概述 • 锁存器和触发器的应用 • 锁存器和触发器的实例分析 • 总结与展望
01 锁存器概述
定义与特点
01
02
定义:锁存器是一种具 特点 有存储功能的电路,能 在特定条件下保存数据, 即使在电源关闭或电路 其他部分出现故障的情 况下也能保持数据的完 整性。
分析
通过仿真验证了74HC74的触发器功能,并对其工作原理有了更深入的理解。
05 总结与展望
锁存器和触发器的重要性和应用价值
锁存器和触发器是数字电路中的基本元件,在时序逻辑电路和组合逻辑 电路中有着广泛的应用。
锁存器能够存储二进制数据,在数字系统中起到数据存储和传输的作用; 触发器则能够记忆二进制数据的状态,常用于实现时序逻辑电路如计数 器和寄存器等。
03
04
05
具有记忆功能,能够保 存前一个状态;
在时钟信号的驱动下, 通常由逻辑门电路构成, 完成数据的存储和读取; 如与门、或门和非门等。
工作原理
在时钟信号的控制下,锁存器在数据输入端接收数据,并在数据输出端输出数据。
当时钟信号处于低电平状态时,锁存器处于关闭状态,无法接收新的数据输入。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
◆有两个互补的输出端,有两个稳定的状态 ◆有复位(Q=0)、置位(Q=1)、保持原状态三种功能 ◆ R为复位输入端,S为置位输入端,可以是低电平有效, 也可以是高电平有效,取决于锁存器的结构 ◆由于反馈线的存在,无论是复位还是置位,有效信号只 需要作用很短的一段时间,即“一触即发”
12
5.3 门控锁存器
使锁存器置1(置位) 。 S 为置位端Set 。
1 1
≥1
0
1
≥1
0 0
≥1
1
5
3)S=R=0时 Q 和 Q 互锁,保持不变。 这是锁存器的特点:当输入处于某一状态时,输出保持。
两个稳定状态:
S=0,R=0,Q=1: 锁Q 存=0 器的存储 S=0,R=0,Q=0: Q 记=1忆功能
0
1
1
0
≥1
≥1
在输入信号取消后,能将获得的新状态保存下来。
3
5.2 基本RS锁存器
1、逻辑符号 R、S为触发脉冲输入端,
R为复位(Reset)端,S为置位(Set)端 Q、Q 为两个互补的输出端 2、电路结构:由两个“或非”门构成的R-S锁存器电路 图
由门电路组成的,它 与组合逻辑电路的根本区 别在于,电路中有反馈线,
Q
.
Q.
Q F从 Q
S CP R
CP
F主打开
F主状态由J、K 决定,接收信
Q F主 Q
S CP R
1
0
1
号并暂存。
J .K 1
CP 0
1
CP
0
F从打开
从触发器的状态取 决于主触发器,并 保持主、从状态一 致,因此称之为主 从触发器。
5.4 主从触发器
1、主从RS触发器
≥1
≥1
≥1
≥1
主锁存器
从锁存器
Q
Q
┌┌
1R C1 1S
CP
19
Q
Q
┌┌
1R C1 1S
CP
主从触发器的逻辑结构为主从结构,分别由两 个互补的时钟控制。
20
工作原理 ①CP=1时,主锁存器工作,S、R影响主锁存
器的输出Q’(信息写入主锁存器),但从 锁存器禁止,状态不变;
1、门控 RS锁存器 电路结构和工作原理
门控RS锁存器是在基本锁存器的基础上增加两个与门G3 和G4,由锁存使能信号E控制。
≥1
G4
≥1
G3
E
E = 0 时, G3和G4 被封
锁,Q3和Q4都为 0 ,S、
R端的电平不影响输出,
基本锁存器保持;
E
E = 1 时, G3和G4开放,
输出由S、R决定,完成基
◆ CP一旦变为0后,主锁存器被封锁,其状态 不再受R、S影响,因此不会有空翻现象。
22
CP S
R
Q n+1
0
0
Qn(保持)
0
1
0(置0)
1
0
1(置1)
1
1
Ø(不定)
在RS锁存器中,必须限制输入R和S同时为1的 出现,这给使用带来不便。为了从根本上消除 这种情况,可将RS锁存器接成JK锁存器。
23
本锁存器的功能。
13
E=1时
S 0 0 1 1
RS =0
(约束条件)
R
Q n+1
0
Qn(保持)
1
0(置0)
0
1(置1)
1
Ø(不定)
Q
Q
1R C1 1S CEP
功能波形图 CEP
R S Q Q
不 置 不 置 不置 不置 不 不 不 变 1 变 0 变1 变 0 变变变
15
2、门控D锁存器
逻保辑证门SR控不
2、主从J-K触发器
从锁存器
反 馈 线
主锁存器
Q
.
Q.
Q F从 Q
S CP R
CP
Q F主 Q
S CP R
J
K
.
CP
互补时 钟控制 主、从 触发器 不能同 时翻转
1
QQ
主
锁
1J C1 1K
存
器
J CP K
(c)S国标符号JQ R KQ
从 锁 存 器
25工作原理1源自CP 0F从封锁 F从状态保持 不变。
第五章 锁存器和触发器
§5.1概述 §5.2基本RS锁存器 §5.3门控RS锁存器 §5.4主从触发器 §5.5维持阻塞触发器 §5.6触发器逻辑功能及其描述 §5.7应用举例
相关知识回顾:
组合电路:不含记忆元件、无反馈 、输出与原来状态无关。
本章任务:
锁存器和触发器:是记忆元件 、有反馈 、输出与原来状态有关。 锁存器和触发器分类。 锁存器和触发器外部逻辑功能、触发方式。
8
4、波形图
反映触发器输入信号取值和状态之间对应关系的图形称为 波形图
S
R Q
Q
不 置1 允 置1 置0
许
置1
保不 持允
许
不 确 定
9
5、与非门组成的基本RS锁存器
Q G1 &
R
Q & G2
S
Q
Q
RS
RS
10
这种触发器的触发信号是低电平有效,因此在逻 辑符号的输入端处有小圆圈。
11
基本锁存器的特点总结
本章重点:
通过学习锁存器、触发器,建立时序的概念; 各类触发器的逻辑功能和触发方式。
2
5.1 概述
1、锁存器和触发器
锁存器和触发器是具有记忆功能的基本逻辑单元,能够 存储一位二进制信息。
锁存器和触发器是构成时序逻辑电路的基本单元。
2、特点:
有两个能够保持的稳定状态,分别用来表示逻辑0和逻辑1。 在适当输入信号作用下,可从一种状态翻转到另一种状态;
(主锁存器工作,从锁存器保持)
②CP↓时,从锁存器工作,在此刻之前主锁存 器的输出Q’如发生了变化,从锁存器CP有效时 ,其输出将产生相应的变化;
(从锁存器向主锁存器看齐)
21
③ CP=0时,主锁存器禁止,S、R不影响Q’,从锁 存器输入信号不变,其输出稳定后不再变化。 特点 ◆触发器的总输出Q只在CP由 1 变 0 时刻可能 发生翻转,称之为下降沿触发。
同时为1
CP Q DQ
16
D触发器状态表 D Qn+1 00 11
传输门控D锁存器,常用型号八D锁存器74373。
17
3、门控锁存器存在的问题——空翻
CEP
S R
Q
有效翻转
空翻
由于在E=1期间,都能接收R、S信号,此时如R、S发生 多次变化,锁存器的状态也可能发生多次翻转,这种现象 叫做空翻。
18
≥1
即门电路的输入、输出端 交叉耦合。
4
当Q=1时,称为锁存器的1状态,
当Q=0时,称为锁存器的0状态。
3、工作原理
0
(1)S=0,R=1时 Q 0, Q 1 ≥1 输出状态为0,R高电平有效,
使锁存器置0(复位)。
R 为复位端, Reset 。
(2)S=1,R=0时,Q 1,Q 0 输出状态为1,S高电平有效,
≥1
≥1
0
0
0
0
(4)R=S=1
0
0
不允许,因为: Q = Q = 0 不符合逻辑。
当 R和 S同时由 1 变 0 时, 次态不定。 ≥1
≥1
RS =0 (约束条件)
1
1
R、S同时变 为0时,输出不稳定。
7
功能表
SRQ 0 0 不变 010 101 1 1 不定
RS =0
(约束条件)
Qn为锁存器的原状态(现态) Qn+1为锁存器的新状态(次态)
12
5.3 门控锁存器
使锁存器置1(置位) 。 S 为置位端Set 。
1 1
≥1
0
1
≥1
0 0
≥1
1
5
3)S=R=0时 Q 和 Q 互锁,保持不变。 这是锁存器的特点:当输入处于某一状态时,输出保持。
两个稳定状态:
S=0,R=0,Q=1: 锁Q 存=0 器的存储 S=0,R=0,Q=0: Q 记=1忆功能
0
1
1
0
≥1
≥1
在输入信号取消后,能将获得的新状态保存下来。
3
5.2 基本RS锁存器
1、逻辑符号 R、S为触发脉冲输入端,
R为复位(Reset)端,S为置位(Set)端 Q、Q 为两个互补的输出端 2、电路结构:由两个“或非”门构成的R-S锁存器电路 图
由门电路组成的,它 与组合逻辑电路的根本区 别在于,电路中有反馈线,
Q
.
Q.
Q F从 Q
S CP R
CP
F主打开
F主状态由J、K 决定,接收信
Q F主 Q
S CP R
1
0
1
号并暂存。
J .K 1
CP 0
1
CP
0
F从打开
从触发器的状态取 决于主触发器,并 保持主、从状态一 致,因此称之为主 从触发器。
5.4 主从触发器
1、主从RS触发器
≥1
≥1
≥1
≥1
主锁存器
从锁存器
Q
Q
┌┌
1R C1 1S
CP
19
Q
Q
┌┌
1R C1 1S
CP
主从触发器的逻辑结构为主从结构,分别由两 个互补的时钟控制。
20
工作原理 ①CP=1时,主锁存器工作,S、R影响主锁存
器的输出Q’(信息写入主锁存器),但从 锁存器禁止,状态不变;
1、门控 RS锁存器 电路结构和工作原理
门控RS锁存器是在基本锁存器的基础上增加两个与门G3 和G4,由锁存使能信号E控制。
≥1
G4
≥1
G3
E
E = 0 时, G3和G4 被封
锁,Q3和Q4都为 0 ,S、
R端的电平不影响输出,
基本锁存器保持;
E
E = 1 时, G3和G4开放,
输出由S、R决定,完成基
◆ CP一旦变为0后,主锁存器被封锁,其状态 不再受R、S影响,因此不会有空翻现象。
22
CP S
R
Q n+1
0
0
Qn(保持)
0
1
0(置0)
1
0
1(置1)
1
1
Ø(不定)
在RS锁存器中,必须限制输入R和S同时为1的 出现,这给使用带来不便。为了从根本上消除 这种情况,可将RS锁存器接成JK锁存器。
23
本锁存器的功能。
13
E=1时
S 0 0 1 1
RS =0
(约束条件)
R
Q n+1
0
Qn(保持)
1
0(置0)
0
1(置1)
1
Ø(不定)
Q
Q
1R C1 1S CEP
功能波形图 CEP
R S Q Q
不 置 不 置 不置 不置 不 不 不 变 1 变 0 变1 变 0 变变变
15
2、门控D锁存器
逻保辑证门SR控不
2、主从J-K触发器
从锁存器
反 馈 线
主锁存器
Q
.
Q.
Q F从 Q
S CP R
CP
Q F主 Q
S CP R
J
K
.
CP
互补时 钟控制 主、从 触发器 不能同 时翻转
1
主
锁
1J C1 1K
存
器
J CP K
(c)S国标符号JQ R KQ
从 锁 存 器
25工作原理1源自CP 0F从封锁 F从状态保持 不变。
第五章 锁存器和触发器
§5.1概述 §5.2基本RS锁存器 §5.3门控RS锁存器 §5.4主从触发器 §5.5维持阻塞触发器 §5.6触发器逻辑功能及其描述 §5.7应用举例
相关知识回顾:
组合电路:不含记忆元件、无反馈 、输出与原来状态无关。
本章任务:
锁存器和触发器:是记忆元件 、有反馈 、输出与原来状态有关。 锁存器和触发器分类。 锁存器和触发器外部逻辑功能、触发方式。
8
4、波形图
反映触发器输入信号取值和状态之间对应关系的图形称为 波形图
S
R Q
Q
不 置1 允 置1 置0
许
置1
保不 持允
许
不 确 定
9
5、与非门组成的基本RS锁存器
Q G1 &
R
Q & G2
S
Q
Q
RS
RS
10
这种触发器的触发信号是低电平有效,因此在逻 辑符号的输入端处有小圆圈。
11
基本锁存器的特点总结
本章重点:
通过学习锁存器、触发器,建立时序的概念; 各类触发器的逻辑功能和触发方式。
2
5.1 概述
1、锁存器和触发器
锁存器和触发器是具有记忆功能的基本逻辑单元,能够 存储一位二进制信息。
锁存器和触发器是构成时序逻辑电路的基本单元。
2、特点:
有两个能够保持的稳定状态,分别用来表示逻辑0和逻辑1。 在适当输入信号作用下,可从一种状态翻转到另一种状态;
(主锁存器工作,从锁存器保持)
②CP↓时,从锁存器工作,在此刻之前主锁存 器的输出Q’如发生了变化,从锁存器CP有效时 ,其输出将产生相应的变化;
(从锁存器向主锁存器看齐)
21
③ CP=0时,主锁存器禁止,S、R不影响Q’,从锁 存器输入信号不变,其输出稳定后不再变化。 特点 ◆触发器的总输出Q只在CP由 1 变 0 时刻可能 发生翻转,称之为下降沿触发。
同时为1
CP Q DQ
16
D触发器状态表 D Qn+1 00 11
传输门控D锁存器,常用型号八D锁存器74373。
17
3、门控锁存器存在的问题——空翻
CEP
S R
Q
有效翻转
空翻
由于在E=1期间,都能接收R、S信号,此时如R、S发生 多次变化,锁存器的状态也可能发生多次翻转,这种现象 叫做空翻。
18
≥1
即门电路的输入、输出端 交叉耦合。
4
当Q=1时,称为锁存器的1状态,
当Q=0时,称为锁存器的0状态。
3、工作原理
0
(1)S=0,R=1时 Q 0, Q 1 ≥1 输出状态为0,R高电平有效,
使锁存器置0(复位)。
R 为复位端, Reset 。
(2)S=1,R=0时,Q 1,Q 0 输出状态为1,S高电平有效,
≥1
≥1
0
0
0
0
(4)R=S=1
0
0
不允许,因为: Q = Q = 0 不符合逻辑。
当 R和 S同时由 1 变 0 时, 次态不定。 ≥1
≥1
RS =0 (约束条件)
1
1
R、S同时变 为0时,输出不稳定。
7
功能表
SRQ 0 0 不变 010 101 1 1 不定
RS =0
(约束条件)
Qn为锁存器的原状态(现态) Qn+1为锁存器的新状态(次态)