数值比较器设计

2018/11/17
1 2 3 4 5 6
此为引脚3 接地
2018/11/17
实现功能后，因为开关打开闭合效果我们观察到的不是很明显，所以我们决定在开关后接入一个发光二极管可以直接的观察到每一个开关闭合的效果，如下图所示：第一次接入时没考虑二极管的额定电压范围，直接接入发光二极管导致二极管烧掉了；第二次在发光二级管前接入330欧姆的电阻，但因组织太小，二极管在亮了几秒之后烧掉了；第三次换了阻值较大为 1000欧姆的电阻，二级管正常发光；但是发现显示输出的二极管随着电阻个数的增加变得越来越暗；经过组员讨论，发现是电阻分压的问题，最后决定使用两个电源，一个控制与开关相连的二极管，另一个控制数值比较电路。最后实现我们想要的功能 2018/11/17 效果。
2018/11/17
芯片功能分析
集成数值比较器
集成数值比较器74LS85的功能 74LS85是四位数值比较器，其工作原理和两位数值比较器相同。
B3 IA=B
A0 B0 IA＞B IA＜B IA=B A1 B1 A2 B2 A3 B3
1 16 VCC 15 A3 14 B2 13 A2 12 A1 11 B1 10 A0 9
A2 B2
× × A2 > B2 A2 < B2 A2 = B2 A2 = B2 A2 = B2
A1 B1
× × × × A 1 > B1 A 1 < B1 A 1 = B1
A0 B0
× × × × × × A0 ×
IA<B
× × × × × × ×
IA=B
× × × × × × ×
设计要求：
1．比较两个十进制数（如3和5）的大小。 2．输出采用3个发光二极管指示（分别代表大于、等于、小于）。 3．可能的话，在上述要求的基础上进行相关扩展功能的设计。 4．先进行原理分析与方案选择，采用仿真软件（比如Proteus或Quartus）进行设计；功能实现后，设计并制作实际电路并进行调试，完成一份设计报告。

详细设计方案_74hc85

四位数值比较器详细设计方案1.四位比较器简介：四位数值比较器是一个有多个输入和多个输出组合逻辑电路，在数字系统中有着广泛的应用。

它通过比较两个四位二进制数的值，以产生不同的输出结果。

本设计兼容数字电路中常用的74HC85数值比较器。

74HC85是4位数值比较器，其功能如表1所示，输入端包括A3～A0与B3～B0，输出端为FA>B、FA<B、FA=B，以及扩展输入端为IA>B、IA <B和IA=B。

扩展输入端与其他数值比较器的输出连接，以便组成位数更多的数值比较器。

2.四位比较器方案规格：四位数进行比较，输出比较结果。

3.四位比较器方案目的：1、使学生了解四位比较器。

2、使学生掌握四位比较器设计方法。

4.使用方法：KEY2 KEY1按键作为B1 B0输入，KEY4 KEY3按键作为A1 A0输入，3个LED（LED3 LED2 LED1）Fa>b、Fa<b、Fa=b指示，下载到FP GA上面，可以看到默认时候LED1发光，代表Fa=b，当KEY2或者K EY1按下时候LED3亮，代表A<B，当KEY4或者KEY3按下时候LED 2亮，代表A>B。

5.四位比较器硬件方案：6.四位比较器实现原理74HC85是4位数值比较器，其功能如表1所示，输入端包括A3～A0与B3～B0，输出端为FA>B、FA<B、FA=B，以及扩展输入端为IA>B、IA <B和IA=B。

扩展输入端与其他数值比较器的输出连接，以便组成位数更多的数值比较器。

其逻辑符号如图1所示。

7.Verilog HDL源代码Verilog HDL代码为：module compare4(input [3:0] a_in, // 第一个4位比较值input [3:0] b_in, // 第二个4位比较值input [2:0] i_in, // 扩展输入端output reg [2:0] f_out // 比较结果输出端);//******************************************************************** **********// 模块名称：4位比较器模块// 功能描述：完成4位比较器的功能//******************************************************************** **********always@( a_in or b_in or i_in ) beginif ( a_in > b_in )f_out = 3'b100; // 输出a大于belse if( a_in < b_in )f_out = 3'b010; // 输出a小于belse begincase( i_in )3'b000:f_out = 3'b110;3'b010:f_out = 3'b010; // 输出a小于b3'b100:f_out = 3'b100; // 输出a大于b3'b110:f_out = 3'b000;default:f_out = 3'b001; // 输出a等于bendcaseendendendmodule8.日积月累思考其他控制发光二极管放光的办法。

数值比较器_PPT课件

输入 A 0 0 1 1
B 1 & ≥ 1 & A 1
输出 FA>B 0 0 1 0
FA＞B FA=B FA＜B
B 0 1 0 1
FA<B 0 1 0 0
FA=B 1 0 0 1
2 位数值比较器比较两个2 位二进制数的大小的电路输入：两个2位二进制数 A=A1 A0 、B=B1 B0 能否用1位数值比较器设计两位数值比较器? 用一位数值比较器设计多位数值比较器的原则
0
0
D D D D D D D D
10 11 12 13 14 15 16 17
Y
Y
1
1
字的扩展将两片74LS151连接成一个16选1的数据选择器，
D C B A E S2 S1 S0 Y D0 D 17 4 H C 1 5 1 D 2 (0 ) D3 Y D4 D5 D6 D7 E S2 S1 S0 Y D0 D 17 4 H C 1 5 1 D 2 (I) D3 Y D4 D5 D6 D7
Y I m I m I m I m 0 0 1 1 2 2 3 3
集成电路数据选择器
8选1数据选择器74HC151
D7 D6 D5 D4 D3 D2 D1 D0 E
Y
74HC151
Y
S2 S1 S0 74LS151功能框图
集成电路数据选择器 1个使能输入端 8 路数据输入端
E D
b、将使器件处于使能状态
c、地址信号S2、 S1 、 S0 作为函数的输入变量
d、处理数据输入D0~D7信号电平。逻辑表达式中有
mi ,则相应Di =1，其他的数据输入端均为0。
② 数据选择器的扩展
位的扩展用两片74151组成二位八选一的数据选择器

1.5 数据比较器的设计

（1）单击标题栏中的Assignments→Pin Planner选项，出现管脚规划窗口。（2）在Location输入框中，双击鼠标，再单击出现的弹出式菜单的下拉式箭头，出现的下拉菜单列出所选用芯片的所有可用管脚，可根据所使用的实验箱或开发板的管脚分配情况锁定管脚。将输入信号管脚锁定为按键、输出管脚锁定为发光二极管。（3）单击标题栏中的Processing→Start Compilation选项，再次启动全程编译。编译成功后，就可以将设计的程序下载到可编程逻辑芯片中。（4）使用电缆将计算机和实验箱连接，接通实验箱电源。单击 Tools→Programmer选项，在编程窗口中进行硬件配置，可选择LPT1接口输出的ByteBlasterMV、ByteBlasterⅡ或USBBlaster编程器等硬件类型，编程方式选中JTAG编程方式。（5）单击【Add Files】按钮，在弹出的对话框中，再打开 output_files文件夹，单击选中COMPB.sof文件，再单击【Start】按钮，即可开始对芯片编程。
（1）在计算机的E盘，建立文件夹E:\EXAM113作为项目文件夹。（2）启动QuartusⅡ，单击【Create a New Project】按钮打开新项目建立向导，也可以单击菜单File→New→New Quartus II Project，在新项目建立向导对话框中分别输入项目文件夹、项目名和顶层设计实体名，项目名为COMPC、顶层设计实体名也为 COMPC。（3）采用图形输入方式，在添加文件对话框的File name中输入 COMPC.bdf，然后单击【Add】按钮，添加该文件。（4）由于需要使用先前生成的数据同比较器元件COMPA.bsf，可单击添加文件对话框的File name右侧的按钮，选择 E:\EXAM111文件夹下的COMPA.bsf，再次单击【Add】按钮，添加COMPA.bsf文件。（5）在器件设置对话框中，根据实验箱或开发板上使用的器件决定选择的芯片系列和具体元件，本书选择Cyclone Ⅳ E系列的 EP4CE6E22C8芯片。（6）单击【Finish】按钮，关闭新项目建立向导。注意：软件的标题栏必须变为E:/EXAM113/COMPC- COMPC。

8位数值比较器4585电路的设计

08级学生数字电路课程设计数字电路课程设计报告书课题名称8位数值比较器的设计姓名张龙学号0812501*04院、系、部物理与电信工程系专业电子科学与技术指导教师张学军2010年06月23日一、设计任务及要求：设计任务：设计一个8位数值比较电路要求：接通电源后，高电平（5V）为对应逻辑输入1；低电平（接地，0V）对应逻辑输入0。

由单刀双掷开关实现逻辑0和1之间的状态转换。

要求能够比较输入的任意一组8位二进制数。

指导教师签名：2010年06月23日二、指导教师评语：指导教师签名：2010年06月日三、成绩验收盖章：2010年06月日8位数值比较器4585电路的设计1 设计目的（1）学习数值比较器在组合电路中的应用及数值比较器功能的拓展；（2）熟悉数值比较电路的工作原理；（3）熟悉数码管的使用；（4）了解简单数字系统实验、调试以及故障排除方法。

2 设计思路（1）设计一个8位二进制数值的输入电路；（2）设计一个反馈电路显示输入的8位二进制数值的大小；（3）通过比较器对所输入的数值进行比较。

3 设计过程3.1方案论证→→→→注意:因比较器比较得来的结果可从数码管处验证；故设计可行。

3.2电路设计8位数值输入部分在接通电源后，高电平（5V ）为对应逻辑输入1；低电平（接地，0V ）对应逻辑输入0。

由单刀双掷开关实现逻辑0和1之间输入的状态转换。

3.3电路的基本组成与工作原理电路的基本组成原理总图所下图1示。

主要由两片4位4585数值比较器、四个数码管、三个显示灯、16个单刀双掷开关及一个5V 电源组成。

8位数值输入电路利用数码管客观显示所输入数值通过比较器比较两值的大小其中，三个数码管为X1、X2和X3；X1、X2和X3分别对应于红灯、绿灯和蓝灯（图2）打开电源开关，用A、B、C、D、E、F、G、H输入第一个数a，并用红色数码管显示其数值；用I、J、K、L、M、N、O、P输入第二个数b，并用蓝色数码管显示其数值；当a>b时，红灯亮；当a=b时，绿灯亮；当a<b时，蓝灯亮。

4位数值比较器设计教学资料

4位数值比较器设计电子技术课程设计报告题目： 4位数值比较器设计学生姓名：学生学号：年级：专业：班级：指导教师：机械与电气工程学院制2016年11月4位数值比较器设计机械与电气工程学院：自动化专业1.课程设计的任务与要求1.1 课程设计的任务采用Multisim 12.0软件实现4位数值比较器的设计与仿真。

1.2 课程设计的要求（1）设计一个4位数值比较器的电路，对两个4位二进制进行比较。

（2）采用74Ls85集成数值比较器。

（3）要有仿真效果及现象或数据分析。

2.四位数值比较器设计方案制定2.1 四位数值比较器工作的原理对两个4位二进制数A3A2A1A0与B3B2B1B0进行比较。

从A的最高位A3和B的最高位B3进行比较，如果他们不相等，则该位的比较结果可以作为两数的比较结果。

若最高位A3=B3，则再比较次高位A2=B2，余此类推。

如果两数相等，那么，必须将进行到最低位才能得到结果。

可以知道：FA>B=FA3>B3+FA3=B3FA2>B2+FA3=B3FA2=B2FA1>B1+FA3=B3FA2=B2FA1=B2FA0 >B0+FA3=B3FA2=B2FA1=B1FA0=B0IA>B （2-1）FA<B=FA3<B3+FA3=B3FA2<B2+FA3=B3FA2=B2FA1<B1+FA3=B3FA2=B2FA1=B2FA0<B0+FA3=B3FA2=B2FA1=B1FA0=B0IAB 、IA<B 和IA=B 称为扩展输入端，是来自地位的比较结果。

扩展输入端与其他数值比较器的输出连接，以便组成位数更多的书值比较器。

若仅对4位数进行比较时，IA>B 、IAB=IA<B=0,IA=B=1。

数字电路二位数值比较器

数字电子技术基础课程设计报告书题目：2位数值比较器姓名：班级：指导教师：设计时间：2011年3月— 7月民族大学数学与计算机学院一、背景和编写目的随着时代的进步，社会的发展，科学技术的进步，我们会在很多地方用到比较器，比如，在体育竞技场地对一些选手的成绩进行比较，选出他们中的成绩优异者；我们为了比较一下不同物品的参数，我们可以利用一些科学技术来实现这些功能，使得我们的工作效率得以提高，减少了我们认为的工作量。

本次设计的目的就是通过实践掌握数字电路的分析方法和设计方法，了解了解EDA技术和maxplus2软件并掌握VHDL硬件描述语言的设计方法和思想。

以数字电子技术基础为指导，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识和基本单元电路的综合设计应用。

通过对比较器的设计，巩固和综合运用所学知识，提高分析、解决计算机技术实际问题的独立工作能力。

比较器有2位数比较器，4位数比较器，8位数比较器等多种。

本课程设计就是两位数比较器，可以实现2位二进制数值的比较。

二、EDA和VHDL的介绍EDA技术EDA技术的概念EDA是电子设计自动化(E1echonics Des5p AM•toM60n)的缩写。

由于它是一门刚刚发展起来的新技术，涉及面广，内容丰富，理解各异。

从EDA技术的几个主要方面的内容来看，可以理解为：EDA技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一门新技术。

EDA技术的特点采用可编程器件，通过设计芯片来实现系统功能。

采用硬件描述语言作为设计输入和库(LibraLy)的引入，由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作故在芯片的设计中进行。

由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量和难度，有效增强了设计的灵活性，提高了工作效率。

4位数值比较器设计

4位数值比较器设计要设计一个4位数值比较器，首先需要明确比较器的功能和要求。

一个4位数值比较器应该能够接受两个4位数作为输入，并确定它们之间的关系（大于、小于或等于）。

在设计中，要考虑以下几个方面：1.输入和输出：设计中需要确定输入和输出的形式。

考虑到输入是4位数，可以选择使用4个4位的二进制数来表示输入。

输出可以是一个3位的二进制数，用于表示比较结果。

2.状态转换：比较器需要进行状态转换，根据输入确定比较结果。

可以使用状态转换图来描述比较器的行为。

状态转换图是一个有向图，其中每个节点表示比较器的状态，每个边表示从一个状态到另一个状态的转换条件。

3.状态转换表：根据状态转换图，可以编写一个状态转换表。

状态转换表将输入和当前状态映射到下一个状态以及输出。

在我们的例子中，输入包括两个4位数和一个控制信号，这个信号用于控制比较器的行为。

4.组合逻辑电路：根据状态转换表，可以设计比较器的组合逻辑电路。

组合逻辑电路将输入和当前状态映射到输出。

在比较器的情况下，组合逻辑电路将输入数进行比较，然后产生输出。

5.时序逻辑电路：在进行比较操作之前，需要确保所有的输入稳定，以防止不确定的结果。

为了满足这个要求，可以使用时钟信号和触发器来实现时序逻辑电路。

时序逻辑电路保证在时钟信号的控制下，根据输入和当前状态确定输出。

最后，根据上述的设计思路，可以使用门电路、触发器等数字电路元件进行比较器的设计和实现。

通过模拟和测试，可以验证设计的正确性，并对其进行修改和优化。

这只是一个大致的设计思路，具体的实现方法还需要根据实际需求进行调整和优化。

设计一个完整的4位数值比较器需要考虑的因素还有很多，比如输入的范围、输出的表示方式等。

在实际应用中还可能需要考虑更多的因素，比如速度、功耗等。

因此，对于一个具体的设计，需要根据具体的要求和条件来进行详细的设计和实现。

eda数据比较器的vhdl设计

复习：1．简单信号赋值语句2．条件信号赋值语句3．选择信号赋值语句§4-4 数据比较器的VHDL设计VHDL语言的语句分为顺序语句和并行语句两大类，并行语句可以直接在结构体中使用，而顺序语句必须在进程中使用。

一、进程（PROCESS）语句进程语句作为一个独立的结构，在结构体中以一个完整的结构存在，是VHDL语言中描述能力最强，使用最多的语句结构。

进程语句是结构体的有机组成部分，各个进程之间可以通过信号（signal）通信，共同组成一个功能强大的结构体。

一个结构体内可以包含多个进程语句，多个进程之间是同时执行的。

进程语句本身是并行语句，但每个进程的内部则由一系列顺序语句构成。

1．PROCESS语句的格式[进程名：] PROCESS (敏感信号表)[进程说明语句；]BEGIN进程内顺序描述语句；END PROCESS [进程名]；进程名是可选项，如果有多个进程，则以进程名加以区别。

敏感信号表中的信号可以是在结构体中定义的信号，也可以是在实体说明中定义的端口（但只能是输入端口、双向端口或Buffer类型端口），进程的启动是通过敏感信号表中敏感量的变化激励的，也即当且仅当敏感信号表中的敏感量有变化时进程才能启动。

应用时应将进程中所有输入信号都列入敏感表内，但切勿将变量列入敏感表，因为进程只对信号敏感。

另外，wait 语句在进程中的作用与敏感信号表相似，有敏感信号表就不需要wait语句，有wait语句则不能出现敏感表。

进程说明语句是可选项，主要用途是定义进程中将要用到的中间变量或常量，但此处只能定义“变量”，而不能定义“信号”。

进程中语句的执行具有顺序性，真正的具有描述行为的语句是BEGIN 开始到END PROCESS之间的语句。

2．进程语句的主要特点（1）同一结构体中的各个进程之间是并发执行的，并且都可以使用实体说明和结构体中所定义的信号；而同一进程中的描述语句则是顺序执行的，即PROCESS结构中的语句是按顺序一条一条向下执行的，并且在进程中只能设置顺序语句。

8.6 数值比较器

8.6 数值比较器
在一些数字系统(例如数字计算机)当中经常要求比较两个数字的大小。为完成这一功能所设计的各种逻辑电路统称为数值比较器。
8.6.1 1位数值比较器位数值比较器首先讨论两个1位二进制数A和B相比较的情况。这时有三种可能：①A>B(即A=1、B=0)，则 =1，故可以用作为A>B的输出信号Y(A>B)。 =1，故可以用作 ②A<B(即A=0、B=1)，则
上式Y(A=B)中表明，只有A和B的每一位都相等时，A 和B才相等。式Y(A>B)则说明，若A和B比较的结果既不是 A<B又不是A=B，则必为A>B。
在比较两个4位以上的二进制数时，需要用两片以上的CCl4585组合成位数更多的数值比较电路。下面通过一个简单的例子说明一下扩展接法。用两片CC14585接成8位数值比较器电路如图8.6.2所示。
由式Y(A>B)中可见，在CCl4585中Y(A>B)信号是用Y(A<B)和Y(A=B)产生的，因此在扩展连接时，只需输入低位比较结果I (A<B)和I (A=B)就够了。Y(A>B)并未用于产生Y(A>B)的输出信号，它仅仅是一个控制信号。当I(A>B)为高电平时，允许有Y(A>B)信号输出，而当I(A>B)为低电平时
CC14585的逻辑表达式为：
A Y(A<B)= A 3B3+(A3⊙B3) A 2B2+(A3⊙B3)(A2⊙B2) 1B1
+(A3⊙B3)(A2⊙B2)(A1⊙B1)A0B0 +(A3⊙B3)(A2⊙B2)(A1⊙B1)(A0⊙B0)I(A<B) Y(A=B)= (A3⊙B3)(A2⊙B2)(A1⊙B1)(A0⊙B0)I(A=B) Y(A>B)= Y(A<B) +Y(A=B)

八位二进制数比较器设计

八位二进制数比较器设计一、引言在计算机科学中，比较器是一种常用的电子元件，用于比较两个数的大小。

本文将介绍如何设计一个八位二进制数比较器，以实现对两个八位二进制数的大小比较。

二、设计思路八位二进制数是由八个二进制位组成的，每个二进制位可能为0或1。

对于两个八位二进制数的比较，我们需要逐位比较它们的对应位。

三、比较器的基本结构八位二进制数比较器由八个比较位组成，每个比较位用于比较两个二进制数的对应位。

比较位的输出结果可以表示两个二进制数的大小关系。

四、比较位的设计每个比较位可以使用异或门和与非门来实现。

异或门用于比较两个二进制数的对应位是否相等，而与非门用于判断两个二进制数的对应位的大小关系。

五、比较器的整体设计将八个比较位连接在一起，形成一个八位二进制数比较器。

对于两个八位二进制数A和B，比较器的输出结果可以表示A是否小于、等于或大于B。

六、比较器的测试为了验证比较器的正确性，我们可以设计一些测试用例。

例如，当A为00000000，B为11111111时，比较器的输出结果应为A小于B；当A为11111111，B为00000000时，比较器的输出结果应为A大于B；当A为11111111，B为11111111时，比较器的输出结果应为A 等于B。

七、比较器的应用八位二进制数比较器在计算机科学中有着广泛的应用。

例如，在排序算法中，我们经常需要对一组二进制数进行排序，比较器可以帮助我们实现对这些二进制数的大小比较。

八、总结本文介绍了八位二进制数比较器的设计思路和实现方法。

通过逐位比较两个二进制数的对应位，我们可以得到它们的大小关系。

比较器在计算机科学中有着重要的应用，可以帮助我们实现对二进制数的大小比较。

4位输入大数据的一般数值比较器电路设计

课程设计报告课程名称数字逻辑课程设计课题4位输入数据的一般数值的比较电路的设计专业计算机科学与技术班级计算机1202学号201203010202姓名周逢露指导教师洞波淑红多2013年12月13日课程设计任务书课程名称数字逻辑课程设计课题4位输入数据的一般数值比较电路的设计专业班级计算机科学与技术学生周逢露学号201203010202指导老师洞波淑红多审批洞波任务书下达日期：2013年12月13日任务完成日期：2014年01月21日一、设计容与设计要求1．设计容：本课程是一门专业实践课程，学生必修的课程。

其目的和作用是使学生能将已学过的数字电子系统设计、VHDL程序设计等知识综合运用于电子系统的设计中，掌握运用VHDL或者Verilog HDL设计电子系统的流程和方法，采用Quartus II等工具独立应该完成1个设计题目的设计、仿真与测试。

加强和培养学生对电子系统的设计能力,培养学生理论联系实际的设计思想，训练学生综合运用数字逻辑课程的理论知识的能力，训练学生应用Quartus II进行实际数字系统设计与验证工作的能力，同时训练学生进行芯片编程和硬件试验的能力。

题目一4线-16线译码器电路设计；题目二16选1选择器电路设计；题目三4位输入数据的一般数值比较器电路设计题目四10线-4线优先编码器的设计题目五8位全加器的设计题目六RS触发器的设计；题目七JK触发器的设计；题目八D触发器的设计；题目九十进制同步计数器的设计；题目十T触发器的设计；每位同学根据自己学号除以10所得的余数加一，选择相应题号的课题。

参考书目1 EDA技术与VHDL程序开发基础教程雷伏容，俊，霞清华大学978-7-302-22416-7 2010 TP312VH/362 VHDL电路设计雷伏容清华大学7-302-14226-2 2006 TN702/1853 VHDL 电路设计技术王道宪贺名臣伟国防工业7-118-03352-9 2004 TN702/624 VHDL 实用技术潘松，王国栋7-81065 7-81065-290-7 2000 TP312VH/15 VHDL 语言100 例详解理工大学ASIC研究所7-900625 7-900625-02-X 1999 TP312VH/36 VHDL编程与仿真王毅平等人民邮电7-115-08641-9 2000 73.9621/W38V7 VHDL程序设计教程邢建平曾繁泰清华大学7-302-11652-0 2005 TP312VH/27/3课程设计报告规课程设计报告应包含如下几个部分1)功能描述说明设计器件的功能，包括真值表（功能表），函数表达式，逻辑电路图2) 详细设计按照VHDL语言开发流程写出整个开发的详细过程，可以根据如下步骤适当导出程序，程序界面截图到课程设计报告对应模块。

数值比较器的设计与仿真

电子技术课程设计报告目录一、设计题目 (2)二、设计要求 (2)三、设计的性质和目的 (2)四、题目分析 (2)1）数字钟的工作原理 (2)2）数字电子钟集成电路的构成 (2)3）数字时钟的基本原理图 (2)五、总体方案 (3)1）振荡器的选择 (3)2）分频器的选择 (5)3）计数器 (6)4 ) 显示器 (8)5 ) 较时电路 (9)六、电路的总体设计与调试 (10)七、元器件清单 (12)八、设计总结 (15)九、参考文献 (16)一、设计题目数字钟的设计与仿真二、设计的性质和目的电子技术基础是机电专业很重要的一门专业基础课，电子课程设计是该课程的实践环节。

该课程的目的是：通过对电子技术的实际应用课题的设计实践，使学生掌握电子技术的基本设计方法、调试方法、资料的收集整理和电气原理图的绘制方法。

并通过这一实践环节，培养学生从事设计工作的全局理念，为全面提高学生的综合素质及增强工作适应能力打下一定的基础。

三、设计要求设计并仿真一数字式电子钟，要求：1）采用24小时制，要有时/分/秒显示；2）显示采用六只LED数码管分别显示时分秒；3）时间的小时、分可手动调整；4）采用+5V电源供电。

主要器件：1）74LS00、555、74LS90、cc4511四、题目分析1)数字钟的工作原理数字式计数器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。

其中振荡器和分频器组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。

秒脉冲发生器产生频率稳定度很高的秒脉冲，秒脉冲被送入到一个六十进制秒计数器计数，将计数结果送至秒个位和十位译码器译码，译码结果分别由两只七段半导体数码管以十进制数形式显示出来。

当秒六十进制计数器累计到第59秒时，若再来一个秒脉冲，秒计数器的进位输出就会产生进位脉冲，同时，秒计数器的十位和个位都复位到零。

分计数脉冲又被送到分六十进制计数器计数，经译码电路译码后数码管就显示相应的数字。

Candence课程设计——2位数值比较器解析

集成电路设计论文论文题目：2位数值比较器姓名：陈英文学号：1020630126学院：机械与电子工程学院专业：电子科学与技术班级：10206301指导教师：蔡老师一、课程实验设计目的本次课程设计把重点放在电路的设计、制作和仿真上，熟悉在UNIX系统下Candencce软件的使用，掌握电路原理图的输入和编辑及电路的仿真。

在数字系统中，特别是在计算机中都需具有运算功能，一种简单的运算就是比较两个数A和B的大小。

用以对两数A、B的大小或是否相等进行比较的逻辑电路称为数值比较器。

比较结果有A>B、A<B以及A=B三种情况。

二、实验原理1.数值比较器分类1位数值比较器：比较输入的两个1位二进制数A、B的大小多为数值比较器：比较输入的两个多位二进制数A、B 的大小，比较时需从高位到低位逐位进行比较。

2. 1位数值比较器设输入的两个二进制数位A、B，输出比较的结果为Y(A>B）、Y(A<B）、Y(A=B）三种情况。

输出时为1，否则为0。

逻辑符号示意框图：Y(A>B）Y(A=B）Y(A<B）2.1 真值表如下：输入输出A B Y(A>B）Y(A=B）Y(A<B）0 0 0 1 00 1 0 0 11 0 1 0 01 1 0 1 02.2根据真值表可写出逻辑函数表达式为2.3 逻辑图如下所示：3. 2位数值比较器3.1 定义：比较两个2 位二进制数的大小的电路3.2 基础：2位数值比较器是在一位数值比较器上，加上3个与门和2个或门构成的。

3.3 输入：两个2位二进制数A=A1 A0 、B=B1 B03.4 原理：当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。

当高位相等时，两数的比较结果由低位比较的结果决定。

3.5 真值表3.6 根据真值表可写出逻辑函数表达式为FA>B = (A1>B1) + ( A1=B1)(A0>B0)FA B0 A0 < B0 A0 = B0A1 = B1 A1 = B1 A1 = B1 0 1 0 × A1 < B1 01×A1 > B1 FA=B FAB A0 B0 A1 B1 输出输入FA=B=(A1=B1)(A0=B0)3.7两位数值比较器逻辑图3.7 两位数值比较器逻辑图A 1B 1A 0B 01位数值比较器1位数值比较器A 1＞B 1A 1=B 1 A 1＜B 1 A 0＞B 0A 0=B 0 A 0＜B 0G 1 G 2 &&G 3 & ≥1≥1F A ＞BF A=BF A ＜B三、实验步骤1. 画原理图及创建符号1.1 调用cadence软件进入UNIX系统后，输入icfb 命令调用cadence软件。

基本门电路和数值比较器的设计

苏州大学《电子信息科学与技术》课程设计报告智力竞赛抢答答器种子和大树相遇学院————————专业————————班级XXXXXXX 学号XXXXXXXX学生姓名种子和大树相遇指导教师XXX课程成绩完成日期20xx年x月xx日课程设计任务书XXX学院XX专业课程设计成绩评定学院XXXXXXXXXXX 专业XX班级 XX学号 XX学生姓名 XXX 指导教师 XXX课程成绩完成日期指导教师对学生在课程设计中的评价指导教师对课程设计的评定意见基本门电路和数值比较器的设计学生姓名：XXX 指导老师：XXX摘要系统采用EDA技术设计基本门电路和数值比较器中的两个部分，基本门电路模块中包含与门、或门、异或门等6个基本电路。

数值比较器模块用来实现两个数值比较，结果用特定的二进制编码来表示。

系统采用硬件描述语言VHDL把电路按模块化方式进行设计，然后进行编程、时序仿真等。

各个模块的结构简单，使用方便，具有一定的应用价值。

关键字门电路；EDA；VHDL；数值比较目录1 引言 (1)1.1 设计的目的 (1)1.2 设计的基本内容 (1)2 EDA、VHDL简介 (1)2.1 EDA技术 (1)2.2 硬件描述语言——VHDL (2)3 设计规划过程 (3)3.1基本门电路工作原理 (4)3.2数值比较器的工作原理 (4)3.3课程设计中各个模块的设计 (5)结束语 (8)参考文献 (10)附录 (11)1 引言20世纪60年代初，美国德克萨斯仪器公司TI（Texas Instruments）将各种基本逻辑电路以及连线制作在一片体积很小的硅片上，经过封装后提供给用户使用，这就是集成电路。

从先前的采用半导体技术实现的计算机到现在广泛应用的采用高集成度芯片实现的计算机。

基本门电路和数值比较器作为计算机原理中的一个元件，因而成为深入研究和了解基本逻辑电路的基石。

本设计主要介绍的是一个基于超高速硬件描述语言VHDL 对基本门电路和数值比较器电路进行编程实现。

原创：8位数值比较器的设计

数字电路课程设计报告书课题名称 8位数值比较器的设计姓名张龙学号 0812501*04 院、系、部物理与电信工程系专业电子科学与技术指导教师张学军2010年 07月 07日※※※※※※※※※ ※※※※ ※※ ※※※※※※※※※2008级电子科学与技术专业数字电子技术课程设计一、设计任务及要求：设计任务：设计一个8位数值比较电路，并为该比较器设计一个稳压电源电路。

要求：①设计一个直流稳压电源电路，高电平对应输出为逻辑1，低电平对应输出为0；②通过单刀双掷开关实现高低电平的转换，对任意一组输入信号进行比较；③设计并画出工作总图，论述其工作原理；采用Multisim 10.0进行仿真实验并且完善电路设计。

指导教师签名：2010 年7月7日二、指导教师评语：指导教师签名：2010 年07月日三、成绩验收盖章2010 年07月日8位数值比较器4585电路的设计1 设计目的（1）学习数值比较器在组合电路中的应用及数值比较器功能的拓展；（2）熟悉数值比较电路的工作原理；（3）熟悉数码管的使用；（4）了解直流稳压电源的结构。

（5）了解简单数字系统实验、调试以及故障排除方法。

2 设计思路（1）设计一个8位二进制数值的输入电路；（2）设计一个反馈电路显示输入的8位二进制数值的大小；（3）通过比较器对所输入的数值进行比较。

3 设计过程3.1方案论证图1 8位数值比较器设计框图如图1所示，比较所得的结果可从数码管处验证，故设计可行。

3.2 芯片功能分析4585BD 是一个四位数值比较器。

信号输入稳压电源比较器LED 显示电路图2 4585BD引脚图表1 4585BD功能表输入输出A3 B3A2 B2A1 B1A0 B0AGTB AEQB ALTB OAGTB OAEQB OALTB A3 >B3×××L H L H L LA3 <B3×××L H L L L HA3 = B3A2 >B2××L H L H L LA3 =B3A2 <B2××L H L L L HA3 =B3A2 =B2A1 >B1×L H L H L LA3 =B3A2 =B2A1 <B1×L H L L L HA3 =B3A2 =B2A1 =B1A0 >B0L H L H L LA3 =B3A2 =B2A1 =B1A0 <B0L H L L L HA3 =B3A2 =B2A1 =B1A0 =B0L H L L H L××××H H H ×××××××H H L ×××××××L H H ×××××××L L L ×××××××H L L ×××××××L L H ×××××××H L H ×××（1）由4585BD功能表可知，当AGTB、AEQB、ALTB分别接低电平、高电平、低电平时，比较器正常工作。

四位数值比较器

EDA技术课程大作业设计题目：四位数值比较器院系：电子信息与电气工程系学生姓学号：0035专业班级：09电子信息工程（升）2010年12月9日四位数值比较器1. 设计背景和设计方案设计背景在数字电路中，比较器的逻辑功能是用来对两输入端口送来的数据进行比较操作，然后将比较的结果送到输出端口上。

通常，比较器对两个输入数据进行比较可以得到三种基本的比较结果：大于、小于和等于。

当然，比较器也可以得到不大于、不小于和不等于等结果，而这几种结果可以由三种基本的比较结果进行取反运算即可。

设计方案四位数值比较器是数字电路中应用得最广泛的一种比较器。

一般来说，四位数值比较器的实体模块如图1-2-1所示，与其对应的真值表如表1-2-1所示。

比较器含有两个4位位矢量输入端口A和B，3个比较结果输出端口GT、EQ、LT，以及3个级联输入端口I1、I2、I3。

其中级联输入端口的作用是用来进行芯片的级联操作。

通过这些端口可以对比较器的功能进行扩展。

图1-2-1 四位比较器实体模块表1-2-1 四位比较器的真值表2. 方案实施四位数值比较器的设计1、设计思路文字描述根据实体模块和真值表可知，设计两组四位数据输入端口，三个级联输入端口，三个数据比较结果输出端口。

2、程序library ieee;use comparator isport(A0,A1,A2,A3: in std_logic;B0,B1,B2,B3: in std_logic;I1,I2,I3: in std_logic;GT,EQ,LT: out std_logic);end comparator;architecture one of comparator issignal A_tmp,B_tmp:std_logic_vector(3 downto 0);beginA_tmp <= A3&A2&A1&A0;B_tmp <= B3&B2&B1&B0;process(A_tmp,B_tmp,I1,I2,I3)beginif(A_tmp > B_tmp) thenGT <='1'; EQ <='0'; LT <='0';elsif(A_tmp < B_tmp) thenGT <='0'; EQ <='0'; LT <='1';elsif(A_tmp = B_tmp) thenif(I2='1') thenGT <='0'; EQ <='1'; LT <='0';elsif(I1='1') thenGT <='1'; EQ <='0'; LT <='0';elsif(I3='1') thenGT <='0'; EQ <='0'; LT <='1';end if;end if;end process;end one;3、运行结果文字描述运行程序全部成功通过，有十六个警告。

Candence课程设计——2位数值比较器

集成电路设计论文论文题目：2位数值比较器*名：***学号：**********学院：机械与电子工程学院专业：电子科学与技术班级：10206301指导教师：***一、课程实验设计目的本次课程设计把重点放在电路的设计、制作和仿真上，熟悉在UNIX系统下Candencce软件的使用，掌握电路原理图的输入和编辑及电路的仿真。

在数字系统中，特别是在计算机中都需具有运算功能，一种简单的运算就是比较两个数A和B的大小。

用以对两数A、B的大小或是否相等进行比较的逻辑电路称为数值比较器。

比较结果有A>B、A<B以及A=B三种情况。

二、实验原理1.数值比较器分类1位数值比较器：比较输入的两个1位二进制数A、B的大小多为数值比较器：比较输入的两个多位二进制数A、B 的大小，比较时需从高位到低位逐位进行比较。

2. 1位数值比较器设输入的两个二进制数位A、B，输出比较的结果为Y(A>B）、Y(A<B）、Y(A=B）三种情况。

输出时为1，否则为0。

逻辑符号示意框图：Y(A>B）Y(A=B）Y(A<B）2.1 真值表如下：输入输出A B Y(A>B）Y(A=B）Y(A<B）0 0 0 1 00 1 0 0 11 0 1 0 01 1 0 1 02.2根据真值表可写出逻辑函数表达式为2.3 逻辑图如下所示：3. 2位数值比较器3.1 定义：比较两个2 位二进制数的大小的电路3.2 基础：2位数值比较器是在一位数值比较器上，加上3个与门和2个或门构成的。

3.3 输入：两个2位二进制数A=A1 A0 、B=B1 B03.4 原理：当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。

当高位相等时，两数的比较结果由低位比较的结果决定。

3.5 真值表3.6 根据真值表可写出逻辑函数表达式为FA>B = (A1>B1) + ( A1=B1)(A0>B0)FA B0 A0 < B0 A0 = B0A1 = B1 A1 = B1 A1 = B1 0 1 0 × A1 < B1 01×A1 > B1 FA=B FAB A0 B0 A1 B1 输出输入FA=B=(A1=B1)(A0=B0) 3.7两位数值比较器逻辑图三、实验步骤1. 画原理图及创建符号1.1 调用cadence软件进入UNIX系统后，输入icfb 命令调用cadence软件。

设计一个字节(8位)比较器

begin
clk = 0; reset = 1; #100 reset = 0; #100 reset = 1; #10000 $stop; end half_clk half_clk(.reset(reset),.clk_in(clk),.clk_out(clk_out)); endmodule
练习三. 利用条件语句实现较复杂的时序逻辑电路
模块源代码： // --------------- fdivision.v ----------------------------module fdivision(RESET,F10M,F500K); input F10M,RESET; output F500K; reg F500K; reg [7:0]j; always @(posedge F10M) if(!RESET) begin F500K <= 0; //低电平复位。
`minus: out = a-b; //减操作。 `band: out = a&b; `bor: out = a|b; //求与。 //求或。
`unegate: out=~a; //求反。 default: endcase out=8'hx;//未收到指令时，输出任意态。
end
endmodule
同一组合逻辑电路分别用always块和连续赋值语句assign描述时，代码的形式大相径庭，但是在always中适当运用 default（在case结构中）和else（在if…else结构中），通常可以综合为纯组合逻辑，尽管被赋值的变量一定要定义为 reg型。不过，如果不使用default或else对缺省项进行说明，则易生成意想不到的锁存器，这一点一定要加以注意。
always @(posedge clk) c=b;