4位二进制加法器课程设计
四位二进制加法器的设计[1]
![四位二进制加法器的设计[1]](https://img.taocdn.com/s3/m/713fdc13866fb84ae45c8d4b.png)
长安大学电子技术课程设计四位二进制加法器专业班级姓名指导教师日期四位二进制加法器一、技术要求（1）四位二进制加数与被加数输入（2）二位数码管显示二、摘要理论上，由二进制数算法的运算可知，加、减、乘、除运算都可分解成加法进行运算，而实际上，为了减少硬件复杂性，这些运算基本上也是通过加法来实现的。
此次设计的是简单的四位二进制加法器。
设计中通过不断改变脉冲信号，来控制数码管的显示。
本次设计选择一个超前进位的4位全加器74LS283。
译码器选择五输入八输出的译码器，用二位数码管显示，采用七段显示译码器。
本次设计采用的是共阴极数码管，所以选择74ls48译码器三、总体设计方案论证与选择设计四位二进制加法器，可以选择串行二进制并行加法器，但为了提高加法器的运算速度，所以应尽量减少或除去由于进位信号逐级传递所花费的时间，使各位的进位直接由加数和被加数来决定，而无须依赖低位进位，因而我们选择超前进位的4位全加器74LS283。
设一个n位的加法器的第i位输入为a i、b i、c i，输出s i和c i+1，其中c i是低位来的进位，c i+1（i=n-1，n-2，…，1，0）是向高位的进位，c0是整个加法器的进位输入，而c n是整个加法器的进位输出。
则和s i=a i + b i + c i+a i b i c i (1)进位c i＋1=a i b i+a i c i+b i c i (2)令g i=a i b i，(3)p i=a i+b i, (4)则c i＋1= g i+p i c i (5)只要a i b i=1，就会产生向i+1位的进位，称g为进位产生函数；同样，只要a i+b i=1，就会把c i传递到i+1位，所以称p为进位传递函数。
把(5)式展开，得到c i+1= g i+ p i g i-1+p i p i-1g i-2+…+ p i p i-1…p1g0+ p i p i-1…p0c0 (6)随着位数的增加(6)式会加长，但总保持三个逻辑级的深度，因此形成进位的延迟是与位数无关的常数。
四位二进制全加器设计
四位二进制全加器设计(总3页) -CAL-FENGHAI.-(YICAI)-Company One1-CAL-本页仅作为文档封面，使用请直接删除组合逻辑电路课程设计题目：用74ls283构成四位二进制全加/减器一、设计思路74ls283为四位加法器，而如果希望进行减法运算，则需要将其转化为加法，而之前学到，二进制运算，一个数减去另一个数，即等于加上其补码。
于是得到如下公式，A-B=A+(-B)=A+B’+1。
将其全部视为加法运算，即一个数加上一个正数或者一个负数，这个数为加数B。
那么，需要将加数增添一位符号位，以区分正负。
因为74ls283芯片的引脚为低位向正在运算的数的进位，所以可以将其作为加数的符号位。
当其为正数时，输入为0，即计算A+B。
而当加数为负数时候，使其输入为1，并将B取反，再加上进位1，正好与公式相符。
根据以上原理，应用输入作为符号位，进行4位被加（减）数与5位加（减）数的加法运算。
设A3-A0为被加（减）数，B3-B0为加（减）数，M0为符号位。
当M0为0时表示正数，为1时表示负数。
而当B为负数需要取反时，刚好可以利用异或门的特性来进行，即1异或B等于B’，0异或B等于B即将B的各个数位和M0通过异或门相连，即可以做到负数取反。
二、电路图如图，输入输出ABC都用LED来指示二进制的数值，开关S2控制A的数值，S1控制B的数值以及符号位。
BX1指示灯指示的是输入B经过异或门作用后的电平。
三、由于此电路进行的是加法运算，两个加数一共2的9次方中组合，所以真值表又多又显而易见，此处将不给出。
四、举例演示：（1）5+6=11如图拨动开关，A=5，B=6，可见C为11的二进制表示1011。
（2）7-3=4如图，将M0置为1以表示负数。
BX1表示的是3的反码，在74283中进行了加1的运算即变成了补码，输出结果为0100（2）=4（10）（3）1000+1000=10000由于输出只有四位，而1000+1000会产生进位。
4位二进制全加器设计
任务一4位全加器设计一、实验目的1、掌握运用Quartus II原理图编辑器进行层次电路系统设计的方法。
2、进一步熟悉利用Quartus II进行电路系统设计的一般流程。
3、掌握4位全加器原理图输入设计的基本方法及过程。
二、实验原理（1）设计一位半加器真值表：(2)设计一位全加器真值表：SOn=n n n−1;COn=(A n⨁B n)C n−1+A n B n;(2)设计多位全加器由一位全加器组合成多位全加器。
依次将低位全加器的进位输出端接到高位全加器的进位输入端，由四个一位全加器构成四位全加器。
三、实验过程1、一位半加器的设计（1）电路图①执行“Files”─>“New”─>“Block Diagram/Sch matic”─>“OK”②在编辑窗口输入“与非”门电路原理图，保存电路为“01.bdf”，如图：（2）仿真波形①执行“Files”─>“New”─>“Vector Waveform File”─>“OK”②在波形编辑窗口双击左键，执行“Insert Node or Bus”─> “New Finder”─> “List”─>“》”─>“OK”。
③保存文件为“01.vwf”。
④执行菜单“Processing”─> “Start Simulation”，如图：（3）仿真波形分析：（4）封装之后的图：设“01.bdf”为顶层文件，执行“Files”─>“Create、Update”─> “Create Symbol Files forCurrent Files”，保存。
如图：2、一位全加器（1）电路图①执行“Files”─>“New”─>“Block Diagram/Sch matic”─>“OK”②在编辑窗口输入“与非”门电路原理图，保存电路为“02.bdf”，如图：（2）仿真波形①设“02.bdf”为顶层文件。
组合逻辑课程设计4位二进制全加器全减器原创
关键字 74LS283 全加器、四位二进制、迭代电路、并行进位、串行进位、VHDL
摘要
加法器是数字系统中产生数的和的装置。加数和被加数为输入，和数与进 位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进
...
.
..
..
位为输出则为全加器。例如：为了节省资源，减法器和硬件乘法器都可以用加法 器来构成。但宽位加法器的设计是很耗资源的，因此在实际的设计和相关饿得设 计与开发中需要注意资源的利用率和进位速度两方面的问题，多位加法器的构成 主要有两种：并行进位和串行进位。并行进位加法器设有并行进位产生逻辑，运 行速度比串行进位快；串行进位是将全加器采取并行级联或菊花链式级联构成多 位加法器。加法器也是常用作计算机算术逻辑部件，执行逻辑操作、移位与指令 调用。此外还可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二 进制作运算。
1 0 0100 11011000
1 0 0101 00011010
1 0 0001 10011100
1 0 0001 10111110
1 0 1010 01000111
1 0 1010 01101001
1 0 0010 01000011
1 0 0010 01100101
... ... ... ... ... ... ... ... ... ... ... ... ... ...
4位二进制加法器课程设计
长安大学电工与电子技术课程设计题目：4位二进制加法器学院：汽车学院专业：汽车运用工程班级：姓名：学号：指导老师：李三财目录一、课题名称与技术要求···························二、摘要·········································三、总体设计方案论证及选择·······················1、方案论证与选择······························2、加法器的选取································3、译码器的选取································4、数码管的选取································四、设计方案的原理框图、总体电路原理图及说明·····1、原理框图····································2、总体电路原理图······························3、说明········································五、单元电路设计、主要元器件选择及电路参数计算···1、单元电路设计································2、主要元器件选择······························六、收获与体会及存在的问题·······················七、参考文献·····································八、附件·········································一、课题名称及技术要求1、课题名称：四位二进制加法器2、技术要求：a、四位二进制加数与被加数输入b、二位数码管显示二、摘要本加法器要实现能够输入加数和被加数，并且还能够将最终结果用二位数码管显示出来的功能。
四位二进制加法器 课程设计报告
《电工与电子技术基础》课程设计报告题目 4位二进制加法器学院（部）专业班级学生姓名学号5月日至 6月日共周目录技术要求·2摘要·2第一章系统概述1、总体设计思想·22、系统框图·33、工作原理·3第二章单元电路设计及分析1、加法器的选择·42、译码器Ⅰ的选择·83、译码器Ⅱ的选择·114、数码管的选择·13第三章系统综述及总体电路图1、系统综述·142、总体电路图·153、仿真结果·15第四章结束语收获与体会·16鸣谢·17附录1、元件材料清单·172、部分元器件引脚图·17参考文献··174位二进制加法器课题名称与技术要求课题名称：四位二进制加法器设计技术要求：1)四位二进制加数与被加数输入2)二位数码管显示摘要本设计通过八个数据开关将A4,A3,A2,A1和B4,B3,B2,B1信号作为加数和被加数输入四位二进制并行进位加法器相加，将输出信号S4,S3,S2,S1和向高位的进位C4通过译码器Ⅰ译码，再将输出的X4,X3,X2,X1和Y4,Y3,Y2,Y1各自分别通过一个 74248J译码器，最后分别通过数码管HVH实现二位显示。
本设计中译码器Ⅰ由三部分组成，包括一个2输入四与非门(74LS08D)、一个4位二进制全加器(74LS283N)和一个3输入或门(4075BD_5V)。
信号S4,S3,S2,S1和向高位的进位C4输入译码器Ⅰ，将得到的两组4位BCD码输出，将这两组4位BCD码分别输入BCD－7段译码／升压输出驱动器(74248J),使电路的后续部分得以执行。
第一章系统概述1、总体设计思想设计思路：两个4位二进制数的输入可用八个数据开关实现，这两个二进制数经全加器求和后最多可以是5位二进制数。
而本题要求用两位数码管分别显示求和结果的十进制十位和各位，因此需要两个译码器Ⅱ分别译码十位和个位。
课程设计--四位二进制加减法器
组合逻辑电路课程设计之四位二进制加减法器摘要:加法器即是产生数的和的装置。
加数和被加数为输入，和数与进位为输出的装置为半加器。
若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。
对于4位的二进制加法，相关的有五个的量：1，被加数A ，2，被加数B ，3，前一位的进位CIN ，4，此位二数相加的和S ，5，此位二数相加产生的进位COUT 。
前三个量为输入量，后两个量为输出量，五个量均为4位.本文采用4位二进制并行加法器原理，选择74LS283，74LS283是4位二进制先行进位加法器，它只用了几级逻辑来形成,并连接几个异或门，由其构成4位二进制加法器/减法器，并用Verilog HDL 进行仿真。
关键字:全加器,异或门,74LS283, verilog,加法/减法功能.总的电路设计 一.硬件电路的设计本电路74LS283为核心元件,其逻辑符号为U174LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07全加器由加位输入X 和Y ,还有进位输入CIN,3个输入的范围是0~3,可以用两个输出位表示.S(全加和)和COUT(送给高位的进位).满足下面等式.CINY CIN X Y X COUT CINY X CIN Y X N CI Y X N CI Y X CIN Y X S ⋅+⋅+⋅=⋅⋅+⋅'⋅'+'⋅⋅'+'⋅'⋅=⊕⊕=实现全加器的电路图如下74LS08D本电路还需要4个异或门,要实现加法器和减法器的双重功能,需要有选择功能端,设A为四位二进制被加数,B为二进制被减数.当使能端为0时,电路实现加法运算,当使能端为1时电路实现减法运算.电路原理图如下1.Multisim原理图2.MAX plus2原理图当A口输入为0011,B口输入为0001,使能端为0时.输出为0100.电路图如下当A口输入为0011,B口输入为0001,使能端输入为1时.输出为0010.电路图如下二.软件程序设计Verilog HDL语言程序module b(A,B,C,D,E);input[3:0] A,B;input C;output[3:0] D;output E;assign {E,D}=C?(A+B):(A-B);endmodule当A口输入为0011,B口输入为0001,使能端输入为0,输出为0010,仿真图如下.当A口输入为0011,B口输入为0001,使能端输入为1时.输出为0010.仿真图如下三.总结及心得体会1.通过本次课题设计，自学了一些相关的Verilog语言和MAX+plusII,Multisim 软件的使用方法.2.基本掌握了74LS283的基本原理及使用方法.。
4位二进制并行加法器的设计
实验一4位二进制并行加法器的设计1.实验目的：（1）学习使用Quartus II软件的基本用法（2）了解和掌握VHDL语言的语法规则和编程方法及基本流程（3）了解VHDL语言的基本结构2.实验内容用VHDL语言设计一4位二进制并行加法器。
参考设计思路：加法器是数字系统中的基本逻辑器件，减法器和硬件乘法器都可由加法器来构成。
多位加法器的构成有两种方式：并行进位和串行进位方式。
并行进位加法器设有进位产生逻辑，运算速度较快；串行进位方式是将全加器级联构成多位加法器。
并行进位加法器通常比串行级联加法器占用更多的资源。
随着位数的增加，相同位数的并行加法器与串行加法器的资源占用差距也越来越大。
因此，在工程中使用加法器时，要在速度和容量之间寻找平衡点。
实践证明，4位二进制并行加法器和串行级联加法器占用几乎相同的资源。
这样，多位加法器由4位二进制并行加法器级联构成是较好的折中选择。
3.实验要求（1）编写VHDL程序（2）记录系统仿真，画出时序图（3）记录实验过程中遇到的问题及解决办法4.程序设计5.生成RTL电路图6.仿真波形7.实验心得本周的实验是我学习该门课程进行的第一次实验，在实验过程中遇到了很多问题，比如：对Quartus II软件不熟悉，而且全是英文状态，不会使用软件的功能；编写程序时，多次报错，各种各样报错；编写程序完成后，成功编译了，但不会对仿真赋值等。
最后，我通过反复观看老师发的实验操作案例，并通过百度搜索相关的操作流程，翻阅教科书查找相关的解决方案。
第一次实验难免会遇到困难，最后经过我的不懈努力，终于把问题解决了，实验也很成功。
四位二进制加法器长安大学电工课设
《电工与电子技术基础》课程设计报告题目四位二进制加法器学院（部）汽车学院专业车辆工程班级2011220102学生姓名王理洁学号2011220102346 月24 日至6 月28 日共1 周四位二进制加法器一．主要技术指标和要求：（1）四位二进制加数与被加数输入；（2）二位数码管显示。
二．摘要本设计通过逻辑开关将A4,A3,A2,A1和B4,B3,B2,B1信号作为加数和被加数输入到超前进位加法器74LS283中进行四位二进制相加；然后将输出结果的∑4,∑3,∑2和向高位的进位位C4输入SN74185A将输出结果与∑1组合在一起形成8位8421BCD码；再将该信号的低四位和高四位分别输入一片74LS247型的七段显示译码器译码；最后用两个BS204数码管进行二位显示。
另外还提出了另一种方案，即将加法器输出的∑4,∑3,∑2，∑1和C4直接输入SN74185A进行译码，但是这种方法得到的是5421BCD码，还需进一步处理才能适合显示的需要。
三．总体设计方案论证及选择四位二进制加法器的设计包括：1、四位二进制加数和被加数的输入，2、两个数的相加运算及和的输出，3、将两个数的和通过译码器显示在数码管上。
二进制数的输入可以通过数据开关实现，用加法器可以进行二进制数的加法运算。
两个四位二进制数相加后的和在十进制数的0~30内，要将这个二进制的结果转换成8421BCD码，这需要通过译码器来实现。
对数据译码后即可用合适的数码管与译码器相连，显示数据。
本设计的关键在于将二进制结果转换成8421BCD码的译码器的选用（设计），我小组共提出了两种方案具体如下：方案一：将加法器输出结果∑2,∑3,∑4和向高位的进位位C1由低到高输入SN74185A，再将输出的信号与∑1组成8位8421BCD码。
电路图如下：图1 译码器方案一电路图方案二：将输出信号∑1,∑2,∑3,∑4和向高位的进位位C4直接输入SN74185A进行转换。
四位全加器版图课程设计
四位全加器版图课程设计一、课程目标知识目标：1. 让学生理解四位全加器的原理，掌握其功能、结构和操作方法。
2. 使学生掌握数字电路中加法器的基本概念，了解四位全加器在数字系统中的应用。
3. 帮助学生掌握二进制数加法运算的规则，并能运用四位全加器进行简单的二进制加法计算。
技能目标：1. 培养学生运用所学知识，分析并设计简单的四位全加器电路。
2. 提高学生动手实践能力，能够正确搭建四位全加器电路，并进行调试。
3. 培养学生运用四位全加器解决实际问题的能力。
情感态度价值观目标：1. 培养学生对数字电路的兴趣，激发他们学习电子技术的热情。
2. 培养学生严谨的科学态度，注重实验数据的准确性和可靠性。
3. 引导学生认识到数字电路在现代科技中的重要作用，增强他们的国家荣誉感和责任感。
课程性质分析：本课程为电子技术基础课程，旨在让学生掌握四位全加器的基本原理和实际应用，培养他们的实践操作能力。
学生特点分析：学生为初中年级学生，对电子技术有一定的基础，具备基本的电路知识和动手能力，但需要进一步引导和培养。
教学要求：1. 注重理论与实践相结合，让学生在实际操作中掌握四位全加器的原理和应用。
2. 采用启发式教学方法，引导学生主动思考、探索，培养他们的创新意识。
3. 注重个体差异，因材施教，使每位学生都能在课程中取得实质性的进步。
二、教学内容1. 四位全加器的基本概念与原理：- 加法器的作用与分类- 四位全加器的结构及工作原理- 二进制数加法运算规则2. 四位全加器的电路设计与分析：- 电路元件的选用与连接- 四位全加器的逻辑表达式及简化- 电路图的绘制与解读3. 四位全加器的实际应用：- 在数字系统中的应用场景- 与其他数字电路的组合应用- 实际电路搭建与调试4. 教学内容的安排与进度：- 第一课时：介绍加法器的基本概念，引导学生了解四位全加器的原理和结构- 第二课时：讲解二进制数加法运算规则，分析四位全加器的电路设计方法- 第三课时：指导学生动手搭建四位全加器电路，进行调试与优化- 第四课时：探讨四位全加器在实际应用中的组合运用，培养学生的创新意识教材关联：教学内容与教材第四章“数字电路基础”中第四节“加法器”相关内容紧密关联，涵盖了四位全加器的基本原理、电路设计、实际应用等方面，为学生提供了系统性的学习指导。
四位二进制加减法器课程设计
组合逻辑电路的课程设计之4位二进制全加\全减器（改进版——加法器与减法器的复合器）自动化工程学院摘要：加法器是产生数的和的装置。
加数和被加数为输入，和数与进位为输出的装置为半加器。
若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。
常用作计算机算算术逻辑部件，执行逻辑操作、移位与指指令调用。
在电子学中，加法器是一种数位电路，其可进行数字的加法计算。
在现代的电脑中，加法器存在于算术逻辑单元（ALU）之中。
加法器可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。
简介：对于简单的四位二进制全加器，本文只做简要介绍，因为对于单一的加法器，显然是不够实用的，本文将着重就一种加法器与减法器的组合，即设计电路一个电路实现2个4位符号数（原码表示）的加减运算。
另有一个控制信号select 选择加法运算或减法运算。
若有溢出则产生溢出指示信号。
这种加法器与减法器的复合器将在实际操作中表现的更加的适用。
关键字：四位二进制全加器，四位二进制全减器，原理图Verilog HDL仿真电路的设计：常见的四位二进制全加器，通过两片74 283可以实现全加器的功能，即如下图所示：单一加法器的真值表如图所示：A3 A2 A1 A0 B3 B2 B1 B0 CIN S3 S2 S1 S0 COUT而详细的电路图为：加法器与减法器的复合器：接下来，我将对于这种加法器与减法器的复合器做详细介绍。
对于这种复合器，通过两个片子来实现。
而详细的电路如图所示：通过select作为选择端口，控制select的电平即可对加减复合器的加减功能进行选择，本电路中当当select接高电平是，选择的是加法器，当select接低电平时选择的是减法器，通过改变select的电平，可以轻松实现加法器和减法器的转换。
在用select选择了加法或是减法功能后，在输入端A3A2A1A0与B3B2B1B0分别为两个运算数的二进制代码，以高低电平来代表1或0，实现了目标数的输入。
四位二进制加法器电工电子课程设计
长安大学电子技术课程设计4位二进制加法器专业车辆工程班级22010901姓名韩塽指导教师顾樱华日期2011、6、26目录一、技术要求 (2)二、摘要 (2)三、总体设计方案的论证及选择 (2)1、加法器的选取 (2)2、译码器的选取 (2)3、数码管的选取 (3)四.设计方案的原理框图，总体电路图，接线图及说明 (3)1、总体原理图 (3)2、总体接线图 (4)五.单元电路设计，主要元器件选择与电路参数计算 (4)1、逻辑开关 (4)2、加法器设计 (5)3、译码器设计 (7)4、数码管设计 (9)六、收获与体会 (10)七、参考文献 (11)八、附件（元器件清单） (12)评语 (13)一.技术要求1.四位二进制加数与被加数输入2.二位数码管显示二.摘要该设计主要包括两个部分：一是用加法器实现四位二进制加数与被加数的输入，二是将相加产生的二进制和数用二位数码管显示，在此设计中加法器是重点，数码显示是难点。
数码显示采用计数器，译码器七段译码显示管来实现。
加法器分为半加器和全加器，半加器只能实现两个一位二进制数的相加，其只考虑两个加数本身的求和而不考虑低位来的进数位。
目前使用最广泛的二进制加法器是二进制并行加法器。
三.总体设计方案的论证及选择1.加法器的选取二进制并行加法器是一种能并行产生两个n位二进制算术和的组合逻辑电路。
按其进位方式的不同，可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。
所以根据加法器的工作速度选取超前进位加法器。
这里供选取的超前进位加法器有74LS283，CT74LS283，SN74LS283，DM74LS283，HD74LS283，M74LS283 可供选择。
由于我们是非电专业，对电子器件的选取要求不高，为使设计简单起见所以选74LS283加法器。
2.译码器的选取译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。
4位同步二进制加法计数器
4位同步二进制加法计数器一、实验目的1、熟悉在EDA平台上进行数字电路集成设计的整个流程。
2、掌握Max+PlusⅡ软件环境下简单的图形、VHDL文本等输入设计方法。
3、熟悉VHDL设计实体的基本结构、语言要素、设计流程等。
4、掌握利用Max+PlusⅡ的波形仿真工具验证设计的过程。
5、学习使用JTAG接口下载逻辑电路到可编程芯片，并能调试到芯片正常工作为止。
二、实验设备１．软件操作系统：Windows 2000EDA软件：MAX+plus II 10.2２．硬件EDA实验箱：革新EDAPRO/240H三、实验原理1.设计分析4位同步二进制加法计数器的工作原理是指当时钟信号clk的上升沿到来时，且复位信号clr低电平有效时，就把计数器的状态清0。
在clr复位信号无效（即此时高电平有效）的前提下，当clk的上升沿到来时，如果计数器原态是15，计数器回到0态，否则计数器的状态将加1.2.VHDL源程序library ieee;use ieee.std_logic_1164.all;entity cnt4e isport(clk,clr:in std_logic;cout:out std_logic;q:buffer integer range 0 to 15);end cnt4e;architecture one of cnt4e isbeginprocess(clk,clr)beginif clk'event and clk='1'thenif clr='1'thenif q=15 then q<=0;cout<='0';elsif q=14 then q<=q+1;cout<='1';else q<=q+1;end if;else q<=0;cout<='0';end if;end if;end process;end one;四、实验步骤1: VHDL文本编辑在MAX+PLUS集成环境下，执行“file”->“new”命令，弹出编辑文件类型的对话框，选择”text editor file”后单击“ok”按钮。
四位二进制加法计数器课程设计
图3-6芯片型号选择
（5）点击Next，系统显示如图3-7，提示是否需要其他EDA工具，这里不选任何其他工具；
（6）点击Next后，系统提示创建工程的各属性总结，若没有错误，点击Finish，工程创建向导将生成一个工程，这时软件界面如图3-8，在窗口左侧显示出设备型号和该工程的基本信息等。
2.求时钟方程、状态方程
（1）求时钟方程
采用同步方案，故取CP0=CP1=CP2=CP3=CP
CP是整个要设计的时序电路的输入时钟脉冲
（2）求状态方程
由图2所示状态转换图可直接画出如图3-20所示的电路次Q3n+1Q2n+1Q1n+1Q0n+1的卡诺图，再分解开便可以得到如图3-21所示的各触发器的卡诺图。
end zs_2;
ARCHITECTURE Behavioral OF zs_2 IS
SIGNAL
count:STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
PROCESS(cp,r)
BEGIN
if r='0'then count<="0000";
elsiF cp'EVENT AND cp='1'THEN
（3）在Multisim环境中仿真实现四位二进制加计数器(缺0010 0011 1101
1110)的建立，并通过虚拟仪器验证其正确性。
二课设题目实现框图
在本课程设计中，四位二进制加计数用四个CP下降沿触发的JK触发器实现，其中有相应的跳变，即跳过了0010 0011 1101 1110四个状态，这在状态转换图中可以清晰地显示出来。
图3-11存盘
电子设计(EDA)实验报告(4位二进制加法器)
电子设计（EDA）实验报告（4位二进制加法器）一、实验名称4位二进制加法器二、实验目的掌握输入编辑原理图文件的方法；掌握编译原理图文件的方法；掌握仿真原理图文件的方法；理解Quartus 2 器件编程的方法三、实验环境计算机与Quartus 2 工具软件四、实验原理图、源程序entity halfadd isport(a1,b1:in bit;s1,c1:out bit);end ;architecture a of halfadd isbeginprocess(a1,b1)begins1<=a1 xor b1 after 10ns;c1<=a1 and b1 after 10ns;end process;end a;entity orgate isport(a,b:in bit;o:out bit);end orgate;architecture a of orgate isbegino<=a or b;end a;entity fulladd isport(i1,i2,c_in:in bit;fs,c_out:out bit);end ;architecture a of fulladd issignal temp_s,temp_c1,temp_c2:bit; component halfaddport(a1,b1:in bit;s1,c1:out bit);end component;component orgate port(a,b:in bit;o:out bit);end component;beginu0:halfadd port map(i1,i2,temp_s,temp_c1);u1:halfadd port map(temp_s,c_in,fs,temp_c2); u2:orgate port map(temp_c1,temp_c2,c_out); end a;entity add4 isport(a,b:in bit_vector(3 downto 0);cin:in bit;fs:out bit_vector(3 downto 0);cout:out bit);end add4;architecture a of add4 issignal temp_co0,temp_co1,temp_co2:bit; component fulladd isport(i1,i2,c_in:in bit;fs,c_out:out bit);end component;beginu0:fulladd port map(a(0),b(0),cin,fs(0),temp_co0);u1:fulladd port map(a(1),b(1),temp_co0,fs(1),temp_co1);u2:fulladd port map(a(2),b(2),temp_co1,fs(2),temp_co2);u3:fulladd port map(a(3),b(3),temp_co2,fs(3),cout);end a;五、实验波形图及分析延迟12.08ns。
数字逻辑4位二进制加法计数器的设计
实验4：4位二进制加法计数器的设计
实验者：
地点：宿舍
时间：
硬件：PC 主要软件： Quartu s Ⅱ 9.1
4．1 实验目的
通过实验加深对计数器工作原理的理解，掌握实际工程中采用的基本设计方法。
4．2 实验内容
（1）在Quarturs Ⅱ9.1设计环境下，用J-K 触发器设计一个4位二进制同步加法计数器，并进行仿真。
（2）改用标准参数化模块(LPM)功能库lpm_counter 模块实现同一功能。
4．3 原理提示
计数器： 对CLK 脉冲（称为“计数脉冲”）进行计数，计数值一般就是电路的状态值。
计数器的框图如图4-1所示。
CLK ： 计数脉冲。
每来一个CLK 脉冲，计数值加1（或减1）。
CLR ： 计数值清零控制端。
当CLR 有效时，计数值被强制置0。
LOAD ：置数控制端。
当LOAD 有效时，计数值被强制置为指定的值。
计数器
Q 3 Q 2 Q 1 Q 0 LOAD
CLR
CLK
图4-1 计数器框图。
原题目：设计一个4位二进制加法器。
原题目：设计一个4位二进制加法器。
设计一个4位二进制加法器介绍本文档将指导你设计一个4位二进制加法器。
在这个项目中，我们会使用电子电路来实现加法操作。
加法器是计算机中最基本的运算单元之一。
加法器接受两个4位的二进制数作为输入，并输出它们的和。
加法器的设计过程涉及到逻辑门的组合来实现二进制加法操作。
设计步骤步骤一：定义输入和输出首先，我们需要定义输入和输出。
在这个项目中，输入是两个4位的二进制数，我们可以用`A[3:0]`和`B[3:0]`来表示。
输出是一个5位的二进制数，我们可以用`S[4:0]`来表示，其中`S[4]`是进位位。
步骤二：实现逻辑门为了实现二进制加法，我们需要将`A`和`B`的各个位相加，并考虑进位的情况。
这可以通过使用多个逻辑门实现。
- 对于每一位的加法，我们可以使用一个半加器（Half Adder）。
半加器有两个输入（`A`和`B`的对应位）和两个输出（和`S`和进位`C`）。
- 进位位可以通过一个全加器（Full Adder）来计算，它还需要一个输入（上一位的进位）。
步骤三：连接逻辑门将多个半加器和一个全加器连接在一起，形成一个4位的加法器。
通过将每个半加器的进位输出连接到下一个半加器的进位输入，可以实现进位的传递。
步骤四：验证设计在设计完成后，我们应该对其进行验证以确保它正常工作。
我们可以使用一些测试用例来验证设计的正确性。
例如，我们可以输入`A = 0010`和`B = 0100`，并确保输出`S = 0110`和进位`C = 0`。
总结设计一个4位二进制加法器涉及到定义输入和输出，实现逻辑门，连接逻辑门和验证设计的步骤。
通过将半加器和全加器连接在一起，我们可以实现二进制加法的功能。
在设计过程中，我们应该遵循相应的标准和规范，并进行适当的验证，以确保设计的正确性和可靠性。
设计一个自己的4位二进制加法器是一个很有趣的项目，可以帮助你更好地理解数字电路和计算机组成原理。
希望这份文档对你有所帮助！。
四位二进制加法器课程设计
长安大学电工与电子技术课程设计四位二进制加法器专业__ 车辆工程__班级姓名指导教师李民日期_2012.6.11~15__目录一、评语 (2)二、题目名称 (2)三、技术要求 (4)四、摘要和前言 (4)五、总体设计方案的论证和选择 (4)1、加法器的选取 (4)2、译码器的选取 (4)3、数码管的选取 (5)六、设计方案的原理，总体电路图 (5)1、总体原理图 (5)2、总体接线图 (6)七、单元电路设计，主要元器件选择与电路参数计算 (6)1、数据开关设计 (6)2、加法器设计 (7)3、译码器设计 (8)4、数码管设计 (11)八、元器件清单 (12)九、收获与体会 (12)十、参考文献 (13)十一、鸣谢 (13)十二、附录 (13)一、题目名称四位二进制加法器二.技术要求1.四位二进制加数与被加数输入2.二位数码管显示三、前言和摘要四位二进制加法器的设计包括：1、四位二进制加数和被加数的输入，2、两个数的相加运算和和的输出，3、将两个数的和通过译码器显示在数码管上。
二进制数的输入可以通过数据开关实现，用加法器可以进行二进制数的加法运算。
两个四位二进制数相加后的和在十进制数的0~30内，其中产生的进位和对十进制数十位的判断和显示是重点和难点，这需要通过译码器来实现。
对数据译码后即可用合适的数码管与译码器相连，显示数据。
四、总体设计方案的论证和元件选择1、加法器的选择在数字系统中，经常需要进行算术运算，逻辑操作和数字大小比较等操作，实现这些运算功能的电路时加法器。
加法器是一种逻辑组合电路，主要功能是实现二进制数的算数加法运算。
加法器有两种基本类型：半加器和全加器。
半加器是指对两个输入数据位进行加法，输出一个结果位和进位，不产生进位输入的加法器电路，是实现两个一位二进制数的加法运算电路。
全加器是实现两个一位二进制数和低位来的进位数相加，求得和数和向高位进位的逻辑电路。
根据加法器的工作速度选取超前进位加法器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
长安大学电工与电子技术课程设计题目：4位二进制加法器学院：汽车学院专业：汽车运用工程班级：姓名：学号：指导老师：李三财目录一、课题名称与技术要求···························二、摘要·········································三、总体设计方案论证及选择·······················1、方案论证与选择······························2、加法器的选取································3、译码器的选取································4、数码管的选取································四、设计方案的原理框图、总体电路原理图及说明·····1、原理框图····································2、总体电路原理图······························3、说明········································五、单元电路设计、主要元器件选择及电路参数计算···1、单元电路设计································2、主要元器件选择······························六、收获与体会及存在的问题·······················七、参考文献·····································八、附件·········································一、课题名称及技术要求1、课题名称：四位二进制加法器2、技术要求：a、四位二进制加数与被加数输入b、二位数码管显示二、摘要本加法器要实现能够输入加数和被加数，并且还能够将最终结果用二位数码管显示出来的功能。
由于输入的加数和被加数是四位二进制数，所以我们通过控制8个开关A3、A2、A1、A0和B3、B2、B1、B0的“闭合”与“断开”来实现输入“1”和“0”，将8个开关所输入的信号输入到“超前进位集成4位二进制加法器74LS283”，然后将加法器的5个输出端接到译码器Ⅰ，这个译码器加法器所得的和数译码成十进制的十位数和个位数，并将两个数位上的数分别以4为二进制码X3、X2、X1、X0和Y3、Y2、Y1、Y0输出，最后分别将十位、个位的二进制码输入到两个“74LS247型七段译码器”，译码器与BS204数码管相连，数码管便将两个加数的和以二位十进制数显示在数码管上了。
三、总体设计方案论证及选择1、方案论证与选择方案一：加数与被加数的输入，通过键盘直接输入两个二位十进制数，然后通过译码器将它们翻译成两个四位二进制数，然后通过并行加法器进行加法运算，将所得和通过译码器翻译后，再将翻译结果输入到七段数码管，最终将计算结果以二位十进制数形式显示在七段数码管上。
方案二：加数与被加数的输入，通过八个开关的“闭合”与“断开”分别表示“0”和“1”，来输入两个四位二进制数，然后通过并行加法器进行加法运算，将所得的和，通过五个发光二级管的“亮”与“灭”分别表示“1”“0”，表示成一个五位二进制数。
方案三：加数与被加数的输入，通过八个开关的“闭合”与“断开”分别表示“0”和“1”，来输入两个四位二进制数，然后经过并行加法器进行加法运算，然后通过译码器翻译后，再讲翻译结果输入到七段数码管，最终将计算结果以二位十进制数形式显示在七段数码管上。
方案比较：方案一，看起来很“高大上”，但是第一步的键盘输入及译码功能电路很复杂，难以实现。
因此舍弃此方案方案二，第一眼看上去，感觉方案很古老，输入用8个开关，而输出用5个灯表示，虽然简单，但是不符合课题中“二位数码管显示”这一技术要求。
因此舍弃此方案。
方案三，输入方式很土，但是操作很简单，同时也能达到用二位数码管显示的要求。
因此，选择此方案最恰当。
2、加法器的论证与选择a、串行加法器可用课本P267例20.7.1所给的电路设计，用四个1位全加器组成一个能够实现两个4位二进制数的运算的加法器，这样串行进位全加器，任意1位的运算都必须等到低位加法完成送来进位是才能进行，缺点是运算速度很慢，优点是电路比较简单。
b、并行加法器可直接用集成元件超前进位集成4位二进制加法器74LS283，这种全加器，工作时，各位同时进行运算，进位数直接根据各位的加数确定了，不需要等到低位运算结束就可得到进位数，缺点是电路设计比较复杂，优点是运算速度更快。
选择：由于并行加法器已经有现成的集成元件，为了电路设计简单，也考虑到常用的元件，我们选择超前进位集成4位二进制加法器74LS283。