集成电路工艺原理考点整理
集成电路制造工艺复习总结
集成电路制造工艺复习总结主要内容一集成电路制造工艺概况二. 晶体生长和晶片的制备三. 外延工艺四. 氧化工艺五. 掺杂工艺六. 光刻工艺七. 腐蚀工艺八. 金属化工艺九. 组装和封装工艺十. 微加工技术在其它领域的应用为什么采用硅作为集成电路的材料，而不用锗？1.锗的漏电流大（原因:锗的禁带宽度小, 0.66eV)。
2.硅器件工作温度高(150℃),锗为100℃。
3.易生长高质量的氧化硅，氧化锗会水解。
4.锗的本征电阻率为47 •cm，不能用于制造高击穿电压的整流器件，硅的本征电阻率为230000 •cm。
5.电子纯锗的锗成本是纯硅的十倍。
单晶硅的晶向与性质1.（111）面2.原子面密度最高，生长容易，3.氧化速度快4.（100）面5.二氧化硅界面缺陷密度低6.表面迁移率高7.实际晶向的选择取决于器件设计的考虑8.双极电路－（111）9.MOS电路－（100）硅的整形1.硅锭2.外部研磨i.直径磨削ii.磨主面（基准面）和第二平面（辅助面）3.切成大圆片4.腐蚀5.抛光硅热氧化设备与二氧化硅膜质量控制常规热氧化方法1.干氧氧化：Si+O2:高温加热热氧化速率取决于氧原子在二氧化硅中的扩散速率，温度越高、扩散越快，二氧化硅层越厚。
特点：结构致密、干燥性和均匀性好、钝化效果好、掩蔽性能好，但总体反应速率慢；2.水汽氧化：Si+H2O:高纯水、高温加热由于水汽的进入，使氧化膜结构疏松，反应速率加快。
所需水蒸气由高纯去离子水汽化或氢氧化合而成。
特点：反应速率快—水在二氧化硅中的平衡浓度大于氧气；结构疏松，含水量大，掩蔽性能不好，目前很少使用常规热氧化方法1.湿氧氧化：Si+H2O+O2:氧气携带去离子水产生的水蒸气（95-98℃）、高温加热；特点：介于干氧和水汽氧化之间，实际应用时，常采用干氧-湿氢氧合成氧化：H2：O2=2：1 氧气须过量；2.高纯氢-氧反应生成水，水汽化后与氧气一同参与反应。
优点：膜质量好、均匀性好，但安全性控制较复杂。
电子与通信技术：集成电路工艺原理必看考点(强化练习)
电子与通信技术：集成电路工艺原理必看考点（强化练习）1、判断题成品率是指在一片晶圆上所有芯片中好芯片所占的百分比。
正确答案：对2、填空题用于热工艺的立式炉的主要控制系统分为五部分（）、（）、气体分配系统、尾气系统和（）。
答（江南博哥）案：工艺腔；硅片传输系统；温控系统3、问答题封装中涉及到的主要材料有哪些？正确答案：引线材料；引线框架材料；芯片粘结材料；模塑料；焊接材料；封装基板材料。
4、判断题大马士革工艺的名字来源于几千年前叙利亚大马士革的一位艺术家发明的一种技术。
正确答案：对5、判断题集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。
简而言之，这些操作可以分为四大基本类：薄膜制作、刻印、刻蚀和掺杂。
正确答案：对6、问答题矩形片式电阻由哪几部分组成？各部分的主要作用是什么？正确答案：基板：基板要具有良好的电绝G8P-1A4PDC12缘性、导热性和机械强度高等特征。
一般基板的材科多采用高纯度的（96%）AL203陶瓷。
其工艺要求表面平整、划线准确，以确保电阻、电极浆料印制到位。
电极：片式电阻器一般都采用三层电极结构，最内层的是内层电极，它是连接电阻体位于中间层的是中间电极，它是镀镍（Ni）层，也被称为阻挡层，其主要作用是提高电阻器在焊接时的耐热性，避免造成内层电极被溶蚀。
位于最外层的是外层电极，它也被称为可焊层，该层除了使电极具有良好的可焊性外，还可以起到延长电极保存期的作用。
通常，外层电极采用锡一铅（S。
-PB.合金电镀而成。
电阻膜：电阻膜是采用具有一定电阻率的电阻浆料印制在陶瓷基板上，然后再经过烧结而成的厚膜电阻。
保护层：保护层位于电阻膜的外部，主要起保护作用。
它通常可以细分为封包玻璃保护膜、玻璃釉涂层和标志玻璃层。
7、判断题20世纪90年代初期使用的第一台CMP设备是用样片估计抛光时间来进行终点检测的。
正确答案：对8、问答题SMT电路基板（SMB）的主要特点？正确答案：高密度：SMB引脚数增加，线宽和间距缩小。
集成电路工艺原理考点整理
集成电路工艺原理考点整理第一章1、何为集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个外壳内，执行特定电路或系统功能。
关键尺寸：集成电路中半导体器件能够加工的最小尺寸。
2、它是衡量集成电路设计和制造水平的重要尺度，越小，芯片的集成度越高，速度越快，性能越好3、摩尔定律：、芯片上所集成的晶体管的数目，每隔18个月就翻一番。
4、High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。
Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度5、功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。
6、IC企业的分类：通用电路生产厂；集成器件制造；Foundry 厂；Fabless：IC 设计公司；Chipless；Fablite第二章：硅和硅片的制备7、单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性能8、CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型的固体硅锭；9、直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入；关键参数：拉伸速率和晶体旋转速度10、CMOS （100）电阻率：10~50Ω?cm BJT（111）原因是什么？11、区熔法？纯度高，含氧低；晶圆直径小。
第三章集成电路制造工艺概况12、亚微米CMOS IC 制造厂典型的硅片流程模型第四章氧化；氧化物12、热生长（吃硅）：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。
13、淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。
14、干氧：Si（固）＋O2（气）－> SiO2(固)：氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好.水汽氧化：Si （固）＋H2O （水汽）－>SiO2（固）+ H2 （气）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。
集成电路原理与设计重点内容总结
集成电路原理与设计重点内容总结第一章 绪论摩尔定律：(P4)集成度大约是每18个月翻一番或者集成度每三年4倍的增长规律就是世界上公认的摩尔定律。
集成度提高原因：倍；二是芯片面积不断增大，大约每三年增大1.5倍；三是器件和电路结构的不断改进。
等比例缩小定律：(种类 优缺点)(P7-8)1.恒定电场等比例缩小规律（简称CE 定律）a.器件的所有尺寸都等比例缩小K 倍，电源电压也要缩小K 倍，衬底掺杂浓度增大K 倍，保证器件内部的电场不变。
b.集成度提高K 2倍，速度提高K 倍，功耗降低K 2倍。
c.改变电源电压标准，使用不方便。
阈值电压降低，增加了泄漏功耗。
2.恒定电压等比例缩小规律（简称CV 定律）a.保持电源电压和阈值电压不变，器件的所有几何尺寸都缩小K 倍，衬底掺杂浓度增加K 2倍。
b.集成度提高K 2倍，速度提高K 2倍。
c.功耗增大K 倍。
内部电场强度增大，载流子漂移速度饱和，限制器件驱动电流的增加。
3.准恒定电场等比例缩小规则(QCE)器件尺寸将缩小K 倍，衬底掺杂浓度增加lK （1<l<K ）倍，而电源电压则只变为原来的l/K 倍。
是CV 和CE 的折中。
需要高性能取l 接近于K ，需要低功耗取l 接近于1。
写出电路的网表：A BJT AMPVCC 1 0 6 Q1 2 3 0 MQRC 1 2 680 RB 2 3 20K RL 5 0 1K C1 4 3 10U C2 2 5 10U VI 4 0 AC 1 .MODEL MQ NPN IS=1E-14+BF=80 RB=50 VAF=100.OP.END其中.MODEL 为模型语句，用来定义BJT 晶体管Q1的类型和参数。
C i v O -4电路分析类型.OP 直流工作点分析 .TRAN 瞬态分析.DC 直流扫描分析 .FOUR 傅里叶分析.TF 传输函数计算 .MC 蒙特卡罗分析.SENS 灵敏度分析 .STEP 参数扫描分析.AC 交流小信号分析 .WCASE 最坏情况分析.NOISE 噪声分析 .TEMP 温度设置第二章集成电路制作工艺集成电路加工过程中的薄膜：(P15)热氧化膜、电介质层、外延层、多晶硅、金属薄膜。
集成电路工艺原理试题总体答案资料
目录一、填空题（每空1分，共24分） (1)二、判断题（每小题1.5分，共9分） (1)三、简答题（每小题4分，共28分） (2)四、计算题（每小题5分，共10分） (4)五、综合题（共9分） (5)一、填空题（每空1分，共24分）1.制作电阻分压器共需要三次光刻，分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。
2.集成电路制作工艺大体上可以分成三类，包括图形转化技术、薄膜制备技术、掺杂技术。
3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。
4.高纯硅制备过程为氧化硅→粗硅→ 低纯四氯化硅→ 高纯四氯化硅→ 高纯硅。
5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。
6.提拉出合格的单晶硅棒后，还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底片。
7.常规的硅材料抛光方式有：机械抛光，化学抛光，机械化学抛光等。
8.热氧化制备SiO2的方法可分为四种，包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。
9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷（As）、锑（Sb）等元素具有掩蔽作用。
10.在SiO2内和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。
11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。
12.常规平面工艺扩散工序中的恒定表面源扩散过程中，杂质在体内满足余误差函数分布。
常规平面工艺扩散工序中的有限表面源扩散过程中，杂质在体内满足高斯分布函数分布。
13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。
14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。
15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。
16.真空蒸发设备由三大部分组成，分别是真空系统、蒸发系统、基板及加热系统。
集成电路总结(附重点知识点参考答案)
1.集成电路重点知识复习点1.芯片制作过程中主要的工艺有哪些？主要的三项工艺：薄膜制备工艺、光刻/图形转移工艺、掺杂工艺薄膜制备工艺：在晶圆表面生长或淀积数层材质不同，厚度不同的膜层，如器件工作区的外延层，绝缘介质层，金属层等。
该工艺通过常用方法有：外延生长，氧化，淀积。
图形转移工艺：包括掩膜版的制作，涂光刻胶，曝光（光刻），显影，烘干，刻蚀。
电路结构以图形的形式制作在光刻掩膜版上。
然后通过图形转换工艺转移精确转移到硅晶片上。
掺杂工艺：包括扩散工艺和离子注入工艺。
各种杂质按照设计要求掺杂到晶圆上，形成晶体管的源漏端以及欧姆接触等。
2.PN结形成的过程是什么？在纯净的本增半导体中少量掺杂施主杂质，如磷，取代硅原子，就形成了N型半导体。
参与导电的主要是带负电的电子，电子为多数载流子，又称多子。
空穴为少数载流子，又称少子。
在纯净的本增半导体中少量掺杂受主杂质，如硼，取代硅原子，就形成了P型半导体。
因为参与导电的主要是带正电的空穴，空穴为多子。
当P型半导体和N型半导体放在一起之后，多子和少子从浓度高的区域向浓度低的区域扩散，P区留下的不能移动的负离子和N区留下的不能移动的正离子在半导体交界面形成了一个很薄的空间电荷区，又称耗尽层。
这就是PN结。
ＰＮ结有内电场，由N区指向P区，内电场阻止多子的扩散运动，促使少子的漂移运动。
最终PN结达到动态平衡。
ＰＮ结具有单向导电性，当外加正向电压（Ｐ区接正电压）时，ＰＮ结处于导通状态，结电阻很小。
当外加负向电压（Ｎ区接正电压）时，ＰＮ结处于截止状态，结电阻很大。
当反向电压加到一定程度，PN结会击穿二损坏。
3.典型的N阱CMOS的剖面图是什么？4.MOS器件的工作区域有哪些？每个区域中的载流子是如何运作的？以NMOS为例：截止区：Vgate加较小的正电压，外加电场使得正电荷积聚在栅极，同时，空穴被排斥到更为底层的主体的衬底区；当空穴被排斥，在栅极下端的主体的P区表面，只留下带负电的不可移动的离子,耗尽区在栅极下方形成；Vgate进一步加大，更多衬底的少子被吸引到表面，当Vgs=VT时，表面将产生足够的电子，使得主体表面形成一层很薄的N型区，此N型区域中，电子的浓度大于空穴的浓度。
集成电路工艺原理资料
第一章衬底材料1、三种单晶制备方法的特点和用途比较直拉法（引晶，缩颈，放肩，等径生长，收晶）基本原理：将多晶硅在真空或惰性气体保护下加热，使多晶硅熔化，然后利用籽晶来拉制单-固相界面附近存在温度梯度(dT/dz)。
区熔法（悬浮区熔法：多晶硅棒和籽晶粘在一起后竖直固定在区溶炉上、下轴之间；水平区熔法：多晶硅棒和籽晶粘在一起后水平固定在区溶炉左、右轴之间）基本原理：将籽晶与多晶硅棒紧粘在一起，利用分段熔融多晶棒，在溶区由籽晶移向多晶硅棒另一端的过程中，使多晶硅转变成单晶硅。
中子嬗变掺杂法：利用热中子（即低能中子）对高阻单晶进行辐照，从而使其电阻率发生改变的方法。
主要用来对高阻区熔单晶电阻率的均匀性进行调整。
三种单晶制备方法的比较方法C、O含量直径电阻率大小电阻率均匀性用途直拉法较高大低径向、轴向均匀性很差制作VLSI区熔法较低较小高径向、轴向均匀性较差制作PowerDevice中子嬗变法不变不变可调较好调整电阻率2、硅中有害杂质的分类、存在形式及其影响非金属主要有C、O、H原子。
重金属主要有Au、Cu、Fe、Ni原子。
金属主要有Na 、K、Ca、Al、Li、Mg、Ba 原子等。
分类种类存在形式主要影响影响器件的特性参数(UT,β,Usat,fT)；影响硅单晶的力O 间隙位置学性质(降低其机械强度)；有源区外的氧有利于吸收附非金属近的重金属杂质,增强硅器件抗α粒子辐射的能力。
C 替位位置影响硅器件的电学性质(IR↑，UB↓)；会减小硅的晶格常数，引起晶格畸变；间隙90% 有多个能级和双重电活性(受主或施主)或复合重金属Au 替位10% 中心, 影响硅的电阻率(ρ)和寿命(τ)；有效的复合中心影响较严重，除影响τ, ρ外，易在缺陷处形成杂Cu Fe 深能级质线和沉积微粒，使器件产生等离子击穿、PN结漏电“管道”等现象金属Na,K 间隙位置参与导电、影响器件的电学特性；Al Al会对N型材料的掺杂起补偿作用,使ρ↑3、硅中杂质吸除技术的分类，四种非本征杂质吸除方法的原理。
集成电路工艺原理（考试题目与答案_广工版）
集成电路工艺原理（考试题目与答案_广工版）1、将硅单晶棒制成硅片的过程包括哪些工艺？答：包括：切断、滚磨、定晶向、切片、倒角、研磨、腐蚀、抛光、清洗、检验。
2、切片可决定晶片的哪四个参数/答：切片决定了硅片的四个重要参数：晶向、厚度、斜度、翘度和平行度。
3、硅单晶研磨清洗的重要性。
答：硅片清洗的重要性：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率45、什么是低K材料？答：低K材料：介电常数比SiO2低的介质材料46、与Al 布线相比，Cu 布线有何优点？答：铜作为互连材料，其抗电迁移性能比铝好，电阻率低，可以减小引线的宽度和厚度，从而减小分布电容。
4、硅片表面吸附杂质的存在状态有哪些？清洗顺序？答：被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干5、硅片研磨及清洗后为什么要进行化学腐蚀，腐蚀的方法有哪些？答：工序目的：去除表面因加工应力而形成的损伤层及污染腐蚀方式：喷淋及浸泡6、CMP（CMP-chemical mechanical polishing）包括哪些过程？答：包括：边缘抛光：分散应力，减少微裂纹，降低位错排与滑移线，降低因碰撞而产生碎片的机会。
表面抛光：粗抛光，细抛光，精抛光7、SiO2按结构特点分为哪些类型？热氧化生长的SiO2属于哪一类？答：二氧化硅按结构特点可将其分为结晶形跟非结晶形，热氧化生长的SiO2为非结晶态。
8、何谓掺杂？答：在一种材料(基质)中，掺入少量其他元素或化合物，以使材料(基质)产生特定的电学、磁学和光学性能，从而具有实际应用价值或特定用途的过程称为掺杂。
9、何谓桥键氧，非桥键氧？它们对SiO2密度有何影响？答：连接两个Si—O四面体的氧原子称桥联氧原子，只与一个四面体连接的氧原子称非桥联氧原子。
集成电路基本原理与工艺技术
集成电路基本原理与工艺技术作为现代电子技术的核心和基础，集成电路在各个领域中都发挥着重要作用。
它将数百万个晶体管、电阻、电容和其他被制造在单一芯片上的元件组合起来，实现高度集成和功能复杂化。
本文将介绍集成电路的基本原理和工艺技术，以及其在现代社会中的应用。
一、集成电路的基本原理集成电路是由大量的电子元件组成的电路，其基本构造单位是晶体管。
晶体管是现代电子技术的核心元件，通过控制电流的流动，实现信号的放大、开关和逻辑运算等功能。
在集成电路中，晶体管的尺寸变得非常小，同时集成更多的晶体管，从而提高集成电路的性能和功能。
二、集成电路的工艺技术集成电路的制造过程主要包括晶体管的制备、电路的图形化、电路的制造和封装测试等环节。
首先，晶体管的制备是整个集成电路制造过程的关键步骤。
它通常采用硅片作为基底，通过化学气相沉积等技术将不同类型的杂质掺入硅片中，形成PN结构的晶体管。
制备过程需要高温和高真空条件下进行，确保晶体管的高质量和稳定性。
其次，电路的图形化是将设计好的电路图形转化为硅片上的实际电路布局的过程。
这一步骤采用光刻技术，将电路图形按照一定比例缩小，并通过掩膜制作成好多层图形，形成电路的布局。
接下来是电路的制造过程，主要包括薄膜沉积、电路的形成和金属的连接等步骤。
在薄膜沉积过程中，通过化学气相沉积等技术在硅片表面形成绝缘层和导电层。
然后，通过光刻和蚀刻等工艺，在导电层上形成电路的布线连接，并形成所需的电路结构。
最后，需要对制造好的集成电路进行封装和测试。
封装是将硅片封装在塑料或陶瓷芯片上，并连接外部引脚，保护和固定集成电路。
测试是通过特定的测试设备对集成电路的性能和功能进行测试，确保其质量和可靠性。
三、集成电路的应用由于集成电路具有高度集成和功能复杂化的特点，因此在各个领域中都有广泛的应用。
在通信领域，集成电路被广泛用于移动通信、卫星通信和光纤通信等设备中，实现信号的处理、传输和调制解调等功能。
它不仅实现了通信设备的小型化，还提高了通信质量和传输速度。
集成电路工艺原理相关试题
集成电路工艺原理相关试题一、选择题1.集成电路工艺的发展历经了以下哪几个阶段？ A. 自由扩散阶段、光刻成型阶段、微影速度阶段 B. 预扩散台阶、纳米光刻阶段、电子束曝光阶段C. 扩散二极管阶段、光刻馏分阶段、微影速度阶段 D. 电子束曝光阶段、分子束曝光阶段、纳米光刻阶段2.下列哪种是集成电路工艺中常用的掩模技术？ A. 仰视照相法 B. 紫外光刻法 C. 照相法 D. 磁控溅射法3.集成电路工艺中的光刻成像的基本过程包括哪些步骤？ A. 刻蚀、扫描、照射 B. 曝光、显影、清洗 C. 感光、曝光、显影 D. 感光、曝光、刻蚀4.下列哪种材料不适合用于集成电路的制作？ A. 硅 B. 铝 C. 铜 D. 锡5.集成电路工艺中的扩散过程是指什么？ A. 材料中杂质的扩散 B. 将电路图案转移到硅片上的象限 C. 利用高温使材料的原子迁移 D. 利用光照使光刻胶产生化学反应二、填空题1.集成电路工艺中，常用的曝光技术是将光照射在待制作电路上，通过光刻胶对光进行控制，达到光刻胶的显影，从而得到所需的图形。
2.集成电路工艺中，光刻胶的主要组成是聚合物和光敏剂。
3.集成电路中的 MOSFET 制作过程中，常用的氧化物层材料是SiO2。
4.集成电路中，扩散过程会引入适量的杂质，以改变材料的导电性能。
5.集成电路工艺中，常用的金属导线材料是铝。
三、简答题1.请简要介绍集成电路工艺中的光刻成像过程。
光刻成像是集成电路工艺中常用的掩模技术之一，其基本过程包括：–感光：在待制作电路表面涂上一层光刻胶，将器件图形的反转图案转移到光刻胶上。
–曝光：将待制作电路与光刻胶一起暴露在紫外光下，通过光刻胶中的光敏剂吸收光能而发生化学反应，使得光刻胶的物理和化学性质发生变化，在胶层上形成图形。
–显影：通过将光刻胶浸泡在显影液中，溶解未暴露于光的部分，得到所需的图形。
2.集成电路中的扩散过程是指什么？请简要描述扩散过程的基本原理。
集成电路工艺原理复习提纲
1本节课主要内容硅单晶的制备：CZ 直拉法、 悬浮区熔法 掺杂分布： 定向凝固、有效分凝系数衬底制备： 整形、晶体定向、晶面标识、晶面加工晶体缺陷：点缺陷、线缺陷、面缺陷、体缺陷CHAP2晶体生长2/48硅片清洗湿法清洗：Piranha，RCA（SC－1，SC－2），HF:H 2O 干法清洗：气相化学吸杂三步骤：激活，扩散，俘获碱金属：PSG，超净化＋Si 3N 4钝化保护其他金属：本征吸杂和非本征吸杂——大密度硅间隙原子＋体缺陷SiO 2的成核生长。
硅片背面高浓度掺杂，淀积多晶硅CHAP3实验净化及硅片清洗3/34净化的三个层次：净化级别高效净化净化的必要性器件：少子寿命↓，V T 改变，I on ↓I off ↑，栅击穿电压↓，可靠性↓电路：产率↓，电路性能↓杂质种类：颗粒、有机物、金属、天然氧化层强氧化天然氧化层HF:DI H 2O本征吸杂和非本征吸杂环境、硅片清洗、吸杂CHAP3实验净化及硅片清洗基于衍射理论的光刻原理投影式（远场衍射）：分辨率、焦深、MTF、不相干度SNA k R λ1=22)(NA k DOF λδ±==gW λ≈min 接触/接近式（近场衍射）:最小尺寸光刻胶：正胶/负胶光刻胶的组成i线/g线（PAC）DUV（PAG）掩模版制作光刻机工作模式：接触式，接近式，投影式CHAP4光刻原理5/41理论分辨率：NA k R λ1=短波长光源大NA ：透镜系统、浸润小k 1：RET及工艺和光刻胶改进实际分辨率：光刻胶、曝光系统、光源PSM OPCOAI焦深:22)(NA k DOF λδ±==CHAP4光刻原理6/43本节课主要内容压强、晶向、掺杂浓度、掺氯压强越高，氧化速率越快。
水汽氧化线形关系，干氧化指数关系。
（111）晶向氧化最快，（100）最慢。
B/A 与硅价键密度有关。
B 不受晶向影响，厚氧化层，晶向作用下降。
<20 nm以下的干氧化，D-G模型计算厚度远小于实际厚度。
集成电路工艺原理相关试题(doc 17页)
集成电路工艺原理相关试题（doc 17页）一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
《集成电路工艺》复习总结
2015《集成电路工艺》思考题本文档仅供参考1、将硅单晶棒制作成硅片包括哪些工序？答：滚圆，x射线定位，切片，倒角，硅片研磨，清洗，化学腐蚀，热处理2、切片可决定晶片的哪四个参数？答：晶向、厚度、斜度、翘度和平行度3、硅单晶片研磨后为何要清洗？答：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率4、硅片表面吸附杂质的存在形态有哪些？对这些形态按何种顺序进行清洗？答：被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干5、硅片研磨及清洗后为何要进行化学腐蚀？腐蚀方法有哪些？答：目的：去除表面因加工应力而形成的损伤层及污染方法：喷淋、浸泡6、CMP包括哪2个动力学过程？控制参数有哪些？答：①首先吸附在抛光布上的抛光液中的氧化剂、催化剂等与单晶片表面的硅原子在表面进行氧化还原的动力学过程（化学作用）②抛光表面反应物脱离硅单晶表面，即解吸过程，使未反应的硅单晶重新裸露出来的动力学过程（机械作用）。
控制参数：抛光时间：影响磨掉材料的数量、平整性磨头压力（向下压力）：影响抛光速率、平坦化和非均匀性转盘速率：影响抛光速率、非均匀性磨头速度：影响非均匀性磨料化学成分：材料选择比（同时磨掉几种材料）、抛光速率磨料流速：影响抛光垫上的磨料数量和设备的润滑性能抛光垫修整：影响抛光速率、非均匀性、CMP工艺的稳定性硅片/磨料温度：影响抛光速率硅片背压：影响非均匀性（中央变慢）、碎片7、集成电路制造过程中常用的1号、2号、3号清洗液组成是什么？各有何用途？答：Ⅰ号洗液：NH4OH:H2O2:H2O=1:1:5→1:2:7，去油脂、去光刻胶残膜、去金属离子、去金属原子Ⅱ号洗液：HCl:H2O2:H2O=1:1:6→1:2:8，去金属离子、去金属原子Ⅲ号洗液：H2SO4:H2O2=3:1，去油、去光刻胶、去腊、去金属离子、去金属原子8、硅气相外延工艺采用的衬底不是准确的晶向，通常偏离（100）或（111）等晶向一个小角度，为什么？答：因为不同晶面硅的共价键密度不同，成键能力也就存在差异，偏离（100）或（111）等晶向一个小角度可以获得较快的外延生长速度9、外延层杂质的分布主要受哪几种因素影响？答：①温度；②硅源；③反应剂浓度；④其它因素：衬底晶向、反应室形状、气体流速10、常用的硅源有哪些？其外延温度和生长速度有何不同？答：常用的硅源：SiCl4、SiHCl3、SiH2Cl2、SiH4外延温度：SiCl4 > SiHCl3 > SiH2Cl2 > SiH4生长速度：SiH4 > SiH2Cl2 > SiHCl3 > SiCl411、异质外延对衬底和外延层有什么要求？答：①衬底与外延层不发生化学反应，不发生大量的溶解现象；②衬底与外延层热力学参数相匹配，即热膨胀系数接近。
电子与通信技术：集成电路工艺原理考试题(强化练习)
电子与通信技术：集成电路工艺原理考试题（强化练习）1、名词解释蒸发镀膜正确答案：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片（衬底）表面，凝结形成固态薄膜。
2、名词解释恒定表面源扩散正确答案：在整个（江南博哥）扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。
3、判断题外延就是在单晶衬底上淀积一层薄的单晶层，即外延层。
正确答案：对4、填空题制作通孔的主要工艺步骤是：1、（）；2、（）；3、（）。
正确答案：第一层层间介质氧化物淀积；氧化物磨抛；第十层掩模和第一层层间介质刻蚀5、名词解释溅射镀膜正确答案：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。
6、名词解释物理气相沉积正确答案：“物理气相沉积”通常指满意下面三个步骤的一类薄膜生长技术：A.所生长的材料以物理的方式由固体转化为气体；B.生长材料的蒸汽经过一个低压区域到达衬底；C.蒸汽在衬底表面上凝聚，形成薄膜。
7、问答题简述引线材料？正确答案：用于集成电路引线的材料，需要注意的特性为电特性、绝缘性质、击穿、表面电阻热特性，玻璃化转化温度、热导率、热膨胀系数，机械特性，扬氏模量、泊松比、刚度、强度，化学特性，吸潮、抗腐蚀。
8、判断题LPCVD反应是受气体质量传输速度限制的。
正确答案：对9、判断题刻蚀的高选择比意味着只刻除想要刻去的那一层材料。
正确答案：对10、判断题半导体级硅的纯度为99.9999999%。
正确答案：对11、判断题芯片上的物理尺寸特征被称为关键尺寸，即CD。
正确答案：对12、判断题电机电流终点检测不适合用作层间介质的化学机械平坦化。
正确答案：对13、判断题高阻衬底材料上生长低阻外延层的工艺称为正向外延。
正确答案：错14、判断题关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。
正确答案：对15、问答题测试过程4要素？正确答案：检测：确定被测器件（DUT）是否具有或者不具有某些故障。
集成电路复习总结
集成电路复习总结第一篇：集成电路复习总结1、中英名词解释（1）IC（Integrated Circuit）：集成电路，是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互联，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。
（2）摩尔定律（Moore's Law）：芯片上晶体管数目每隔18个月翻一番或每三年翻两番，性能也会增加一倍。
（3）SOC（system on chip）：在一个微电子芯片上将信息的采集、传输、存储、处理等功能集成在一起而构成系统芯片。
（4）EDA（Electronic-System Design Automation）：电子设计自动化（5）能带：能量越高的能级，分裂的能级越多，分裂的能级也就相邻越近，这些邻近的能级看起来就像连续分布，这样的多条相邻近的能级被称为能带（6）本征半导体：是一种完全纯净的、结构完整的半导体晶体。
（经过一定的工艺过程将纯净的半导体制成的单晶体称为本征半导体。
导带中的自由电子与价带中的空穴都能参与导电。
）（7）肖特基接触：金属与半导体接触并且金属的费米能级低于N 型半导体或高于P型半导体的费米能级，这种接触为肖特基接触。
（8）MESFET：（Metal-Semiconductor Filed Effect Transistor），即金属-半导体场效应晶体管（9）Spice（Simulation Program with Integrated Circuit Emphasis）：集成电路仿真程序，主要用来在电路硬件实现之前读电路进行仿真分析。
（10）FPGA(Filed Programmable Gate Array)：现场可编程门阵列。
（又称逻辑单元阵列，Logic Cell A）（11）IP（Intellectual Property）：知识产权。
集成电路工艺复习资料要点
1.特征尺寸（Critical Dimension,CD）的概念特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。
①在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。
②在双极技术中，特征尺寸通常指接触孔的尺寸。
2.集成电路制造步骤：①Wafer preparation(硅片准备)②Wafer fabrication (硅片制造)③Wafer test/sort (硅片测试和拣选)④Assembly and packaging (装配和封装)⑤Final test(终测)3.单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。
区熔法（FZ法）的特点使用掺杂好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。
4.不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。
例如迁移率，界面态等。
MOS集成电路通常用（100）晶面或<100>晶向；双极集成电路通常用（111）晶面或<111>晶向。
5.硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。
氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。
氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。
氧化方式及其化学反应式：①干氧氧化：Si＋O2 →SiO2②湿氧氧化：Si ＋H2O ＋O2 →SiO2+H2③水汽氧化：Si ＋H2O →SiO2 ＋H2硅的氧化温度：750 ℃～1100℃6.硅热氧化过程的分为两个阶段：第一阶段：反应速度决定氧化速度，主要因为氧分子、水分子充足，硅原子不足。
第二阶段：扩散速度决定氧化速度，主要因为氧分子、水分子不足，硅原子充足7.在实际的SiO2 – Si 系统中，存在四种电荷。
①. 可动电荷：指Na＋、K＋离子，来源于工艺中的化学试剂、器皿和各种沾污等。
集成电路工艺原理
集成电路工艺原理
集成电路工艺原理主要包括以下几个方面：
1. 晶圆制备：晶圆制备是集成电路制造的第一步。
通过特定的工艺，在硅单晶圆片上生长出高质量的硅晶粒，并进行加工和清洗，以准备好进行电路的制作。
2. 光刻技术：光刻技术是集成电路制造中常用的一种工艺。
它利用光刻胶将光刻掩膜上的图案转移到硅晶圆上。
主要步骤包括光刻胶覆盖、曝光和显影三个过程。
3. 薄膜沉积：薄膜沉积是将不同种类的材料沉积在硅晶圆上，用于制作电路的各个层次。
常用的薄膜沉积技术包括化学气相沉积（CVD）、物理气相沉积（PVD）以及溅射等。
4. 电路刻蚀：电路刻蚀是将多余的薄膜层或杂质等刻蚀掉，使得电路形成。
常用的刻蚀技术包括干法刻蚀和湿法刻蚀两种。
刻蚀方式根据所需刻蚀的材料和层数选择。
5. 金属导线与化合物介质填充：金属导线是将不同电路单元连接起来的重要材料。
通过金属化工艺，将金属导线填充到刻蚀出的线路空隙中，并进行化合物介质填充，以提高电路的导电性和绝缘性能。
6. 封装与测试：完成电路制备后，需要进行封装与测试。
封装是将晶圆上的芯片封装到塑料或者金属封装中，以保护芯片并为其提供连接接口。
测试是对封装后的芯片进行功能和性能的
测试，以确保芯片的质量和性能达标。
以上是集成电路工艺原理的主要内容。
通过这些工艺步骤，可以制备出高质量、高性能的集成电路。
【总结】集成电路工艺知识点总结
引言第一只晶体管•第一只晶体管, AT&T Bell Lab, 1947•第一片单晶锗, 1952•第一片单晶硅, 1954 (25mm，1英寸)•第一只集成电路（IC）, TI, 1958•第一只IC商品, Fairchild, 1961摩尔定律晶体管最小尺寸的极限•价格保持不变的情况下晶体管数每12月翻一番，1980s后下降为每18月翻一番；•最小特征尺寸每3年减小70%•价格每2年下降50%；IC的极限•硅原子直径: 2.35 Å；•形成一个器件至少需要20个原子；•估计晶体管最小尺寸极限大约为50 Å或0.005um，或5nm。
电子级多晶硅的纯度一般要求含si>99.9999以上，提高纯度达到99.9999999—99.999999999%（9-11个9）。
其导电性介于10-4-1010 cm。
电子级/高纯多晶硅以9N以上为宜。
1980s以前半导体行业的模式1980s以前：大多数半导体公司自己设计、制造和测试IC芯片，如Intel，IBM1990s以后半导体行业的模式F&F模式，即Foundry(代工)+Fabless(无生产线芯片设计),什么是Foundry有晶圆生产线，但没有设计部门；接受客户订单，为客户制造芯片；IC流程图:接受设计订单→芯片设计→EDA编辑版图→将版图交给掩膜版制造商→制造晶圆→芯片测试→芯片封装硅片制备与高温工艺单晶生长：直拉法区熔法高温工艺:氧化，扩散，退火。
Si集成电路芯片元素组成■半导体（衬底与有源区）：单晶Si■杂质（N型和P型）：P (As)、B■导体（电极及引线）：Al、Wu（Cu 、Ti）、poly-Si■绝缘体（栅介质、多层互连介质）：SiO2、Si3N4硅的重要性■储量丰富，便宜；（27.6％）■SiO2性质很稳定、良好介质，易于热氧化生长；■较大的禁带宽度（1.12eV），较宽工作温度范围硅提纯 I的工艺步骤、化学反应式及纯度从石英砂到硅锭■石英砂（SiO2)→冶金级硅(MGS)■HCl与MGS粉反应形成TCS■（trichlorosilane：氯硅烷）■利用汽化和冷凝提纯TCS■TCS与H2反应形成多晶硅(EGS)■熔融EGS和拉单晶硅锭从硅锭到硅片单晶硅锭→整型→切片→磨片倒角→刻蚀→抛光→清洗→检查→包装化学反应式硅提纯I多晶硅淀积直拉法的拉晶过程拉晶过程①熔硅②引晶（下种）③收颈④放肩直拉法的拉晶过程中收颈的作用目的：抑制位错从籽晶向晶体延伸直拉法与区熔法的对比直拉法，更为常用(占75％以上)⑴便宜⑵更大的圆片尺寸(300mm已生产)⑶剩余原材料可重复使用⑷位错密度：0～104cm2区熔法⑴高纯度的硅单晶(不使用坩锅)（电阻率20**Ω-mm）⑵成本高，可生产圆片尺寸较小(150mm)⑶主要用于功率器件⑷位错密度：103～105cm2定位边或定位槽的作用①识别晶向、导电类型及划片方向②硅片（晶锭）机械加工定位的参考面；③硅片装架的接触位置外延的定义：外延、外延层、外延片、同质外延、异质外延外延层：单晶衬底上单晶薄膜层外延：同质外延和异质外延同质外延：衬底与外延层为相同晶体，晶格完全匹配异质外延：衬底与外延层为不同晶体，晶格不匹配双极晶体管（电路）和CMOS器件（电路）中外延层的应用双极晶体管（电路）中外延层的应用■高阻的外延层可提高集电结的击穿电压■低阻的衬底（或埋层）可降低集电极的串联电阻CMOS器件（电路）中外延层的应用■减小pnpn寄生闸流管效应降低漏电流Si外延的源材料■Si源气体：SiH4(硅烷), SiH2Cl2(二氯硅烷),SiHCl3(三氯硅烷), SiCl4(四氯硅烷)■掺杂剂N型掺杂剂：PH3, AsH3P型掺杂剂：B2H6分子束外延（MBE）的特点高温工艺设备小结■高温工艺通常使用炉管反应室；■反应炉通常由控制系统、气体输运系统、反应腔、装卸片系统和尾气处理系统构成■立式炉管使用最广泛，因为其占地面积小、污染控制好、维护量小■温度控制的精确性和均匀性对于高温工艺的成功至关重要氧化膜在IC中的应用■掺杂阻挡层■表面钝化(保护)■隔离层■栅氧化层■MOS电容的介质材料各种氧化层在工艺中的应用、厚度及工艺掺杂阻挡氧化层应用■Much lower B and P diffusion rates in SiO2than that in S ■SiO2can be used as diffusion mask表面钝化(保护)氧化层应用■Pad Oxide衬垫（缓冲）氧化层, Screen Oxide屏蔽氧化层Sacrificial Oxide牺牲氧化层, Barrier Oxide阻挡氧化层■Normally thin oxide layer (~150Å) to protect silicon defects from contamination and over-stress器件隔离氧化层应用■Electronic isolation of neighboring devices■Blanket field oxide■Local oxidation of silicon (LOCOS)■Thick oxide, usually 3,000 to 10,000 Å栅氧化层应用■Gate oxide: thinnest and most critical layer■Capacitor dielectric1号液和2号液的配方及作用■SC-1－NH4OH:H2O2:H2O with 1:1:5 to 1:2:7 ratio at 70 to 80℃to remove organic contaminants.(1号液)■SC-2--HCl:H2O2:H2Owith 1:1:6 to 1:2:8 ratio at 70 to80 ℃to remove inorganic contaminates.(2号液)颗粒、有机粘污、无机粘污及本征氧化层的清洗Pre-oxidation（预氧化） Wafer Clean Organic（有机）Removal ■Strong oxidants remove organic residues■H2SO4:H2O2or NH3OH:H2O2followed by DI H2O rinse.■High pressure scrub or immersion in heated dunk tank followed by rinse, spin dry and/or dry bake (100 to125 °C).Pre-oxidation Wafer Clean Inorganic（无机）Removal■HCl:H2O■Immersion (浸入)in dunk tank followed by rinse, spin dry and/or dry bake (100 to 125℃)Pre-oxidation Wafer Clean Native Oxide Removal（本征氧化层）■HF:H2O■Imme rsion(浸入)in dunk tank or single wafer vapor etcher followed by rinse, spin dry and/or dry bake (100 to 125℃)SiO2生长的迪尔-格罗夫模型干氧氧化和湿氧氧化的特点与应用干（氧）氧化■氧化剂：干燥的O2■Si+O2→SiO2■O来源于提供的氧气；Si来源于衬底硅圆片■O2通过表面已有的氧化层向内扩散并与Si反应生长SiO2■氧化膜越厚，生长速率越低■干氧化速率最低湿（氧）氧化■氧化剂：O2携带H2O■Si+O2→SiO2■Si+ 2H2O →SiO2+ 2H2■湿氧化的生长速率介于水汽氧化与干氧化之间■实际氧化工艺：干氧+湿氧+干氧氧化工艺应用干氧化，薄氧化层（<1000A）－■MOS栅氧化层（30～120A）-■衬垫氧化层（100～200A），--■屏蔽氧化层（～200A），■牺牲氧化层（<1000A），等等湿氧化，厚氧化层■场氧化层（3000～5000A）■扩散掩膜氧化层（400～1200A）掺氯氧化的作用■Cl 可以减少氧化层中的可动离子（如Na+）■MOS栅极氧化中广泛采用■氧化速率提高（1～5）％影响氧化速率的因素■温度■湿氧化或干氧化■厚度■压力■硅片晶向(<100>或<111>)■硅中杂质氧化速率与温度■氧化速率对温度很敏感，指数规律■温度升高会引起更大的氧化速率升高氧化速率与圆片晶向■<111>表面的氧化速率高于<100>表面■原因：<111>表面的Si原子密度高氧化速率与杂质浓度■掺杂浓度越高，氧化层生长速率越高Si-SiO2界面特性替位式扩散、间隙式扩散、扩散系数在Si-SiO2界面有四种不同类型的电荷：（1）可动离子电荷（2）氧化层固定电荷（3）界面陷阱电荷（4）氧化层陷阱电荷杂质再硅晶体中的主要扩散机构有：间隙式扩散、替位式扩散。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章1、何为集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个外壳内，执行特定电路或系统功能。
关键尺寸：集成电路中半导体器件能够加工的最小尺寸。
2、它是衡量集成电路设计和制造水平的重要尺度，越小，芯片的集成度越高，速度越快，性能越好3、摩尔定律：、芯片上所集成的晶体管的数目，每隔18个月就翻一番。
4、High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。
Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度5、功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。
6、IC企业的分类：通用电路生产厂；集成器件制造；Foundry厂；Fabless：IC 设计公司；Chipless；Fablite第二章：硅和硅片的制备7、单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性能8、CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型的固体硅锭；9、直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入；关键参数：拉伸速率和晶体旋转速度10、CMOS （100）电阻率：10~50Ω•cm BJT（111）原因是什么？11、区熔法？纯度高，含氧低；晶圆直径小。
第三章集成电路制造工艺概况12、亚微米CMOS IC 制造厂典型的硅片流程模型第四章氧化；氧化物12、热生长（吃硅）：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。
13、淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。
14、干氧：Si（固）＋O2（气）－> SiO2(固)：氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好.水汽氧化：Si （固）＋H2O （水汽）－>SiO2（固）+ H2 （气）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。
湿氧：氧气携带水汽，故既有Si与氧气反应，又有与水汽反应。
氧化速度氧化质量介于以上两种方法之间。
15、二氧化硅基本特征：1、热SiO2是无定形的(熔融石英 2、良好的电绝缘材料(作介质层3、高击穿电场(不容易被击穿) 稳定和可重复的Si/SiO2界面；4、硅表面的生长基本是保形的。
5、对杂质阻挡特性好 6、硅和SiO2的腐蚀选择特性好（HF等）7、硅和SiO2有类似的热膨胀系数16、二氧化硅用途：保护器件免划伤和隔离沾污（钝化）氮化硅缓冲层以减小应力(很薄)氮化硅缓冲层以减小应力(很薄17、氧化层厚度与消耗掉的硅厚度的关系18、氧化物生长模型是由迪尔（Deal）和格罗夫（Grove）发展的线性一抛物线性模型；t ox 为硅片经过t 时间后SiO2的生长厚度(μm ) B 为抛物线速率系数(μm2/h) B/A 为线性速率系数(μm/h) t0 为初始氧化层厚度(μm)为生成初始氧化层to (μm)所用的时间(h) 氧化层足够薄时tox 很小氧化层足够厚时tox 值大各种氧化工艺：19、局部氧化工艺－LOCOS（Local oxidationof silicon）工艺；存在的问题：1.存在鸟嘴，氧扩散到Si3N4 膜下面生长SiO2，有效栅宽变窄，增加电容；2.缺陷增加浅槽隔离技术－STI（Shallow TrenchIsolation）工艺。
优点：消除了鸟嘴现象；表面积显著减少；超强的闩锁保护能力；对沟道没有侵蚀；与CMP兼容第五章淀积－表面薄膜的形成20、1\化学气相淀积（CVD）：通过气态物质的化学反应，在衬底表面上淀积一层薄膜材料的过程。
物理淀积（PVD）：在真空中，淀积材料由固体或熔化源的蒸发或用等离子体中高能气体离子击打出来，并在表面凝聚形成薄膜。
2\磷硅玻璃回流在金属层间，需淀积表面平滑的二氧化硅作为绝缘层。
低温淀积的磷硅玻璃受热后容易变得较软易流动，可提供一平滑的表面，所以常作为邻近两金属层间的绝缘层，此工艺称为磷硅玻璃回流3\氮化硅（Si3N4）：硅片最终的钝化层，能很好地抑制杂质和潮气的扩;散掩蔽层。
在STI工艺中，因其与Si的晶格常数和热;因其介电系数（7.5）较SiO2（3.9）大，故不用于ILD，以免产生大的电容，降低芯片的速度。
膨胀系数差别比SiO2大，故需要薄的垫氧;多晶硅: ：通常用LPCVD方法淀积。
在MOS器件中，掺杂的多晶硅作为栅电极。
通过掺杂可得到铁电的电阻;和二氧化硅优良的界面特性;和后续高温工艺的兼容性;比金属电极更高的可靠性;在陡峭的结构上淀积的均匀性;实现栅的自对准工艺21、等离子增强CVD－Plasma-Enhanced CVD1、设备的组成：反应室和衬底加热系统、射频功率源、供气及抽气系统。
优点：淀积温度低，如LPCVD淀积Si3N4温度800－900 ℃，PECVD仅需350℃。
冷壁等离子体反应，产生颗粒少，需要少的清洗空间等;缺点：填隙能力不足。
HDPCVD（同步淀积刻蚀）具有更好的填隙能力，因而在0.25μm及以后技术节点取代PECVD22、高密度等离子CVD-HDPCVD优点：反应温度低: 300 ℃－400℃；薄膜填充高深宽比间隙能力强;淀积限制的条件：1、质量传输限制淀积速率HDPCVD 工艺的基本步骤:离子诱导淀积; 溅射刻蚀; 再次淀积;2、反应速度限制淀积速率--解决折方法：可以通过加温、加压提高反应速度。
；为了获得均匀的淀积速率（厚度），需保证反应区温度均匀分布23、介质及其性能－介电常数遇到的问题: 芯片集成度提高，互连线宽和导线间距减小，电阻和寄生电容增大，导致RC信号延迟增加。
解决的办法：采用铜作为互连金属减小电阻，采用低k材料作为层间介质减小电容，从而减小RC信号延迟。
低k介质作为层间介质优点：减少相邻导线间的电耦合损失，提高导线的传输速率。
高k介质;在DRAM存储器中引入高k介质，以提高存储电荷（或能量）密度，简化栅介质结构；特征尺寸缩小，使栅氧厚度减小到几nm，出现问题:栅极漏电流增加；多晶硅内杂质扩散到栅氧甚至衬底 ；控制栅氧厚度在几纳米的难度较大第六章：金属化24、金属化：在绝缘介质膜上淀积金属膜以及随后刻印图形以形成互连金属线和集成电路的孔填充塞的过程。
互连：由导电材料制成的连线将电信号传输到芯片的不同部分，也被用于芯片上器件和器件整个封装之间的金属连接。
接触：芯片内部的器件与第一金属层间在硅片表面的连接；通孔：穿过各种介质从某一金属层到毗邻金属层形成电通路的开口。
充薄膜：填充通孔以便在两层金属间形成电连接。
24、纯铝系统优点：铝与P 型硅及高浓度N型硅均能形成低欧姆接触；电阻率低；与SiO2 粘附性强，无需粘附层。
能单独作金属化布线，工艺简单；容易腐蚀，且在腐蚀铝时对SiO2 和Si 不产生腐蚀缺点：铝布线的电迁移现象比较严重；硅在铝中的溶解和扩散，会产生铝尖楔现象，导致浅PN结退化甚至穿通。
高温下与SiO2反应，使铝膜变薄，电阻变大，SiO2受侵蚀。
3SiO2+4Al －>3Si+2Al2O3铝是软金属，容易擦伤;金丝与铝互连线键合会产生黄斑和紫斑，可靠性差。
25、电迁移：外加电场对电子的加速，而撞击晶格上的原子，使晶格上的原子离开原来的位置。
电迁移在金属中的小丘 改进措施：Al-Cu （4%）合金或Al-Si （1~2%）-Cu （2~4%）合金； 采用溅射工艺以确保金属膜合金成分与靶一致。
26、克服铝系统缺点的措施：在铝中掺铜（2~4%），可以有效减缓电迁移； 在铝中掺硅（1~2%），使硅在铝膜中达到饱和，可以克服铝对硅的溶解； 采用铝丝键合技术，可以克服黄斑和紫斑；采用钝化层保护，可以避免铝膜的擦伤；Al –TiW – Pt – Si 互连系统27、铜互联的好处：1. 低电阻率2. 功耗低－减少了线的宽度，降低了功耗3. 更高的集成密度－更窄的线宽更少的金属层4. 抗电迁移，比铝高四个数量级，更高的功率密度（电流密度）－铜不需要考虑电迁徙问题5. 更少的工艺步骤－用大马士革方法处理铜具有减少工艺步骤20到30%的潜力28采用铜互连的３个挑战：1. 扩散到氧化区和有源区。
（重金属杂质）2. 刻蚀困难（干法刻蚀难以形成挥发性物质）铜不容易形成图形。
3. 铜在较低温度下(<200C)极易氧化，且不能生成保护层来阻止进一步的氧化。
29、解决办法：双大马士革中采用CMP ，无需刻蚀铜; 钨填充希望被用作局部互联金属和第一层金属与有源区的接触，避免铜刻蚀和铜“中毒” ；用于多层金属中的其它金属连线用铜。
双大马士革金属化：sio2沉积；siN 刻蚀阻挡层沉积；确定通孔图形和刻蚀；沉积保留介质的Sio2；确定互连图形；刻蚀互连槽和通孔；沉积阻挡金属；沉积铜种子层；沉积铜填充；用CMP 清除额外的铜；优点：避免金属刻蚀；在刻蚀好的金属线之间不再需要填充介质间隙， 第七章 光刻是将电路/器件图形转移到半导体的表面形成光刻胶图形； 暗场掩膜版：其石英版上大部分被铬援盖亮场掩膜版：有大面积透明的石英，只有很细的铬图形30、数值孔径(NA)：透镜收集衍射光的能力。
31、分辨率的计算R=K 入/NA31、影响分辨光刻胶上几何图形的能力的参数：波长、数值孔径和工艺因子。
32、焦深的计算DOF 第十章刻蚀：用化学或物理的方法有选择地从硅片表面去除不需要的材料的过程。
目的：在涂胶的硅片上正确复制掩膜图形，最后实现图形的步骤。
刻蚀工艺的种类：湿法刻蚀：采用化学溶液，借助化学反应腐蚀硅片中无光刻胶覆盖的部分，要求光刻胶有较强的抗蚀能力。
湿法腐蚀具有各向同性，造成侧向腐蚀。
限制了器件尺寸向微细化发展，用于特征尺寸较大的刻蚀。
干法刻蚀：把硅片表面曝露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应(或这两种反应)，从而去掉曝露的表面材料。
刻蚀的主要材料：Silicon 、Dielectric 、Metal有图形刻蚀：采用掩蔽层(有图形的光刻胶)来定义要刻蚀掉的表面材料区域，只有硅片上被选择的这一部分在刻蚀过程中刻掉。
如：栅、金属互连线、通孔、接触孔和沟槽。
无图形刻蚀、反刻或剥离：在整个硅片没有掩膜的情况下进行的，这种刻蚀工艺用于剥离掩蔽层(如STI 氮化硅剥离和用于制备晶体管注入侧墙的硅化物工艺后钛的剥离)。
干法刻蚀与湿法刻蚀的比较优点：刻蚀剖面各向异性，具有非常好的侧壁剖面控制；好的CD 控制（线宽）；最小的光刻胶脱落或粘附问题；好的片内、片间、批次间的刻蚀均匀性；较低的化学制品使用和处理费用。