模电设计-电流镜负载的差分放大器..
模拟集成电路课程设计报告电流镜负载的差分放大器
摘要:
差分放大器是最重要的电路发明之一，它可以追溯到真空管时代。有于差动放大具有很多有用的特性，像对差模输入信号的放大作用和对共模输入信号的抑制作用，所以它已经成为当代高性能模拟电路和混合信号电路的主要选择。电流源在差分放大器中广泛应用，电流源起一个大电阻的作用，但不消耗过多的电压余度。在模拟电路中，电流源的设计是基于对基准电流的“复制”，稳定的基准电流则由一个相对复杂的电路来产生。在电流镜中，只需调整MOS管的W/L就能获得不同的、精确的复制电流。在本课程设计中，将根据典型电流镜负载差动对中，增益、带宽与MOS管W/L之间的关系，获得满足要求的放大器。
一.设计目标 ................................................................................................................................ - 1 - 二．单个MOS管的的特性 ...................................................................................................... - 2 -
2.1 、NMOS特性仿真...................................................................................................... - 2 -
2.2 、PMOS特性仿真 ...................................................................................................... - 4 - 三．电路设计与参数推导.......................................................................................................... - 6 -
3.1电路设计：.................................................................................................................... - 6 -
3.2手工推导参数................................................................................................................ - 7 - 四．差分放大器仿真 ................................................................................................................. - 9 -
4.1、HSPICE仿真：......................................................................................................... - 9 -
4.2、器件参数修改........................................................................................................... - 10 -
4.3 仿真波形..................................................................................................................... - 12 -
4.2、共模电平的范围：................................................................................................... - 13 -
4.3 数据对比..................................................................................................................... - 16 -
五.总结 ...................................................................................................................................... - 17 -
一.设计目标
设计一款差分放大器，要求满足性能指标： ● 负载电容pF C L 1= ● V VDD 5=
● 对管的m 取4的倍数 ● 低频开环增益>100 ● GBW(增益带宽积)>30MHz ● 输入共模范围>3V ● 功耗、面积尽量小
参考电路图：
二．单个MOS管的的特性
MOS管是金属(metal)—氧化物(oxid)—半导体(semiconductor)你场效应晶体管，或者称是金属—绝缘体(insulator)—半导体。MOS管的source和drain是可以对调的，他们都是在P型backgate中形成的N型区。在多数情况下，这个两个区是一样的，即使两端对调也不会影响器件的性能。这样的器件被认为是对称的。
2.1 、NMOS特性仿真
电路图如下：
HSPICE仿真:
* Project NMOS
* Innoveda Wirelist Created with Version 6.3.5
* Inifile :
* Options : -h -d -n -m -z -x -c6
* Levels :
*
.prot
.lib 'D:\ePD\05model\05model\h05hvcddtt09v01.lib' tt
.lib 'D:\ePD\05model\05model\h05hvcddtt09v01.lib' res
.lib 'D:\ePD\05model\05model\h05hvcddtt09v01.lib' cap
.unprot
M1I1 VD VB 0 0 NVN L=1U W=10U M=1 VBS VB 0 1
VDS VD 0 5
* DICTIONARY 1
* GND = 0
.options post list
.dc VDS 0 5 0.1
.op
.print i1(M1I1)
.END
仿真波形：
仿真得出的数据：
subckt
element 0:m1i1
model 0:nvn
region Saturati
id 18.6184u
ibs -4.227e-22
ibd -23.6496a
vgs 1.0000
vds 5.0000
vbs 0.
vth 830.1150m vdsat 125.6460m vod 169.8850m beta 1.4749m gam eff 894.5056m gm 192.1882u gds 1.2418u gmb 72.1958u cdtot 12.5800f cgtot 24.0149f cstot 31.6174f cbtot 34.8211f cgs 18.4311f cgd 2.8784f
参数计算：
2
n 1()(1+)2D ox GS TH n DS W I C V V V L
μλ=-）（
12
D DS I V ?=?2n ()(ox GS TH W C V V L μ-）n λ
由仿真结果可以算出：n λ=0.035
2.2 、PMOS 特性仿真
电路图如下：
HSPICE仿真：
* Project PMOS
* Innoveda Wirelist Created with Version 6.3.5
* Inifile :
* Options : -h -d -n -m -z -x -c6
* Levels :
*
.prot
.lib 'D:\ePD\05model\05model\h05hvcddtt09v01.lib' tt
.lib 'D:\ePD\05model\05model\h05hvcddtt09v01.lib' res
.lib 'D:\ePD\05model\05model\h05hvcddtt09v01.lib' cap
.unprot
M1I1 VDS VGS VDD VDD NVP L=1U W=10U M=1 V1I2 VGS 0 4
V1I3 VDS 0 5
V1I4 VDD 0 5
* DICTIONARY 1
* GND = 0
.options post list
.dc V1I3 0 5 0.1 *V1I2 3.5 5 0.1
.op
.print i1(M1I1)
.END
仿真得出的数据：
subckt
element 0:m1i1
model 0:nvp region Linear id 0. ibs 0. ibd 0. vgs -1.0000 vds 0. vbs 0. vth -899.3391m vdsat -136.0660m vod -100.6609m beta 471.1383u gam eff 384.0716m gm 0. gds 46.9930u gmb 0. cdtot 29.4825f cgtot 30.8144f cstot 30.3463f cbtot 40.6913f cgs 17.7584f cgd 12.8808f
参数计算： 2
1()(1+)2D p ox GS TH p DS W I C V V V L
μλ=--）（
12
D DS I V ?=-?2
n ()(ox GS TH p W C V V L μλ-）
由仿真结果可以得出p λ=0.0729
三．电路设计与参数推导
3.1电路设计：
3.2手工推导参数
8n 0.035V 0.7231 1.1710=n TH ox t λμ-===??-2，，， 3.830010 8p n 0.0729V 0.906 1.210=2.433424TH ox t λμ-==-=??-2，，，10
由库文件可以得到上述除了λn 、λp 外的器件参数，λn 、λp 可以由mos 管的仿真得到。
3
0=2.9510si
ox ox
C t εε-=
?
由性能指标低频开环增益>100，GBW(增益带宽积)，CL=1pf 可得
24(ro //ro )100V m A g =>
324L
1
2(ro //ro )C dB BW π=
6
30102m L
g
GBW C π=>?
求得64
223010 1.884910m L g C π->??=? 我们设计中取4
2310m g -=?。
24D
11
//()I 0.1079n p D
ro ro I λλ=
≈
+
4
324L 130102(ro //ro )C dB V
GBW
BW A π=
>=?
4
62301017.469100.1079L D C I A
π--?>=?
另一方面
242D
1(ro //ro )100
()I V m m n p A g g λλ==?
>+
求得
6
27.810D I A -
222
22m m n ox D n ox D g W W
g C I L L C I μμ=?=
求得15.931
W
L =。 这里我们取12(
)16W
L -≈
下一步应该确定M3，M4，M5，M6的宽长比。 由
2GS TH DS 1(V V )(1V )2D W
I Cox L μλ=
-+可得
22GS TH DS GS TH 22(V V )(1V )(V V )D D I I W L Cox Cox μλμ=≈
-+-
取负载管M3，M4的过驱动电压 V od=300mV 可得34(
)7.739
W
L -≈。
这里我们取34()8
W
L -≈
同理取电流源管M5，M6的 过驱动电压V od=500mV 可得
34(
) 3.540W
L -≈。
这里我们取56(
)4W
L -≈
24D
1
(ro //ro )2()I V m n ox D
n p W A g C I L μλλ==?
+
理论开环增益:
66
1
3010111.2141000.10792510V A --=??
=>??
理论单位增益带宽:4
9
31047.7462210m L g GBW M C ππ--?===?
理论共模输入电平最小值: 160.72310.20.5 1.4231incomMIN V VGS Vod =+=++=
理
论
共
模
输
入
电
平
最
大
值
:
3155(0.9060.3)0.7231 4.5171incomMAX GS TH V V V V =-+=-++=
理论共模输入电平范围最大值为V=4.5171-1.4231=3.0940V
四．差分放大器仿真
电流源负载的差分放大器整体电路图：
4.1、HSPICE 仿真：
* Project DC_NMOS
* Innoveda Wirelist Created with Version 6.3.5 * Inifile :
* Options : -h -d -n -m -z -x -c6 * Levels : * .prot
.lib 'D:\ePD\05model\05model\h05hvcddtt09v01.lib' tt .lib 'D:\ePD\05model\05model\h05hvcddtt09v01.lib' res .lib 'D:\ePD\05model\05model\h05hvcddtt09v01.lib' cap .unprot
cout vout 0 1pf
M3 M3dg-M4g-M1d M3dg-M4g-M1d vdd vdd NVP L=1U W=8U M=1
M4 vout M3dg-M4g-M1d vdd vdd NVP L=1U W=8U M=1
M1 M3dg-M4g-M1d in1 M1s-M2s-M6d 0 NVN L=1U W=16U M=1s
M2 vout in2 M1s-M2s-M6d 0 NVN L=1U W=16U M=1
M6 M1s-M2s-M6d M6g-M5dg 0 0 NVN L=1U W=4U M=1
M5 M6g-M5dg M6g-M5dg 0 0 NVN L=1U W=4U M=1
V1 vdd 0 5V
I1 0 M6g-M5dg DC=50uA
Vin1 in2 0 2.5V ac=0.5v
Vin2 in1 0 2.5V ac=0.5v 180
* DICTIONARY 1
* GND = 0
.OPTIONS PROBE
.OP
.dc V1 0 5 0.1
.ac dec 10 1k 100meg
.options list node post
.print ac vdb(vout)
.end
4.2、器件参数修改
仿真后波形图如图所示：
发现波形锁呈现出来的增益带宽积为43.1M，已经达到题目的要求，但是低频开环增益为39.6db左右，即放大倍数小于100倍，达不到题目要求，所以尝试加大M1,M2的M值，因为题目要求对管的m为4的倍数，所以各自增大到4.
修改后的hspice仿真如下：
* Project DC_NMOS
* Innoveda Wirelist Created with Version 6.3.5
* Inifile :
* Options : -h -d -n -m -z -x -c6
* Levels :
*
.prot
.lib 'D:\ePD\05model\05model\h05hvcddtt09v01.lib' tt
.lib 'D:\ePD\05model\05model\h05hvcddtt09v01.lib' res
.lib 'D:\ePD\05model\05model\h05hvcddtt09v01.lib' cap
.unprot
cout vout 0 1pf
M3 M3dg-M4g-M1d M3dg-M4g-M1d vdd vdd NVP L=1U W=8U M=1 M4 vout M3dg-M4g-M1d vdd vdd NVP L=1U W=8U M=1
M1 M3dg-M4g-M1d in1 M1s-M2s-M6d 0 NVN L=1U W=16U M=4 M2 vout in2 M1s-M2s-M6d 0 NVN L=1U W=16U M=4
M6 M1s-M2s-M6d M6g-M5dg 0 0 NVN L=1U W=4U M=1
M5 M6g-M5dg M6g-M5dg 0 0 NVN L=1U W=4U M=1
V1 vdd 0 5V
I1 0 M6g-M5dg DC=50uA
Vin1 in2 0 2.5V ac=0.5v
Vin2 in1 0 2.5V ac=0.5v 180
* DICTIONARY 1
* GND = 0
.OPTIONS PROBE
.OP
.dc V1 0 5 0.1
.ac dec 10 1k 100meg
.options list node post
.print ac vdb(vout)
.end
4.3 仿真波形
图中明显能看出放大器的单位增益带宽超过42db即放大倍数有125.89，同时带宽也增大了，增大为59.1M，明显已经满足设计中的带宽和增益的要求。
仿真的.lis文件部分数据如下：
******
* project dc_nmos
****** ac analysis tnom= 25.000 temp= 25.000
******
x
freq volt db
vout
1.00000k 4
2.3343
1.25893k 4
2.3343
1.58489k 4
2.3342
1.99526k 4
2.3342
2.51189k 42.3342
3.16228k 42.3341
3.98107k 42.3340
5.01187k 42.3338
6.30957k 42.3335
7.94328k 42.3331
10.00000k 42.3324
12.58925k 42.3312
15.84893k 42.3295
19.95262k 42.3266
25.11886k 42.3222
31.62278k 42.3151
39.81072k 42.3039
50.11872k 42.2862
63.09573k 42.2583
79.43282k 42.2144
100.00000k 42.1458
125.89254k 42.0392
158.48932k 41.8754
199.52623k 41.6279
251.18864k 41.2625
316.22777k 40.7397
398.10717k 40.0218
501.18723k 39.0824
630.95734k 37.9154
794.32823k 36.5373
1.00000x 34.9810
1.25893x 33.2862
1.58489x 31.4904
1.99526x 29.6242
2.51189x 27.7107
3.16228x 25.7658
3.98107x 23.8006
5.01187x 21.8219
6.30957x 19.8342
7.94328x 17.8402
10.00000x 15.8412
12.58925x 13.8372
15.84893x 11.8275
19.95262x 9.8101
25.11886x 7.7813
31.62278x 5.7356
39.81072x 3.6643
50.11872x 1.5548
63.09573x -609.6717m
79.43282x -2.8499
100.00000x -5.1871
4.4、共模电平的范围：
则在上面的hspice语言中最后的修改如下：.OPTIONS PROBE
.OP
*.dc Vin1 0 5 0.1
*.print ac vM(vout)
.print i1(M3)
.options list node post
.END
出来的波形如下：
可以看出当输入共模电平达到1.6V时所有的MOS管已处于饱和状态。输出电流基本比较接近25mA了。
以下数据是当共模输入电平为Vincom=Vgsm1+Vdsm6=1.6V时仿真得到的数据**** mosfets
subckt
element 0:m3 0:m4 0:m1 0:m2 0:m6 0:m5
model 0:nvp 0:nvp 0:nvn 0:nvn 0:nvn 0:nvn
region Saturati Saturati Saturati Saturati Saturati Saturati
id -23.3008u -23.3008u 23.3008u 23.3008u 46.6016u 50.0000u
ibs 1.185e-21 1.185e-21 -16.2402a -16.2402a -1.058e-21 -1.135e-21
ibd 4.6881a 4.6881a -113.8455a -113.8455a -1.0139a -2.5571a
vgs -1.2392 -1.2392 1.0635 1.0635 1.3521 1.3521
vds -1.2392 -1.2392 3.2243 3.2243 536.4570m 1.3521
vbs 0. 0. -536.4570m -536.4570m 0. 0.
vth -898.4776m -898.4776m 1.0202 1.0202 840.6927m 839.6145m
vdsat -325.6130m -325.6130m 71.2561m 71.2561m 310.9569m 311.4916m
vod -340.7521m -340.7521m 43.3089m 43.3089m 511.4315m 512.5097m beta 359.5878u 359.5878u 9.5044m 9.5044m 576.1957u 576.2126u
gam eff 384.0653m 384.0653m 908.7034m 908.7034m 894.5198m 894.5210m
gm 119.6053u 119.6053u 402.3115u 402.3115u 159.6314u 174.0003u
gds 2.0864u 2.0864u 990.6995n 990.6995n 8.9999u 2.0796u
gmb 29.2127u 29.2127u 120.0342u 120.0342u 56.6258u 61.4295u
cdtot 11.5100f 11.5100f 83.0119f 83.0119f 7.0004f 6.2662f
cgtot 20.3759f 20.3759f 131.8157f 131.8157f 9.6359f 9.6096f
cstot 26.4459f 26.4459f 163.4455f 163.4455f 13.1528f 13.1500f
cbtot 28.1764f 28.1764f 199.0483f 199.0483f 16.2186f 15.5264f
cgs 17.7019f 17.7019f 91.4478f 91.4478f 7.7484f 7.7420f
cgd 1.6795f 1.6795f 18.1567f 18.1567f 1.0386f 1.0019f
以下数据时当共模输入电平为Vincom=Vgsm1+Vdsm6=5V时仿真得到数据：
**** mosfets
subckt
element 0:m3 0:m4 0:m1 0:m2 0:m6 0:m5
model 0:nvp 0:nvp 0:nvn 0:nvn 0:nvn 0:nvn
region Saturati Saturati Saturati Saturati Saturati Saturati
id -26.0692u -26.0692u 26.0692u 26.0692u 52.1384u 50.0000u
ibs 1.326e-21 1.326e-21 -24.5995a -24.5995a -1.184e-21 -1.135e-21
ibd 4.7720a 4.7720a -28.2928a -28.2928a -6.1486a -2.5571a
vgs -1.2614 -1.2614 1.7496 1.7496 1.3521 1.3521
vds -1.2614 -1.2614 488.1626m 488.1626m 3.2504 1.3521
vbs 0. 0. -3.2504 -3.2504 0. 0.
vth -898.4814m -898.4814m 1.6066 1.6066 837.0766m 839.6145m
vdsat -343.1824m -343.1824m 144.8909m 144.8909m 312.7809m 311.4916m
vod -362.9668m -362.9668m 142.9751m 142.9751m 515.0476m 512.5097m beta 358.2060u 358.2060u 2.3586m 2.3586m 576.2513u 576.2126u
gam eff 384.0646m 384.0646m 955.8307m 955.8307m 894.5218m 894.5210m
gm 125.7337u 125.7337u 289.6421u 289.6421u 180.5302u 174.0003u
gds 2.2816u 2.2816u 4.1017u 4.1017u 764.2799n 2.0796u
gmb 30.7391u 30.7391u 45.7557u 45.7557u 63.5969u 61.4295u
cdtot 11.4719f 11.4719f 20.1149f 20.1149f 5.6403f 6.2662f
cgtot 20.3750f 20.3750f 35.3235f 35.3235f 9.7477f 9.6096f
cstot 26.4458f 26.4458f 37.8057f 37.8057f 13.1491f 13.1500f
cbtot 28.1257f 28.1257f 40.1024f 40.1024f 14.7630f 15.5264f
cgs 17.7131f 17.7131f 28.2358f 28.2358f 7.7386f 7.7420f
cgd 1.6796f 1.6796f 3.8744f 3.8744f 1.1407f 1.0019f
所以由以上数据我们可以得出实际仿真出输入共模电平范围为V=5-1.6=3.4V。这个值比理论计算出来的值大，这是由于实际中我们忽略了放大管M1，M2的衬偏效应。实际上可以看出在Vin=1.6V时，M1，M2管已经存在衬偏效应，此时放大管的阈值电压VTH=1.0202，当共模电平增大时，VTH也随之增大，直到输入共模电平增大到5V，此时的阈值电压增大到VTH=1.6066V，并且Vds6从536.4570mV增大到3.2504V。从而导致即使输入共模电平增大到5V，负载管仍没有进入线性区。
一下数据是仿真得到功耗：
**** voltage sources
subckt
element 0:v1 0:vin1
volts 5.0000 2.5000
current -49.7605u 0.
power 248.8025u 0.
total voltage source power dissipation= 248.8025u watts
***** current sources
subckt
element 0:i1
volts -1.3521
current 50.0000u
power 67.6062u
total current source power dissipation= 67.6062u
watts总功耗为W=233.0079+67.6062=316.4087uw
4.5 数据对比
增益单位增益带宽输入共模电平范围面积功耗
设计要求>100 30M >3V 尽量小尽量小
理论值111.214 47.746M 3.0940V 尽量小311.155uw 仿真结果>125.89 59.1M 3.4V 较小316.4087uw
五.总结
最开始看到题目有点无从下手的感觉，因为模电学得不那么透彻，拿到图的第一反应只是一个电流源的电流镜图而已，终于在看书理解完整个逻辑推导过程之后，还有那2个软件的安装和学习使用之后，感觉算是有点入门的效果。
首先我们的想法是通过eProduct Designer画出单个NMOS和PMOS的参数值，因为没有这些参数计算不了。eProduct Designer并不难使用，但是发现导出网表修改之后，HSPICE仿真出波形图总是失败，这是HSPICE语言的语法之类的不够熟悉，还有可能是中文路径的因故，耗了挺久时间终于仿真出波形了。之后，在工程文件夹下的.lis后缀名文件中可以得到单个MOS管在特定W/L下的除λ外的其他参数。根据仿真波形和这些参数，把λ也求出来。
有了这些参数，我们就可以手工推导电路的参数了。从老师给的题目要求就可以猜出不会简单按照计算就可以了，所以我们很小心地记录各个参数和波形，果然问题出来了，低频开环增益不够40db（即100倍）。因为注意到老师给的题目要求里有“对管的m取4的倍数”，然而这个条件我们还没怎么利用到(默认取1)所以我们尝试增大M1，M2放大管的对管数，把对管数从1改成4，结果发现原来增益满足了，同时增益带宽积也加大了s。
仿真对比之后发现仿真值出来的结果总是比理论值大一些，无论是面积功耗还是增益带宽积等。经过思考发现应该是我们一直忽略的衬底偏置效应，由于衬偏效应存在，M1，M2管的阈值电压会有所增大。从而影响了后面计算的一系列因素，并且发现无论怎样增大输入共模电平，Pmos管仍然没有进入线性区，应该也是衬底偏置效应的问题。
低频功率放大器电路设计
参加全国大学生电子设计大赛的同学们加 油了！ 低频功率放大器设计与总结报告 作者：王汉光 一、任务 设计并制作一个低频功率放大器，要求末级功放管采用分立的大功率MOS 晶体管。 二、要求 1．基本要求 （1）当输入正弦信号电压有效值为5mV时，在8Ω电阻负载（一端接地）上，输出功率≥5W，输出波形无明显失真。 （2）通频带为20Hz～20kHz。 （3）输入电阻为600Ω。 （4）输出噪声电压有效值V0N≤5mV。 （5）尽可能提高功率放大器的整机效率。 （6）具有测量并显示低频功率放大器输出功率(正弦信号输入时)、直流电源的供给功率和整机效率的功能，测量精度优于5%。
2. 发挥部分 （1）低频功率放大器通频带扩展为10Hz～50kHz。 （2）在通频带内低频功率放大器失真度小于1%。 （3）在满足输出功率≥5W、通频带为20Hz～20kHz的前提下,尽可能降低输入信号幅度。 （4）设计一个带阻滤波器，阻带频率范围为40～60Hz。在50Hz频率点输出功率衰减≥6dB。 （5）其他。 摘要： 本系统采用了NE5534p作为前级的电压放大电路来给低通功率放大电路提供输入电压，通过低通功率放大电路将功率放大，由双踪示波器对整个系统的输入输出端进行监测，调节可变电阻，使输出波形无明显失真，从而使输出功率达到指定的输出功率要求。输入的频率范围为20Hz~20kHz。 一．概述： 本系统通过信号发生器输入电压为5mV，频率在20Hz~20kHz范围内的信号，对信号进行功率放大，低通功率放大器模块由+/-15V的直流电源提供，通过前级放大电路将输入电压放大，再由低通功率放大电路进行功率放大。在此期间，用示波器监测低通功率放大模块的输入输出端，观察波形是否失真，以及测量最大最小不失真频率。 二．系统工作原理及分析： 此系统由三部分组成，分别为电源模块、前级放大模块、低频功率放大模块。 如图所示：
采用折叠式结构的两级全差分运算放大器的设计
目录 1. 设计指标 (1) 2. 运算放大器主体结构的选择 (1) 3. 共模反馈电路（CMFB）的选择 (1) 4. 运算放大器设计策略 (2) 5. 手工设计过程 (2) 5.1 运算放大器参数的确定 (2) 5.1.1 补偿电容Cc和调零电阻的确定 (2) 5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3) 5.1.3 确定M1和M2的宽长比 (3) 5.1.4确定M5、M6的宽长比 (3) 5.1.5 确定M7、M8、M9和M10宽长比 (3) 5.1.6 确定M3和M4宽长比 (3) 5.1.7 确定M11、M12、M13和M14的宽长比 (4) 5.1.8 确定偏置电压 (4) 5.2 CMFB参数的确定 (4) 6. HSPICE仿真 (5) 6.1 直流参数仿真 (5) 6.1.1共模输入电压范围（ICMR） (5) 6.1.2 输出电压范围测试 (6) 6.2 交流参数仿真 (6) 6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6) 6.2.2 共模抑制比（CMRR）的仿真 (7) 6.2.3电源抑制比（PSRR）的仿真 (8) 6.2.4输出阻抗仿真 (9) 6.3瞬态参数仿真 (10) 6.3.1 转换速率（SR） (10) 6.3.2 输入正弦信号的仿真 (11) 7. 设计总结 (11) 附录（整体电路的网表文件） (12)
采用折叠式结构的两级全差分运算放大器的设计 1. 设计指标 5000/ 2.5 2.551010/21~22v DD SS L out dias A V V V V V V GB MHz C pF SR V s V V ICMR V P mW μ>==?== >=±=?≤的范围 2. 运算放大器主体结构的选择 图1 折叠式共源共栅两级运算放大器 运算放大器有很多种结构，按照不同的标准有不同的分类。从电路结构来看, 有套筒 式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。本设计采用的是如图1所示的折叠式共源共栅两级运算放大器，采用折叠式结构可以获得很高的共模输入电压范围，与套筒式的结构相比，可以获得更大的输出电压摆幅。 由于折叠式共源共栅放大器输出电压增益没有套筒式结构电压增益那么高，因此为了得到更高的增益，本设计采用了两级运放结构，第一级由M0-M10构成折叠式共源共栅结构，第二级由M11-M14构成共源级结构，既可以提高电压的增益，又可以获得比第一级更高的输出电压摆幅。 为了保证运放在闭环状态下能稳定的工作，本设计通过米勒补偿电容Cc 和调零电阻Rz 对运放进行补偿，提高相位裕量！ 另外，本文设计的是全差分运算放大器，与单端输出的运算放大器相比较，可以获得更高的共模抑制比，避免镜像极点及输出电压摆幅。 3. 共模反馈电路（CMFB ）的选择 由于采用的是高增益的全差分结构，输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，因此，必须增加共模反馈电路（CMFB ）来检测两个输出端
大功率功率放大器电路的设计
大功率功率放大器电路设计 大功率功率放大器电路设计 一. 设计理念及实现方式 (1)能推4Ω、2Ω等双低音的“大食”音箱以及专业类大粗音圈的各类专业箱。 (2)要省电、噪声小，发热量小。 (3)音质要好，能适合家居使用和专业使用。 第一点的实现就是要有大的推动功率。由于目前居室客厅面积有不断扩大的趋势，100W ×2以下功放已显得有些“力不从心”，所以本功放设计为4ΩQ 时360W ×2，2Ω时720W ×2。 第二点的实现就是电路工作在静态时的乙类小电流，靠大水塘级电容和电阻进行滤波降噪，使功放级噪声极小。而电路的工作状态又决定了电路元件的发热量很小，与一般乙类电路相当。配备的大型散热系统是为了应付连续大功率、低阻抗输出时的安全、可靠。 第三点的实现是本功放板的主要目标。目前公认的是：甲类、MOS、电子管音质好，所以本功放要达到甲类、MOS、电子管的音质。 二.大功率输出的实现 要实现大功率，首先是电源容量要大。本功放配置的电源是在截面积为35mm ×60mm的环形铁心上绕制的环牛。一次侧为1.0mm线绕484圈，二次侧为1.5mm双线并绕100圈。 整流为两只40A全桥做双桥整流，滤波为4只47000 uF电容 2只2.7kΩ电阻并接在正负电源上，使电压稳定在±62V。如电压过高可减小电阻到2.2kΩ，过低可加大电阻到3kΩ，功率用3W以上的。 除电源外，要实现大功率输出，特别是驱动“大食”音箱，要求功放输出电流能力要强，本功放每声道选用6对2SD1037管做准互补输出，可驱动直流电阻低达0.5Ω的“大食”音箱。所以4Ω时360W×2、2Ω时720W×2是有保障的。 三. 甲类、MOS、电子管音质的实现 目前人们公认的甲类、MOS、电子管的音质最好，所以本功放电路设计动态时工作于甲类的最佳状态，偏流随信号大小而同步增减，所以音质是有技术保障的。而在此工作状态下，即使更换几只一般的MOS管，对音质的提高也不明显。下面给出其原理图，如图1所示。从图1上可见到本原理图相当简洁，比一般乙类或甲乙类准互补电路还节省元件。而通过在电路板上改变一只电阻的接法就可方便地在本电路与准互补乙类或甲乙类之间变换。 四.绿色环保概念的实现 对本功放来说，实现低耗电、低噪声污染、低热辐射污染是通过以下措施实现的： (1)本功放空载时只有小电流级工作，而功率管基极电压只有0.45V，基本上是截止的，所以比一般乙类耗电少，属节电型功放。
差分运算放大器基本知识
一．差分信号的特点： 图1 差分信号 1.差分信号是一对幅度相同，相位相反的信号。差分信号会以一个共模信号 V ocm 为中心，如图1所示。差分信号包含差模信号和公模信号两个部分， 差模与公模的定义分别为：Vdiff=(V out+-V out- )/2，Vocm=(V out+ +V out- )/2。 2.差分信号的摆幅是单端信号的两倍。如图1，绿色表示的是单端信号的摆 幅，而蓝色表示的是差分信号的摆幅。所以在同样电源电压供电条件下，使用差分信号增大了系统的动态范围。 3.差分信号可以抑制共模噪声，提高系统的信噪比。In a differential system, keeping the transport wires as close as possible to one another makes the noise coupled into the conductors appear as a common-mode voltage. Noise that is common to the power supplies will also appear as a common-mode voltage. Since the differential amplifier rejects common-mode voltages, the system is more immune to external noise. 4.差分信号可以抑制偶次谐波，提高系统的总谐波失真性能。 Differential systems provide increased immunity to external noise, reduced even-order harmonics, and twice the dynamic range when compared to signal-ended system. 二．分析差分放大器电路 图2.差分放大器电路分析图
什么是压缩限幅器
功放与音箱的功率配置 在专业扩声领域里，音响器材的配置是十分考究的，其中功放与音箱的配置是最重要的，虽然，一些音箱生品使用说明中向用户推荐了所配功放的具体牌号或型号，但还是有局限性，因为用户经常面对诸多型号的功放，无从下手。 功放与音箱的配置所涉及的方面很多，例如功放牌号、功率管类型的选择及低灵敏度音箱应配置哪种功放等。功放与音箱的具体配置，一般来说与设计人员的经验、爱好、听音习惯等因素有关，很难找到一个统一的标准。有时我们会遇到一些用户或设计人员为了节省开支常给音箱配置较小功率的功放，有些用户又为了所谓的“功率储备充足”给音箱配置很大功率的功放。显然，这样做都是不合适的。重要的是，这样配置会给设备造成损坏。在功放与音箱配置中，功放功率的确是关键，也就是说，功放功率的确定原则应该是统一的。 大家都知道，在进行厅堂声学设计后，需要根据一系列计算确定音箱功率，然后再由音箱功率确定功放功率，但是究竟两者功率如何选配才能达到最佳匹配呢？ 首先，在人耳听域的20Hz~20kHz内，真正集中大量能量的音乐信号一般在中、低、频段，而高频段能量仅相当于中、低频段能量的1/10。所以，一般音箱高音损失的功率比低音喇叭低得多，以求高低音平衡；而功放好比一个电流调制器，它的输入音频信号的控制下，输出大小不同的电流给音箱，使之发生大小不同的声音，在一定阻抗条件下，要想让标称功率为200W的功放达到400W或几倍的输出其实很容易，只是功放的失真（THD）将会大大地增加，这种失真主要产生在中、低频信号中的高频谐波，其失真越大，高频谐波能量就越大，而这些高频失真信号都将随高频音乐信号一同进入高音头，这就是为什么小功率功放推大音箱会发生烧高音头的原因。而在不少人的概念里，只要功放功率大，就有可能烧音箱。虽然有些功放没有失真指示，但由于设备配置已经先天不足，失真有可能在使用中时有发生，这时失真指示已失去意义。况且，由于使用者的经验和素质的限制，功放的失真往往容易被忽略。 其次，功放与音箱的功率配置与目标响度以及所使用场合也有一定的关系。在一定目标响度下，应该让音乐信号的动态在每件器材上都能得到充分的保证，如果功放功率太大，其增益设置很小时，响度已达到要求，但这时功放的增益就限制了信号的动态范围。所以，功放功率不能太大；否则，既然浪费开支，又会带来响度和音乐动态无法兼顾以及音箱负荷过重的麻烦。根据以往经验，一般语言、音乐扩音场所和大动态的迪厅等场所是有区别的。有一般扩音场所信号起伏小，不需要功放长时间或很快提供很大电流给音箱，所以功放功率应该比要求强劲有力的大动态扩音场所的功率要小；另外，所谓的“功率储备”也应该针对音箱而言，值得注意的是，功放的选定必须由音箱决定，不应该有“功率储备”的概念去配置功放。换句话说，在一定的目标响度下，音箱可以比设计值大一些，以备不同用途，而功放的功率应该严格由音箱决定，没有太大的灵活性。 总之，功放与音箱功率配置的具体标准应该是：在一定阻抗条件下，功放功率应大于音箱功率，但不能太大。在一般应用场所功放的不失真率应是音箱额定功率
全差分运算放大器设计
全差分运算放大器设计 岳生生（200403020126） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择
运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11 1357 113 51 3 57 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=-+ 第二级增益 9 2 2 9112 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- + 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r = = ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：
低噪声前置放大器电路的设计方法
低噪声前置放大器电路的设计方法 收藏此信息打印该信息添加：不详来源：未知 前置放大器在音频系统中的作用至关重要。本文首先讲解了在为家庭音响系统或PD A设计前置放大器时，工程师应如何恰当选取元件。随后，详尽分析了噪声的来源，为设计低噪声前置放大器提供了指导方针。最后，以PDA麦克风的前置放大器为例，列举了设计步骤及相关注意事项。 前置放大器是指置于信源与放大器级之间的电路或电子设备，例如置于光盘播放机与高级音响系统功率放大器之间的音频前置放大器。前置放大器是专为接收来自信源的微弱电压信号而设计的，已接收的信号先以较小的增益放大，有时甚至在传送到功率放大器级之前便先行加以调节或修正，如音频前置放大器可先将信号加以均衡及进行音调控制。无论为家庭音响系统还是PDA设计前置放大器，都要面对一个十分头疼的问题，即究竟应该采用哪些元件才恰当？ 元件选择原则 由于运算放大器集成电路体积小巧、性能卓越，因此目前许多前置放大器都采用这类运算放大器芯片。我们为音响系统设计前置放大器电路时，必须清楚知道如何为运算放大器选定适当的技术规格。在设计过程中，系统设计工程师经常会面临以下问题。 是否有必要采用高精度的运算放大器？ 输入信号电平振幅可能会超过运算放大器的错误容限，这并非运算放大器所能接受。若输入信号或共模电压太微弱，设计师应该采用补偿电压(Vos)极低而共模抑制比(CMRR)极高的高精度运算放大器。是否采用高精度运算放大器取决于系统设计需要达到多少倍的放大增益，增益越大，便越需要采用较高准确度的运算放大器。 运算放大器需要什么样的供电电压？
这个问题要看输入信号的动态电压范围、系统整体供电电压大小以及输出要求才可决定，但不同电源的不同电源抑制比(PSRR)会影响运算放大器的准确性，其中以采用电池供电的系统所受影响最大。此外，功耗大小也与内部电路的静态电流及供电电压有直接的关系。 输出电压是否需要满摆幅？ 低供电电压设计通常都需要满摆幅的输出，以便充分利用整个动态电压范围，以扩大输出信号摆幅。至于满摆幅输入的问题，运算放大器电路的配置会有自己的解决办法。由于前置放大器一般都采用反相或非反相放大器配置，因此输入无需满摆幅，原因是共模电压(Vcm)永远小于输出范围或等于零(只有极少例外，例如设有浮动接地的单供电电压运算放大器)。增益带宽的问题是否更令人忧虑？ 是的，尤其是对于音频前置放大器来说，这是一个非常令人忧虑的问题。由于人类听觉只能察觉大约由20Hz至20kHz频率范围的声音，因此部分工程师设计音频系统时会忽略或轻视这个“范围较窄”的带宽。事实上，体现音频器件性能的重要技术参数如低总谐波失真(TH D)、快速转换率(slew rate)以及低噪声等都是高增益带宽放大器所必须具备的条件。 图1，建议选用的放大器 深入了解噪声 在设计低噪声前置放大器之前，工程师必须仔细审视源自放大器的噪声，一般来说，运算放大器的噪声主要来自四个方面： 热噪声(Johnson)：由于电导体内电流的电子能量不规则波动产生的具有宽带特性的热噪声，其电压均方根值的正方与带宽、电导体电阻及绝对温度有直接的关系。对于电阻及晶体
差分编码器设计和高频小信号放大器的设计
专业课程设计任务书 第一周课题（四选一） 1．1M调幅接收机设计 要求：中心频率f0=1MHz，低频信号频率f m=10kHz。 2．锁相频率合成器设计 要求：锁相环使用C4046芯片，频率范围为10k~100k，步进10k。 3．LC低通滤波器设计 要求：设计一五阶Butterworth低通滤波器，截止频率为1.6MHz，输入、输出阻抗为50Ω 4．差分编码器（码发生器和编码器）设计 要求：码发生器输出一n=4的m序列伪码，码元传输速率10kB 第二周课题（三选一） 5．FSK调制解调系统设计 要求：码元传输速率1kB，载波频率分别为300kHz和600kHz 6．高频小信号放大器设计 要求：中心频率f0=1MHz，通频带30kHz<2Δf0.7<50kHz，电压增益不低于15dB 7．高频LC振荡电路设计制作 要求：（1）设计一个LC正弦波振荡电路 （2）电路采用单电源12V （3）可采用考毕兹，克拉波或西勒振荡器电路稳定输出频率 （4）振荡频率在1-2MHz连续可调 （5）在频率范围内输出峰峰值大于4V且无明显失真
课题一 课程设计报告内容索引 内容页码 1、课程设计题目 (5) 2、主要技术指标（电路功能及其精度等） (5) 3、方案论证及选择 (5) 4、系统组成框图 (8) 5、单元电路设计及说明 (9) 6、总体电路图 (10) 7、元器件列表 (10) 8、总结 (10) 9、参考文献 (11)
一、课程设计题目 差分编码器设计 要求：码发生器输出N=4的序列伪码，码元传输速率10KB 二、主要技术指标 1、码发生器输出n=4的序列伪码 2、码元传输速率为10KB 三、方案论证及选择 方案一 1基本原理： DQPSK（Differential QuadriPhase-Shift Keying，差分四相正交相移健控）是在QPSK（四相正交绝对调相）的基础上作的改进，它克服了QPSK信号载波的相位模糊问题，用相邻码元之间载波相位的相对变化来表示两位二进制数字信息。常用的DQPSK系统的方框图如图1所示，信息源来的信码先通过串/并变换电路分成两路并行二进制信号，再送入差分编码器实现两路二进制（即四进制）的差分编码。由于格雷码有其自身的优点，即判决接收到一个信号码元时，如发生错误，最容易判为它相邻的信号码元，即最多错一比特，所以送入QPSK四相绝对调制器要用格雷码。由于差分编码器是对自然二进制作差分编码，所以要在差分编码器和QPSK调制器之间做一个二－格变换电路，把双比特自然二进制码变换为双比特格雷码，再输入QPSK调制器。
仪用放大器的应用电路设计
课程名称：电路与电子技术实验Ⅱ指导老师：成绩：__________________ 实验名称：仪用放大器的应用电路设计类型：___________________同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填） 三、主要仪器设备（必填）四、操作方法和实验步骤 五、实验数据记录和处理六、实验结果与分析（必填） 七、讨论、心得 一、实验目的和要求 1.学习并了解仪用放大器与运算放大器的性能区别。 2.掌握仪用放大器的电路结构及设计方法。 3.掌握仪用放大器的测试方法。 4.学习仪用放大器在电子设计中的应用。 二、实验内容和原理 1. 仪用放大器 仪用放大器是一种精密差动电压放大电路。 在实际的生产生活中，实际的信号获取单元经常需要面对强噪声背景下的微弱信号，这些强噪声将以共模的形式进入测量单元。虽然运放具有共模抑制比，但信号电压和共模电压一起被传送到输出端，将降低放大器的有效输出范围。 2.基本差动放大器与带输入缓冲的差动放大器 基本差动放大器：带输入缓冲的差动放大器： 3.标准的三运放构成的仪用放大器 造成差动放大器误差的两个主要因素为：运算放大器的参数和电阻器匹配的精确度。 若在输入运算放大器周围增加匹配电阻，把增益设臵放在前端实现，就构成了仪用放大器。 仪用放大器的传输函数为：
运放A1、A2 为同相差分输入方式。同相输入可以大幅度提高电路的输入阻抗，减小电路对微弱输入信号的衰减；差分输入可以使电路只对差模信号放大，而对共模输入信号只起跟随作用，来提高共模抑制比。 4.单片仪用放大器 5.双孔梁应变式传感器 力传感器单元是这个实验的传感器，为信号输入部分。它内部含有由4个全桥电路。
全差分套筒式运算放大器设计
全差分套筒式运算放大器设计 1、设计内容 本设计基于经典的全差分套筒式结构设计了一个高增益运算放大器，采用镜像电流源作为偏置。为了获得更大的输出摆幅及差模增益，电路采用了共模反馈及二级放大电路。 本设计所用到的器件均采用SMIC 0.18μm的工艺库。 2、设计要求及工艺参数 本设计要实现的各项指标和相关的工艺参数如表1和表2所示：
3、放大器设计 3.1 全差分套筒式放大器拓扑结构与实际电路 图1 全差分套筒式放大器拓扑结构 图2 最终电路图
3.2 设计过程 在图1中，Mb1和M9组成的恒流源为差放提供恒流源偏置，且M1，M2完全一样，即两管子所有参数均相同。Mb2、M7和M8构成了镜像电流源，M5、M6和M7、M8构成了共源共栅电流源，M1、M2、M3、M4构成了共源共栅结构，可以显著提高输出阻抗，提高放大倍数（把M3的输出阻抗提高至原来的（gm3 + gmb3）ro2倍。但同时降低了输出电压摆幅。为了提高摆幅，控制增益，在套筒式差分放大器输出端增加二级放大。 本设计中功率上限为10mW，可以给一级放大电路分配3mA的电流。设计要求摆幅为3V，所以图1中M1、M3、M5、M9的过驱动电压之和不大于1.8-3/2=0.3V。我们可以平均分配每个管子的过驱动电压。根据漏电计算流公式(1)（考虑沟道长度调制效应），可以计算出每个管子的宽长比。 I D=1 2μn C ox W L (V GS?V TH)2(1+λV DS)(1) 其中，C ox等于ε/t ox，μn和t ox可以从工艺库中查找。 4、仿真结果 经过调试优化之后的仿真结果如以下各图所示： 图3 增益及相位裕度 从图中可以看出，本设计的低频增益达到了74.25dB，达到了预期要求。3dB 带宽为35kHz左右，比较小，可见设计还有改进的余地。 当CL为2pF时，相位裕度： PM=180°+∠βH(ω)=180°?125.5°=54.5° 电源电压为1.8V时，输出摆幅如下图所示，达到了3V。
2.5Gb 和3.125Gb 速率级CMOS 限幅放大器
2.5Gb/s和 3.125Gb/s速率级CMOS限幅放大器* 胡艳，王志功**，冯军，陶蕤 （东南大学射频与光电集成电路研究所，南京市四牌楼2号，210096） 摘要：本文采用TSMC 0.35μm CMOS工艺实现了可用于SONET/SDH 2.5Gb/s和3.125Gb/s 速率级光纤通信系统的限幅放大器。通过在芯片测试其输入动态范围超过40dB，输出摆幅为400mVp-p，功耗250mW，含信号丢失检测功能，可以满足商用化光纤通信系统的使用标准。 关键字：光纤通信，限幅放大器，CMOS工艺，SONET/SDH Design of CMOS Limiting Amplifier for SDH 2.5Gb/s and 3.125Gb/s Systems HU Yan, WANG Zhi-gong, FENG Jun, TAO Rui (Institute of RF- & OE-IC’s, Southeast University, Nanjing 210018,China) Abstract: In this paper, a limiting amplifier was realized in TSMC 0.35μm CMOS technology for the use of SDH 2.5 Gb/s and 3.125 Gb/s systems. Evaluated via on-wafer testing, this limiting amplifier offers an input dynamic range of more than 40dB, provides a constant output 400mVp-p and includes a module of loss detection. Therefore, this limiting amplifier can meet the requirement of optical communication system. Key words: optical communication; limiting amplifier; CMOS technology; SONET/SDH 1引言 随着人们对信息服务的种类和质量要求的不断提高，同步光纤网/同步数字序列（SONET/SDH）应运而生并不断发展。光纤通信具有很多其它通信方式不可比拟的优点，例如：成本低，可靠性高，通信容量大等。目前2.5Gb/s的系统已得到普遍应用。 在光纤通信系统中，限幅放大器（LA）具有广泛的应用：首先，可用于含无源滤波器的时钟恢复电路中，以抑制由于输入信号码型不同而引起的时钟信号的幅度变化；其次，可用于光接收机的主放大器；第三，可用作数据和时钟处理电路的输入输出缓冲部分。目前主要采用GaAs或双极性硅工艺生产[1]。 CMOS工艺虽不具有GaAs或双极性硅工艺的速度优势，但随着CMOS工艺的不断发展，CMOS工艺已经达到比较高的速率。根据仿真结果0.35μm、0.25μm和0.18μm 工艺的特征频率分别为13.5GHz、18.6GHz 和49GHz。因此采用CMOS工艺设计高速的限幅放大器具有良好的前景。
全差分运算放大器设计
全差分运算放大器设计 岳生生（0126） 一、设计指标 以上华CMOS 工艺设计一个全差分运算放大器，设计指标如下： 直流增益：>80dB 单位增益带宽：>50MHz 负载电容：＝5pF 相位裕量：>60度 增益裕量：>12dB 差分压摆率：>200V/us 共模电压：(VDD=5V) 差分输入摆幅：>±4V 运放结构选择
运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的 ,DSAT N V 之和小于，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于。对于单 级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 性能指标分析 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 1 1 1 3 5 7 1 1 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益9 2 2 9 11 2 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=-+P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 1）、输入级： max 1max |2| Cc out DS C C d SR dt I v I C C = = = 单位增益带宽1m u C g C ω= ，可以得到 1m C u g C ω =
电流镜负载的差分放大器设计概要
电流镜负载的差分放大器设计 摘要 在对单极放大器与差动放大器的电路中，电流源起一个大电阻的作用，但不消耗过多的电压余度。而且，工作在饱和区的MOS器件可以当作一个电流源。 在模拟电路中，电流源的设计是基于对基准电流的“复制”，前提是已经存在一个精确的电流源可以利用。但是，这一方法可能引起一个无休止的循环。一个相对比较复杂的电路被用来产生一个稳定的基准电流，这个基准电流再被复制，从而得到系统中很多电流源。而电流镜的作用就是精确地复制电流而不受工艺和温度的影响。在典型的电流镜中差动对的尾电流源通过一个NMOS镜像来偏置，负载电流源通过一个PMOS镜像来偏置。电流镜中的所有晶体管通常都采用相同的栅长，以减小由于边缘扩散所产生的误差。而且，短沟器件的阈值电压对沟道长度有一定的依赖性。因此，电流值之比只能通过调节晶体管的宽度来实现。而本题就是利用这一原理来实现的。
一、设计目标（题目） (3) 二、相关背景知识 (4) 1、单个MOSTFET的主要参数包括： (4) 三、设计过程 (5) 1、电路结构 (5) 2、主要电路参数的手工推导 (6) 3、参数验证（手工推导） (7) 四、电路仿真 (7) 1、NMOS特性仿真及参数推导 (7) 2、PMOS特性仿真及参数推导 (10) 3、最小共模输入电压仿真 (12) 4、电流镜负载的差分放大器特性仿真及参数推导 (14) 五、性能指标对比 (18) 六、心得 (18)
一、设计目标（题目） 电流镜负载的差分放大器 设计一款差分放大器，要求满足性能指标： ● 负载电容pF C L 1= ● V VDD 5= ● 对管的m 取4的倍数 ● 低频开环增益>100 ● GBW(增益带宽积)>30MHz ● 输入共模范围>3V ● 功耗、面积尽量小 参考电路图如下图所示 设计步骤： 1、仿真单个MOS 的特性，得到某W/L 下的MOS 管的小信号输出电阻和跨导。 2、根据上述仿真得到的器件特性，推导上述电路中的器件参数。 3、手工推导上述尺寸下的差分级放大器的直流工作点、小信号增益、带宽、输入共模范围。
限幅器的作用
什么是限幅器 微波限幅器是一种自控衰减器, 是一种功率调制器件。当信号输入功率较小时无衰减通过，当输入功率增大到超过某一值时，衰减会迅速增大，这一功率值称为门限电平，输入功率超过门限电平后，输出功率不再增加。实际工作中，限幅器基本上都是为整机需要而专门设计的。常用于微波扫频信号源或相位检测系统中，使输出信号幅度保持稳定。功率限幅器设计用于通信、遥感、雷达系统和高频仪器领域电子元件的输入保护。它针对不同的工作频率、需承受的微波功率、微波脉冲宽度、占空比等要求进行设计.微波限幅器通常用在接收机的放大器或混频器的前面保护它们，免受强信号的影响而烧毁。在扫频仪或测相系统中可使输出幅度保持恒定。限幅器一般由输入端口和输出端口上的隔直流电容器和集成式二极管限幅器电路组成。集成电路包含着透过50欧姆传输线并联的平面掺杂阻挡层(PDB)或Schottky二极管。限幅器在低输入电平时有很低的插入损耗和线性特性，可提供对瞬态或短时间过载的保护。它们有很低的插入损耗和回波损耗，可为您的设备提供安全保护，避免因过大射频功率、直流电压瞬变或静电放电(ESD)导致损坏。 微波限幅器主要参数定义 1.限幅电平：限幅器开始限幅时的功率值。 2.插入损耗：输入电平低于门限电平时输入信号损耗，一般在-10dBm 下测试。 3.承受功率：能承受的最大输入功率（脉冲功率，脉冲平均功率，连续波功率）。 4.恢复时间：以输入脉冲终止开始，到限幅器损耗比插入损耗大3dB为止的时间。
限幅器原理是什么? 理想限幅器是一个无记忆的非线性电路。理想限幅器应具有放大和限幅的双重功能，且要求其放大量为无穷大、限幅是瞬时的。通常限幅器是由非线性限幅器件和一个带通滤波器组成，调频波通过它时，首先由非线性器件将其超过限幅电平E的那部分幅度切去，然后经带通滤波器滤出其基波分量，以使输出电压的频率仍和输入的频率一致。实际设计中，我们采用在一个近似中频带宽的限幅器中加入适量的正反馈，就能够明显地改善它的削弱比，起到几级无正反馈但其它结构相同的限幅器的作用。 限幅器常用在接收设备的前级，对超过门限的大功率输入信号限幅，起到保护后级敏感电路和器件的作用。限幅器的峰值输入功率是在脉冲调制占空比为1%(脉宽10μS，6GHz 以下；脉宽1μS，6GHz 以上)的条件下测试的结果。插损和驻波比是在输入连续波功率-10dBm的条件下测试的结果。 压缩/限幅器的调整及应用 人类的听感动态范围能承受的最大响度和能感受的最安静声音响度的范围可达100万：1（即106倍）听感的动态范围达120dB。扩声系统声音重放的动态范围由于受电子设备的限制，远比人耳的动态范围小很多。最低声音的响受系统中不相关噪声的限制，使小的声音信号淹没在噪声中而无法听到；最大声音的响度受信号削波的限制，使音乐信号中的特大峰值被“砍头”（削波），不仅
差分放大器设计
第4节 差分放大器设计 [学习要求] 掌握差分放大器的主要特性参数及其测试方法；学会设计具有恒流源的差分放大器及电路的调试技术。 [重点与难点] 重点：差分放大器的传输特性及差模特性。 难点：恒流源的镜像电流；输入输出信号的连接方式对性能的影响。 [理论内容] 一、具有恒流源的差分放大器 具有恒流源的差分放大器，应用十分广泛。特别是在模拟集成电路中，常作为输入级或中间放大级，电路如图1所示。其中，T 1、T 2称为差分对管，常采用双三极管如5G921或BG319等，它与电阻R Bl 、R B2、R Cl 、R C2及电位器RP 共同组成差分放大器的基本电路。T 3、T 4与电阻R E3、R E4、R 共同组成恒流源电路，为差分对管的射极提供恒定电流。均压电阻R 0I 1、R 2给差分放大器提供对称差模输入信号。晶体管T 1与T 2、T 3与T 4的特性应相同，电路参数应完全对称，改变RP 可调整电路的对称性。由于电路的这种对称性结构特点及恒流源的作用，无论是温度的变化，还是电源的波动(称之为共模信号)，对T 1、T 2两管的影响都是一样的。因此，差分放大器能有效地抑制零点漂移。 图1具有恒流源的差分放大器 1、输入输出信号的连接方式
如图1所示，差分放大器的输入信号与输出信号可以有4种不同的连接方 .id V . od V 式： ·双端输入—双端输出连接方式为①—A'—A ，②—B'—B ；③—C ，④—D 。 ·双端输入—单端输出连接方式为①—A'—A ，②—B'—B ；③、④分别接一电阻 RL 到地。 ·单端输入—双端输出连接方式为①—A ，②—B —地：③—C ，④—D 。 ·单端输入—单端输出连接方式为①—A ，②—B —地：③、④分别接一电阻R L 到地。 连接方式不同，电路的特性参数有所不同。 2、静态工作点的计算 静态时，差分放大器的输入端不加信号。对于恒流源电路的电流值 .id V 0 4444422I I I I I I I Q C Q C Q C Q C Q B R ≈≈+=+=β （1） 故称为0I R I 的镜像电流，其表达式为 407.0E EE R R R V V I I +??== （2） 上式表明，恒定电流主要由电源电压0I EE V ?及电阻R 、4E R 决定 对于差分对管T1、T2组成的对称电路，则有 2021I I I Q C Q C == （3） 21 01121C CC C Q C CC Q C Q C R I V R I V V V ?=?== （4） {}(){}mA I mV mA I mV r mA mA E be ?++?=?++?=226130026)1(3000ββ （5） 可见差分放大器的静态工作点，主要由恒流 源电流的大小决定 0I 二、主要特性参数及其测试方法 1、传输特性 传输特性是指差分放大器在差模信号输
实用功放电路设计
题目五：实用低频功率放大器 一、设计任务与要求: (一)、任务： 设计并制作具有弱信号放大能力的低频功率放大器。 其原理示意图如下： (二)、要求： 1．在放大通道在正弦信号输入电压幅度为(5-700)mV，等效负值载电阻R1。：812下，放大通道应满足： a、额定输出功率P oK≥10W； b、带宽BW≥(50-1000)HZ； c、在P oK下和BW内的非线性失真系数≤3％； d、在P oK下的效率≥55％； e、在前置放大级输人端交流短路接地时，R L=8Ω上的交流声功率≤10mV。 2。自行设计并制作满足设计要求的稳压电源。 (三)、发挥部分(选作部分)： 1. 测放大器的时间响应： a、方波发生器：由外供正弦信号源经变换电路产生正、负极性的对称方波。频率为1000HZ；上升和下降时间1≤uS；峰一峰值电压为200mV b、用上述方波激励放大通道时，在R8下，放大通道应满足 (1)、额定验出功率P ok≥10W； (2)、P oK下，输出波形上升或下降时间12≤uS； (3)、在P oK下，输出波形顶部斜降≤2％ (4)、在P oK下，输出波形过冲电压≤5％ (四)、设计电路、画布线图、编写调试步骤以及调试方法：根据任务要求，设计该低频功率 放大电路及电源电路，要求有电路、有参数及设计过程，画出布线图，并在面包板上插接、调试。 (五) 答辨： 答辨前必须完成下列资料 1．设计说明书：方案选择、设计过程、原理图、布线图及说明； 2．总结调试方法、测试技术指标： 整理原始记录数据 故障处理、(出现何现象、原因及解决办法)。 (六)、参考元器件型号： STK465 集成功率放大电路 uA741 0P-27／0P-37 电阻、电容、电位器、稳压块等。
全差分运算放大器设计说明
全差分运算放大器设计 岳生生（6） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择
运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11135711 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益 9 2 291129 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- +P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：
限幅电路
你问的是这个问题吗？ 下图：是二极管限幅电路，电路（a）是并联单向限同上电路，电路（b）是串联单向限幅电路；电路（C)是双向限幅电路，三种电路的工作原理相同，现以电路（C）说明：分析电路原理时认为二极管的正向电阻Rf为零反向电阻Rr为无限大，当Ui>E1时，D1导通，则Uo=E1；反之，当Ui 导通，u O s＝E；当uｉ低于E时，D截止，u O＝uｉ。它的限幅特性如图Z1610所示。显然，这是一个上限幅器。 将上、下限幅器组合在一起，就组成了如图Z1611所示的双向限幅电路，它的限幅特性如图Z1612所示。当输入一个振幅较大的正弦信号时，输出波形见图Z1613。 2．三极管限幅器 利用三极管的截止和饱和特性也可构成限幅电路（如图Z1614所示），这类电路还兼有放大作用。为了满足一些较高的技术要求，还可以用集成运放构成限幅电路。 备做一个限幅电路的整理，在学校内学的如下图：