第四章 - MOS逻辑集成电路
数字电子技术-逻辑门电路---CMOS
CMOS常用系列
电源电压VDD范围
3～15V，极限值为18V
54/74HC系列 高速CMOS
2～6V，极限值7V
54/74HCT系列 与TTL兼容的高速CMOS 5V±10%
54/74AC系列 先进CMOS
2～6V，极限值7V
54/74ACT系列 与TTL兼容的先进CMOS 5V±10%
15
3. CMOS门电路的常用系列和型号命名方法
3
表1-36 常用集成门电路
系列 CMOS
型号
名
称
CC4001 2输入四或非门
CC4002 4输入双或非门
CC4011 2输入四与非门
CC4030 四异或门
CC4049/69 六反相器
CC4071 2输入四或门
CC4073 3输入三与门
CC4078 8输入或非门
CC4086 2-2-2-2输入与或非门（可扩展）
16
4. CMOS门电路的使用注意事项
（1）闲置输入端的处理 ①严禁悬空，因为输入端悬空极易产生感应较高的静电电压，造成器件的 永久损坏。对多余的输入端，可以按功能要求接电源或接地，或者与其它输入端 并联使用。 ②不宜与有用输入端并联使用，否则会增大输入电容，降低工作速度。 ③对于相“与”关系的闲置输入端，可直接接正电源。 ④对于相“或”关系的闲置输入端，可直接接地。
截止
12
（3） CMOS与非门(NAND Gate)
负载管并联 （并联开关）
驱动管串联 （串联开关）
有0必1 全1才0
图1-30（c） CMOS与非门
该电路具有与非逻辑功能，即 Y=AB
13
2. CMOS电路的优点
（1）微功耗。 CMOS电路静态电流很小，约为纳安数量级。
mos与门电路
MOS与门电路详解MOS（Metal-Oxide-Semiconductor）与门电路是一种常见的数字逻辑门电路，它由金属、氧化物和半导体材料组成。
与门电路是一种基本的数字逻辑门电路，它接受两个输入信号并产生一个输出信号。
本文将详细解析MOS与门电路的工作原理以及应用。
MOS与门电路的工作原理MOS与门电路由两个MOS场效应晶体管组成，其中一个是N型MOS场效应晶体管（NMOS），另一个是P型MOS场效应晶体管（PMOS）。
NMOS和PMOS晶体管有不同的导电特性，因此它们可以被用于构建与门电路。
对于MOS与门电路，当输入信号为低电平（通常为0V）时，NMOS的通道导通，PMOS的通道截断，从而使输出信号为高电平（通常为VDD电源电压）。
当输入信号为高电平（通常为VDD电源电压）时，NMOS的通道截断，PMOS的通道导通，从而使输出信号为低电平。
MOS与门电路的工作原理可以用以下逻辑表达式表示：输出 = 输入1 AND 输入2其中，AND操作是逻辑与操作，只有当两个输入信号同时为高电平时，输出信号才为高电平，否则输出信号为低电平。
MOS与门电路的应用MOS与门电路是数字集成电路中最常用的门电路之一，它广泛应用于各种数字电路和系统中。
以下是一些常见的应用场景：1.时序电路：MOS与门电路可以用于构建各种时序电路，如时钟信号的同步与门。
在时序电路中，MOS与门相当于控制信号的开关，用于控制时钟信号的传输和同步。
2.计算机处理器：MOS与门电路是构建计算机处理器中的算术逻辑单元（ALU）和控制单元的基础。
在处理器中，MOS与门电路用于执行诸如加法、乘法、比较和控制等逻辑操作。
3.存储器：MOS与门电路也可以用于构建各种存储器，如静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）。
存储器使用与门电路来控制数据读取和写入操作。
4.通信电路：MOS与门电路常用于数字通信系统中的编码和解码电路。
它用于将信号从模拟形式转换为数字形式，并进行相关的信号处理和解码操作。
数字集成电路的特点与分类
CMOS 传输门
39
A 和 A 控制传输门的通断： A＝＋UDD A＝0V时，传输门接通 A＝0V A＝＋UDD时，传输门断开
左下图 uI 由0V变为UDD时，CL充电 右下图 uI 由UDD变为0V时，CL放电
40
41
UNH=UOH(min)- UIH(min)
=2.4-2.0V=0.4V
UOH
UIH
P106
躁声容限 门电路之间相互连接时，前一级24 门的输出就是后一级门的输入，在前一级输 出为最坏的情况下（输出低电位为UOL(max)）， 后一级门的输入电压允许的变化幅度叫做噪 声容限。
UNL=UIL(max)- UOL (max)
6
同一个电路，按两种不同的约定去分析， 会得出不同的结论。
在今后讨论电路时，必须明确采用哪种约定。 一般采用正逻辑约定。
uo
高电位 低电位
正 逻 辑 约 定
0
1 1
0
负 逻 辑 约 定
7
4.2 晶体管－晶体管逻辑电路(TTL电路)
4.2.1 最简单的与门、非门和与非门电路 1. 二极管与门
10
由真值表可知，上面电路是一个非门
电路的输入与输出电位
输入A 0.2V 5V
输出F 5V 0.2V
电路的真值表
输入A 0 1
输出F 1 0
门
3 晶
体
管
与
非
11
+
12
4.2.1 TTL与非门电路
输入
输A 入
与 0.2V
输 0.2V
出 电
5V
位 5V
B 0.2V 5V 0.2V 5V
输出 F 5V 5V 5V
MOS集成电路--CMOS反相器电路仿真及版图设计
MOS管集成电路设计题目：CMOS反相器电路仿真及版图设计*名：***学号：***********专业：通信工程指导老师：***2014年6月1日摘要本文介绍了集成电路设计的相关思路、电路的实现、SPICE电路模拟软件和LASI7集成电路版图设计的相关用法。
主要讲述CMOS反相器的设计目的、设计的思路、以及设计的过程，用SPICE电路设计软件来实现对反相器的设计和仿真。
集成电路反相器的实现用到NMOS和PMOS各一个，用LASI7实现了其版图的设计。
关键字：集成电路CMOS反相器LT SPICE LASI7目录引言 ....................................................................................................................................... - 2 -一、概述 ............................................................................................................................... - 2 -1.1MOS集成电路简介.................................................................................................... - 2 -1.2MOS集成电路分类.................................................................................................... - 2 -1.3MOS集成电路的优点................................................................................................ - 3 -二、LTspice电路仿真 .......................................................................................................... - 3 -2.1SPICE简介 ................................................................................................................... - 3 -2.2CMOS反相器LT SPICE仿真过程 ..................................................................... - 3 -2.2.1实现方案 .............................................................................................................. - 3 -2.2.2 LTspice电路仿真结果 ...................................................................................... - 5 -三、LASI版图设计 ............................................................................................................... - 5 -3.1LASI软件简介........................................................................................................ - 5 -3.2版图设计原理......................................................................................................... - 6 -3.3LASI的版图设计.................................................................................................... - 6 -四、实验结果分析 ............................................................................................................... - 8 -五、结束语 ........................................................................................................................... - 8 -参考文献 ............................................................................................................................... - 8 -引言CMOS技术自身的巨大潜力是IC高速持续发展的基础。
模拟CMOS集成电路设计第四章差分放大器分解
模拟CMOS集成电路设计第四章差分放大器分解差分放大器是CMOS集成电路设计中非常重要的一部分，它在电信号放大、差分信号处理和模拟信号传输等领域具有广泛的应用。
本文将对CMOS集成电路设计中的差分放大器进行分解，以帮助读者更好地理解和应用这一核心电路模块。
差分放大器是一种由两个输入端和一个输出端组成的放大器，它的特点是能够放大两个输入信号的差值，并抑制共模信号（即两个输入信号的平均值）。
差分放大器常用的两种结构是共源共栅结构和共源共栅共源共栅结构。
下面将详细介绍这两种结构的分解方法。
1.共源共栅结构的分解共源共栅结构的特点是输入信号通过共源极放入电路，输出信号通过共栅极输出。
它的优点是输入电阻高、增益稳定，适用于高频和宽频带应用。
首先，我们来看一下共源共栅结构的电路原理图。
它由一个共源极M1、一个共栅极M2和一个负载电阻RL组成。
其中，M1的栅、漏极与输入信号相连，M2的源极与M1的源极相连，并通过电流源IB偏置。
负载电阻RL连接在M2的漏极和M1的源极之间。
接下来，我们对这个电路进行分解。
首先，将M1和M2的直流工作点确定。
假设输入信号为微弱的交流信号，可以将M1和M2视为理想可变电阻，其中M1的栅极和漏极之间的电压为vgs1，M2的栅极和源极之间的电压为vgs2、根据共源共栅和平衡电流假设，可以得到：id1 = id2 = id/2gm1vgs1 = gm2vgs2其中，id为分配给两个MOS管的总漏源电流，gm1和gm2分别为M1和M2的跨导。
然后，通过公式计算共源共栅结构的增益，可以得到：Av = -gm2RL最后，在进行差分模式和共模模式的分析。
差分模式下，输入信号为vcm-vd，其中vcm是共模信号，vd是差模信号。
共模模式下，输入信号为(vcm1+vcm2)/2、根据共模模式下输出电流为零的条件，可以得到共模抑制比CMRR与差分增益Av的关系为CMRR = Av/2gm.2.共源共栅共源共栅结构的分解共源共栅共源共栅结构是一种衍生自共源共栅结构的放大器，它包含两对共源共栅结构，具有更高的增益和更稳定的工作特性。
《微电子与集成电路设计导论》第四章 半导体集成电路制造工艺
4.4.2 离子注入
图4.4.6 离子注入系统的原理示意图
图4.4.7 离子注入的高斯分布示意图
4.5 制技术 4.5.1 氧化
1. 二氧化硅的结构、性质和用途
图4.5.1 二氧化硅原子结构示意图
氧化物的主要作用： ➢ 器件介质层 ➢ 电学隔离层 ➢ 器件和栅氧的保护层 ➢ 表面钝化层 ➢ 掺杂阻挡层
F D C x
C为单位体积掺杂浓度，
C x
为x方向上的浓度梯度。
比例常数D为扩散系数，它是描述杂质在半导体中运动快慢的物理量， 它与扩散温度、杂质类型、衬底材料等有关；x为深度。
左下图所示如果硅片表面的杂质浓 度CS在整个扩散过程中始终不变， 这种方式称为恒定表面源扩散。
图4.4.1 扩散的方式
自然界中硅的含量 极为丰富，但不能 直接拿来用。因为 硅在自然界中都是 以化合物的形式存 在的。
图4.1.2 拉晶仪结构示意图
左图为在一个可抽真空的腔室内 置放一个由熔融石英制成的坩埚 ，调节好坩埚的位置，腔室回充 保护性气氛，将坩埚加热至 1500°C左右。化学方法蚀刻的籽 晶置于熔硅上方，然后降下来与 多晶熔料相接触。籽晶必须是严 格定向生长形成硅锭。
涂胶工艺的目的就是在晶圆表面建立薄的、均匀的、并且没有缺陷的光刻胶膜。
图4.2.4 动态旋转喷洒光刻胶示意图
3. 前烘
前烘是将光刻胶中的一部分溶剂蒸发掉。使光刻胶中溶剂缓慢、充分地挥发掉， 保持光刻胶干燥。
4. 对准和曝光
对准和曝光是把掩膜版上的图形转移到光刻胶上的关键步骤。
图4.2.5 光刻技术的示意图
图4.2.7 制版工艺流程
4.3 刻蚀
（1）湿法腐蚀
（2）干法腐蚀 ➢ 等离子体腐蚀 ➢ 溅射刻蚀 ➢ 反应离子刻蚀
什么是逻辑门电路逻辑门电路的注意事项
什么是逻辑门电路逻辑门电路的注意事项实现基本和常用逻辑运算的电子电路叫逻辑门电路。
那么你对逻辑门电路了解多少呢?以下是由店铺整理关于什么是逻辑门电路的内容，希望大家喜欢!逻辑门电路的简介定义最基本的逻辑关系是与、或、非，最基本的逻辑门是与门、或门和非门。
实现“与”运算的叫与门，实现“或”运算的叫或门，实现“非”运算的叫非门，也叫做反相器，等等。
逻辑门是在集成电路(也称：集成电路)上的基本组件。
组成逻辑门可以用电阻、电容、二极管、三极管等分立原件构成，成为分立元件门。
也可以将门电路的所有器件及连接导线制作在同一块半导体基片上，构成集成逻辑门电路。
简单的逻辑门可由晶体管组成。
这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。
作用高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。
常见的逻辑门包括“与”门，“或”门，“非”门，“异或”门(也称：互斥或)等等。
逻辑门可以组合使用实现更为复杂的逻辑运算。
类别逻辑门电路是数字电路中最基本的逻辑元件。
所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。
门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。
基本逻辑关系为“与”、“或”、“非”三种。
逻辑门电路按其内部有源器件的不同可以分为三大类。
第一类为双极型晶体管逻辑门电路，包括TTL、ECL电路和I2L电路等几种类型;第二类为单极型MOS逻辑门电路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等几种类型;第三类则是二者的组合BICMOS门电路。
常用的是CMOS逻辑门电路。
1、TTL全称Transistor-Transistor Logic,即BJT-BJT逻辑门电路，是数字电子技术中常用的一种逻辑门电路，应用较早，技术已比较成熟。
TTL主要有BJT(Bipolar Junction Transistor 即双极结型晶体管，晶体三极管)和电阻构成，具有速度快的特点。
chap4-6
第四章数字集成电路的基本单元电路－动态CMOS电路动态逻辑电路的特点静态电路：靠管子稳定的导通、截止来保持输出状态动态电路：靠电容来保存信息V DDV V V outΦDD AMMP2P1A BC LB Y =A .B M MN2V out动态电路的优点AN1B：相对NMOS 电路：动态电路可降低功耗，无比电路电路：用动态电路简化电路提高速度相对CMOS 电路：用动态电路简化电路，提高速度—预充求值动态CMOS 电路的构成Φ＝0，预充；Φ＝1，求值V DDV ΦV outA C LoutA M1B存在的问题：Φ＝0，A ＝B ＝1，V V 解决了预充过程OH 小于DD下拉支路导通问题outV outΦΦ富NMOS 动态电路Φ＝0，预充；Φ＝1，求值富PMOS 动态电路Φ＝1，预充；Φ＝0，求值下降时间影响速度上升时间影响速度YCBNΦY AB C=+Y AB C=+富NMOS 电路实现富PMOS 电路实现—预充求值电路中的电荷分享问题M1V V out (0) =V (0) =0V DD ()1()M1C B1Φf L DD L V V C V C C V C )(1+=出现电荷分享的条件：时LDDL DD L f C C C C V /111+=+=Φ＝0时，A ＝0；Φ＝1时，A ＝1；B 始终为0。
电荷分享过程中的节点电平变化M1V outΦ极端情况：C L =C 1, 则V f =V DD /2一般情况：般情况：C L >C 11C V V V V =−−()outDD DD TN LCMOS 管电容的耦合作用对电荷分享的影响V DDV outC C GDC V A AALC C GSV 1AC LC C GS GD V 1V out 11—预充求值电路的级连举例A＝B＝1，C＝0M P1V outΦCV1M N1V2不能用富富NMOS注意:NMOS与富NMOS（或富PMOS与富PMOS）电路直接级连。
CMOS 集成逻辑门电路特点及使用方法
CMOS 集成逻辑门电路特点及使用方法1．CMOS集成电路特点CMOS集成电路的特点是功耗极低、输出幅度大噪声容限大、扇出能力强。
MOS逻辑门电路主要分为NMOS、PMOS、CMOS三大类，PMOS是MOS逻辑门的早期产品，它不仅工作速度慢且使用负电源，不便与TTL电路连接，CMOS是在NMOS的基础上发展起来，它的各种性能较NMOS都好。
2．集成CMOS电路的特性参数CMOS门电路主要参数的定义同TTL电路，下面主要说明CMOS电路主要参数的特点。
(1)输出高电平U OH 与输出低电平U OLCMOS门电路U OH的理论值为电源电压U DD，U OH(min)=0.9U DD；U OL的理论值为0V，U OL(max)=0.01U DD。
所以CMOS门电路的逻辑摆幅(即高低电平之差)较大，接近电源电压U DD值。
(2)阈值电压U TH从CMOS 非门电压传输特性曲线中看出，输出高低电平的过渡区很陡，阈值电压U TH 约为U DD/2。
(3)抗干扰容限CMOS非门的关门电平U OFF为0.45U DD，开门电平U ON为0.55U DD。
因此，其高、低电平噪声容限均达0.45U DD。
其他CMOS门电路的噪声容限一般也大于0.3U DD，电源电压U DD 越大，其抗干扰能力越强。
(4)传输延迟与功耗CMOS电路的功耗很小，一般小于1 mW/门，但传输延迟较大，一般为几十ns/门，且与电源电压有关，电源电压越高，CMOS电路的传输延迟越小，功耗越大。
前面提到74HC 高速CMOS系列的工作速度已与TTL系列相当。
(5)扇出系数因CMOS电路有极高的输入阻抗，故其扇出系数很大，一般额定的扇出系数可达50。
但必须指出的是，扇出系数是指驱动CMOS电路的个数，若就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于TTL电路。
以测试过的CD4001为例，其主要特性参数见表11-12。
表3 CD4001四2或非门主要特性参数注：以上参数范围为电源电压选择5V、10V及15V的前提下所得。
模拟CMOS集成电路设计第四章差分放大器
用差分放大器消除时钟噪声
差动工作与单端工作相比, 一 个重要优势在于它对环境噪 声具有更强的抗干扰能力!!
单端工作时时钟大信号通过 寄生电容干扰放大的小信号 对称差动时钟大信号通过寄 生电容耦合到小信号的噪声 因极性相反而相互抵消
V01 V01- V02 V02
极性相反的两路受干扰小信号, 差动输出时干扰消除了!
基本差分对的定量分析(3)
3. 为求得最大差模输入电压，假定△Vinmax时，M1上通过的电 流恰好为ISS，M2刚好截至，即VGS2=VTN，此时有：
2ISS 2ISS VGS1 = + VTN ΔVinmax = VGS1 - VGS2 = β β
同理，M1恰好截至，M2上通过的电流恰好为ISS时，此时有：
上式表明，由差动信号驱动的差动电路不会产生偶次谐波 ，因此差分电路比单端电路表现出了更小的非线性。
3
5
β 4ISS 2 5. 因： ΔID = ΔVin -ΔVin 2 β
静态时△Vin ＝0， Gm为：
M1、M2的等效跨导Gm为：
ISS G m = βISS = 2β( ) 2
ΔID 2ISS -βΔVin Gm = = ΔVin 4ISS 2 -ΔVin β
ΔVinmax
2ISS 故允许输入的最大差模电压范围△V 为： ID =β
2ISS （这就是电路能处理信号的最大差模电压。） ΔVID = β
差动放大器4 # 14
基本差分对的定量分析(4)
4. 因△ID是△Vin的奇函数，故有：
ΔID(t)=αΔV 1 in(t)+αΔV 3 in (t)+αΔV 5 in (t)+......
差放大器4 # 7
《数字电子技术基础》——集成逻辑门电路
（6）扇入扇出数。
扇入数：
--门电路输入端的个数，用NI表示。 扇出对数于：一个2输入的“或非”门，其扇入数NI＝2。
--门电路在正常工作时，
所能带同类门电路的最大数目， 它表示带负载能力。
&
IOH IIH
拉电流负载：（存在高电平下限值）。
&
N OH
I
（驱动门）
OH
I
（负载门）
IH
IIH &
...
2.2 TTL集成逻辑门电路
2.2.1 TTL与非门电路 2.2.2 TTL集电极开路门和三态门电路 2.2.3 TTL集成电路的系列产品
2.2.1 TTL与非门电路
输入级和输出级均采用晶体三极管，称为晶体三极 管-晶体三极管逻辑电路，简称TTL电路。
1.电路结构
R1
R2
R4 +UCC
A B
D1
T1 D2
T3
T2
D3
F
T4 R3
输入级 中间级 输出级
（1）输入级。
对输入变量实现“与”运算，
输入级相当于一个与门。
A
（2）中间级。
B D1
实现放大和倒相功能。向后级
提供两个相位相反的信号，分
别驱动T3、T4管。
（3）输出级。
R1 T1 D2
输入级
R2 T2
R3 中间级
R4 +UCC T3
D3 F
1.二极管的开关特性
（1）静态特性。
iD /mA
阳极
阴极
0.5 0.7 uD/V
(VT)
（a） 电路符号
（b）特性曲线
二极管当作开关来使用正是利用了二极管的单向导电性。
cmos逻辑门电路[最新]
![cmos逻辑门电路[最新]](https://img.taocdn.com/s3/m/6cf0544676232f60ddccda38376baf1ffc4fe3e0.png)
CMOS逻辑门电路CMOS是互补对称MOS电路的简称（Complementary Metal-Oxide-Semiconductor），其电路结构都采用增强型PMOS管和增强型NMOS管按互补对称形式连接而成，由于CMOS 集成电路具有功耗低、工作电流电压范围宽、抗干扰能力强、输入阻抗高、扇出系数大、集成度高，成本低等一系列优点，其应用领域十分广泛，尤其在大规模集成电路中更显示出它的优越性，是目前得到广泛应用的器件。
一、CMOS反相器CMOS反相器是CMOS集成电路最基本的逻辑元件之一，其电路如图11-36所示，它是由一个增强型NMOS管T N和一个PMOS管T P按互补对称形式连接而成。
两管的栅极相连作为反相器的输入端，漏极相连作为输出端，T P管的衬底和源极相连接电源U DD，T N管的衬底与源极相连后接地，一般地U DD>(U TN+|U TP|)，(U TN和|U TP|是T N和T P的开启电压)。
当输入电压u i=“0”（低电平）时，NMOS管T N截止，而PMOS管T P导通，这时T N 管的阻抗比T P管的阻抗高的多，（两阻抗比值可高达106以上），电源电压主要降在T N上，输出电压为“1”（约为U DD）。
当输入电压u i=“1”（高电平）时，T N导通，T P截止，电源电压主要降在T P上，输出u o=“0”，可见此电路实现了逻辑“非”功能。
通过CMOS反相器电路原理分析，可发现CMOS门电路相比NMOS、PMOS门电路具有如下优点：①无论输入是高电平还是低电平，T N和T P两管中总是一个管子截止，另一个导通，流过电源的电流仅是截止管的沟道泄漏电流，因此，静态功耗很小。
②两管总是一个管子充分导通，这使得输出端的等效电容C L能通过低阻抗充放电，改善了输出波形，同时提高了工作速度。
③由于输出低电平约为0V，输出高电平为U DD，因此，输出的逻辑幅度大。
CMOS反相器的电压传输特性如图11-37所示。
mos管逻辑门电路
mos管逻辑门电路逻辑门是数字电子电路中的一种基本组件，常用于数字电路的逻辑分析和控制。
其中，mos管逻辑门电路是一种常见且重要的逻辑门电路。
本文将详细介绍mos管逻辑门电路的原理及应用。
1. 什么是mos管逻辑门电路？mos管逻辑门电路是由金属氧化物半导体场效应管（MOSFET）构成的逻辑门电路。
通过不同组合的mos管，可以实现不同的逻辑操作，例如与门、或门、非门等。
mos管逻辑门电路具有高集成度、低功耗、快速响应等特点，广泛应用于数字电路领域。
2. mos管逻辑门电路的构成与原理mos管逻辑门电路主要由P型MOS管和N型MOS管组成。
当输入信号施加在mos管的栅极上时，栅极与源极之间的电压会控制mos管内部形成的电场，从而改变导通特性。
根据mos管导通与否的不同组合方式，可以实现各种逻辑门的功能。
mos管逻辑门电路广泛应用于数字电路中的逻辑操作。
通过将多个mos管逻辑门电路串联或并联，可以构建复杂的数字逻辑电路，实现数字系统的逻辑功能。
同时，mos管逻辑门电路还可以用于时序电路的设计、数据处理、微处理器等领域。
mos管逻辑门电路具有以下特点：（1）高集成度：mos管逻辑门电路性能稳定，体积小，便于集成化设计；（2）低功耗：由于mos管的导通特性和控制方式，mos管逻辑门电路功耗较低；（3）快速响应：mos管逻辑门电路响应速度快，能够满足高速数字系统的要求。
mos管逻辑门电路是一种常见且重要的逻辑门电路，在数字电路领域起着关键作用。
本文介绍了mos管逻辑门电路的构成与原理，以及其在逻辑操作、数字系统设计和高速数字系统等方面的应用。
通过了解mos管逻辑门电路的特点，我们可以更好地理解其在数字电路中的作用与价值，为相关领域的研究与应用提供参考。
不断研究和应用mos 管逻辑门电路将推动数字电路技术的发展，为电子信息领域的进一步创新打下坚实基础。
第四章 TTL电路
• 双极数字集成电路：
双极器件是少子器件，在电路瞬态分析时需考虑少子存 储效应；是（基极）电流控制器件，需考虑电流负载能力。
• MOS（CMOS）集成电路：
MOS器件是多子器件，无需考虑少子存储效应，只需考 虑电容的充放电；是（栅极）电压控制器件，一般不考虑 电流负载能力，只考虑负载电容问题，衬偏效应是MOS 电路所特有的问题
二.DTL电路
改进原因: (1)DTL采用二极管输入与门结构,使驱动门输出高电平,负载门的输入二极管均处于反 偏,没有负载电流从驱动门的 RC 上流过,门电路的输出高电平VOH 近似等于电源电压5V. (2)在输出管 基极和输入与门之间加有晶体管 的发射结和二极管D(称为电平位 Q2 移二极管),把该电路的关门电平 和开门电平 Q1 提高到了1.2V~1.5V,相应的噪声 V IL V IH 容限分别提高到 NM H 3.3V NM L 1V (3)DTL电路的另一个优点,即电路中输出管 导通饱和输出低电平时, 也导通并 Q2 Q1 处于放大状态, 的电流使 的基极电流增大,使 能带更多的负载,即DTL电路 Q1 的扇出系数也比RTL高. Q2 Q2
劣势
输出端从低电平向高电平转换时，从电源经
R5
， Q3 ，Ｄ到 Q5 ，有瞬
态大电流流过，二极管Ｄ的ＰＮ结有大量的存储电荷．由于线路上没有泄放回 路，这些电荷只能靠管子本身的复合消失，这必将影响电路的开关速度．
Ⅱ．五管单元
二极管Ｄ为 反向钳位二 极管，可将 输入的负向 过冲信号钳 位在-０.８Ｖ 左右，起输 入保护作 用．
第四章 晶体管-晶体管逻辑（TTL）电路
2 双极型逻辑电路主要有 :RTL, DTL,TTL,STTL,ECL和 I L
MOS晶体管及其版图
第四章 MOS晶体管及其版图学习指导学习目标与要求1．了解集成电路中有源器件MOS晶体管的结构2．了解集成电路中有源器件MOS晶体管 版图定义、内涵及实质，掌握集成电路中有源器件MOS晶体管版图的特点3．掌握集成电路中有源器件MOS晶体管的特性、不同类型MOS晶体管版图设计及MOS晶体管版图的失配及匹配的设计技巧4．基本掌握集成电路中有源器件MOS晶体管版图设计方法学习重点1．集成电路中有源器件MOS晶体管的特性2．不同类型MOS晶体管版图设计及MOS晶体管版图的失配及匹配的设计技巧学习难点1．MOS晶体管版图设计技巧及设计方法2．MOS晶体管版图的失配及匹配的设计方法及设计准则第一节 NMOS 晶体管及版图一、 N MOS 晶体管概述1. NMOS 晶体管的简化三端电路模型：NMOS 晶体管在栅极和晶体管的其余部分之间存在绝缘层，没有直流电流从栅极流过。
电容CGS 和CGD 分别代表由栅介质产生的栅源电容和栅漏电容。
电容符号上绘制的斜线表示电容值的大小与偏置有关。
压控电流源I1为栅氧化层下从漏极经过沟道流向源极的电流。
漏极电压ID 的大小取决于栅源电压VGS 和栅漏电压VDS 。
2. 2种类型的NMOS 晶体管:(A)增强型NMOS;(B)耗尽型NMOS3. 器件跨导k 决定了在给定Vgst 的情况下流过MOS 管的漏极电流大小，可表明一个MOS管的尺寸。
器件跨导的单位是A/V2或者μA/V 2。
k’是一个常数，叫做工艺跨导， 为载流子的有效迁移率， 。
4. 阈值电压Vt 是指当背栅与源极连接在一起时使能栅介质下面恰好产生沟道所需要的栅源电压。
MOS 管的阈值电压与以下因素有关：栅极电材料，背栅掺杂，栅氧化层厚度，表面态电荷密度，氧化层中的电荷密度（固定点荷和可用电荷）。
(A) (B)k k'(/)W L =n r k 'ox t ομεε=二、 NMOS 晶体管的版图1. 自对准硅栅NMOS 晶体管的背栅由生长在P+衬底上的P 型外延层构成。
第4章 集成电路版图设计与工具
问题讨论： （1）阱的间距和间隔的规则
N阱通常是深扩散，必须使N阱边缘与邻近的N ＋扩散区之间留有足够的间隙，从而保证N阱 边缘不与P型衬底中的N＋扩散区短接。内部间 隙由沿阱周围的场区氧化层的渐变区所决定。 虽然有些工艺允许内部的间隙为零，但“鸟嘴” 效应等问题导致了规则1.4（N阱外N阱到N+距 离）的设计要求，这是一种保守的估算。
电学设计规则还为合理选择版图布线层提供了 依据。集成电路工艺为设计者提供了多层布线 的手段，最常用的布线有金属、多晶硅、硅化 物以及扩散区。但这些布线层的电学性能大不 相同。
随着器件尺寸的减小，线宽和线间距也在减小， 多层布线层之间的介质层也在变薄，这将大大 增加走线电阻和耦合电容，特别是发展到深亚 微米级和纳米之后，与门延迟相比，布线延迟 变得越来越不可忽略。因此，版图布线必须合 理选择布线层，尽可能地避免布线层电学参数 的影响。
反相器版图与电路原理图
反相器版图及工艺层表示
反相器版图及剖面图
4.4 晶体管的版图设计
一、双极型晶体管的版图设计 1、 双极型集成电路版图设计的特点 双极型集成电路设计中首先要考虑的问题是 元器件之间的隔离。目前常用的隔离方法有PN 结隔离和介质隔离，设计者可以根据不同的设 计要求，选择适当的隔离方式。此外，还要注 意减小寄生效应如寄生PNP管、寄生电容效应 等。注意了这些问题，就可以比较顺利地完成 版图设计并制造出合格的电路。
集成电路设计技术与工具
第四章 集成电路版图设计与工具
基本要求
了解版图设计的主要方法， 掌握工艺层和几何设计规则， 掌握电学设计规则和布线，
掌握双极型晶体管和MOS晶体管的版图设计，
掌握掌握DRC、ERC、LVS和后仿真的定义
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
VGS const .
COX W VGS Vth VDS L
(4.7)
3、品质因数0 表征开关速度正比于栅压高出阈值电压的程度，可作为频 率响应的指标。
王向展
2015年5月31日11时32分
3
集成电路原理与设计
MOSFET(器件/电路)的特点 1. 只靠一种载流子工作，称 为多子器件。 2. 可看作“压控电阻器”。 3. 无少子存储效应，可制成 高速器件。 4. 输入阻抗高，驱动电流小。 适于大规模集成，是VLSI、 ULSI的基础。低压低功耗 电路。 5. 热稳定性好。(负温度系数) 6. 缺点是导通压降大，输入 电容大，驱动能力弱。
§ 4.2 NMOS逻辑IC
4.2.1 静态MOS反相器分类与比较 4.2.2 NMOS反相器
王向展
2015年5月31日11时32分
1
集成电路原理与设计
§ 4.3 CMOS反相器
4.3.1 CMOS逻辑电路的特点 4.3.2 CMOS传输门
§ 4.4 静态CMOS逻辑门电路
4.4.1 CMOS基本门电路
§ 4.1 MOS器件的基本电学特性
4.1.1 MOSFET的结构与工作原理
MOSFET是Metal-Oxide-Silicon Field Effect Transistor的英文缩写，平面型器件结构，按照导 电沟道的不同分为NMOS和PMOS器件。MOS器 件基于表面感应的原理，是利用垂直的栅压VGS 实现对水平IDS的控制。它是多子（多数载流子） 器件。用跨导描述放大能力。
已知：N+ Poly-Si栅NMOS晶体管宽长比W/L=100m/10m， 漏、栅、源、衬底电位分别为5V，3V，0V，0V。n=580 cm2/(Vs)，其他参数与例4.1相同。求：① 漏电流IDS；② 若漏、 栅、源、衬底电位分别为2V，3V，0V，0V，则IDS=？ 解： ① 由已知VGS=3V，VDS=5V，VBS=0V，Vth=0.439V
SiO2 3.9 Si 11.9 0 8.854 1014 F/cm
王向展
2015年5月31日11时32分
10
集成电路原理与设计
例4.1 求解Vth,
已知：N+ Poly-Si栅NMOS晶体管，栅氧厚度tox=0.1μm， NA=3×1015cm-3，ND=1020cm-3，氧化层和硅界面处单位面积 的正离子电荷为1010cm-2，衬偏VBS=0V。求：Vth，。 解：NMOS衬底费米势为 N+ Poly-Si栅接触电势Poly-Si=0.56 (V)得：
QSS 1010 1.6 1019 1.6 109 (C/cm2 )
Vth MS
QSS Q 2 FP B COX COX
1.6 109 2.511 108 0.877 2 0.317 ( ) 8 8 3.45 10 3.45 10 0.439 (V)
王向展 2015年5月31日11时32分
(4.4)
17
集成电路原理与设计
(2) 非饱和区：
iDS gm VGS
VDS const .
COX W VDS L
(4.5)
2、沟道电导gds 表征了MOSFET漏源电压对漏源电流的控制能力 (VGS恒定)。 (1) 饱和区：
图4.1 NMOS结构示意图
王向展 2015年5月31日11时32分 4
集成电路原理与设计
图4.2 不同VG下NMOSFET能带分布
王向展 2015年5月31日11时32分 5
集成电路原理与设计
4.1.2 MOSFET的阈值电压
阈值电压 - 使MOS器件沟道区进入强反型 (φS=2φFB) 所加的栅电压。
2015年5月31日11时32分 15
王向展
集成电路原理与设计
② 如果VGS=3V，VDS=2V，VBS=0V，则 ∵ VDS=2V＜(VGS-Vth)=3-0.439=2.561 (V) ∴ 器件工作在非饱和区，有：
VDS 2 iDS VGS Vth VDS 2 3.45 108 580 100 22 3 0.439 2 0.112(mA) L 2 C W OX L
5m硅栅P栅CMOS工艺典型值：
nmos 0.01 L 10 m , 0.02 L 5 m pmos 0.02 L 10 m , 0.04 L 5 m
王向展
2015年5月31日11时32分
14
集成电路原理与设计
例4.2 计算MOS管IDS
MS S
VFB 2 FB
（4.1）
王向展
2015年5月31日11时32分
6
集成电路原理与设计
式中
MS - 栅与衬底的接触电势差
VBS - 衬底与源之间的衬偏电压 S - 衬底表面势 FB - 硅衬底的体费米势 QSS - 硅与Si2O界面的单位面积电荷量(C/cm2) QB0 - 零衬偏时Si2O下面耗尽层单位面积的电荷量(C/cm2) Qi - 调沟离子注入时引入的单位面积电荷量 (C/cm2) Cox - 电位面积的栅电容 VFB - 平带电压 - 体效应因子（衬底偏置效应因子） (V1/2)
2q 0 Si N A COX
2 1.6 1019 8.854 1014 11.9 3 1015 3.45 108
0.914 (Βιβλιοθήκη 2 V)王向展2015年5月31日11时32分
12
集成电路原理与设计
4.1.3 MOSFET的简单大信号模型参数
1、非饱和区 (VGS＞Vth，VDS＜(VGS-Vth))
2015年5月31日11时32分 11
集成电路原理与设计
QB 2 0 Si qN A 2 FP VBS 2 8.854 1014 11.9 1.6 1019 3 1015 2 0.317 2.511 108 (C/cm2 )
∵ VDS=5V＞(VGS-Vth)=3-0.439=2.561 (V) ∴ 器件工作在饱和区，则：
iDS COX n W 2 VGS Vth 1 VDS 2L 3.45 108 580 100 2 3 0.439 1 0.01 5 2 10 0.66(mA) （若不考虑沟道长度调制，IDS=0.63mA）
g ds iDS VDS COX W 2 VGS Vth 2L
VGS const
iDS iDS 1 VDS
王向展 2015年5月31日11时32分
(4.6)
18
集成电路原理与设计
(2) 非饱和区：
iDS g ds VDS
王向展 2015年5月31日11时32分 7
集成电路原理与设计
QB 0 2 0 Si q N 2 FB
(C/cm2)
(―+‖ for PMOS, ―‖ for NMOS)
NA kT q ln n (NMOS, P衬底) kT N i ln ND q ni kT ln (PMOS, N衬底) ni q
iDS COX W L VDS 2 VGS Vth VDS 2
(4.2)
2、饱和区 (VGS＞Vth，VDS≥ (VGS-Vth))
iDS
COX W 2 VGS Vth 1 VDS 2L
王向展
2015年5月31日11时32分
13
集成电路原理与设计
对于Si：n=580 cm2/(V· s)，p=230 cm2/(V· s) W, L均为有效尺寸
K = COX (A/V2) = (COXW)/L (A/V2) – 沟道长度调制因子 (V-1)
– 导电系数
– 跨导参数
1 Leff VDS
1 2
(4.3)
1 2 2 2 0 Si VDS VGS Vth VDS VGS Vth 1 4 4 q N sub
§ 4.5 动态和准静态CMOS电路
4.5.1 动态CMOS电路
§ 4.6 CMOS变型电路
4.6.1 伪NMOS逻辑 4.6.2 钟控CMOS逻辑（C2MOS） 4.6.3 预充电鉴别逻辑（P-E逻辑） 4.6.4多米诺（Domino）CMOS逻辑
王向展
2015年5月31日11时32分
2
集成电路原理与设计
王向展 2015年5月31日11时32分 9
集成电路原理与设计
MS FB Metal
2q 0 SiN A ( NMOS , p衬底) Cox 2q 0 Si N Cox 2q 0 Si N D （PMOS，n衬底） Cox
集成电路原理与设计
第四章 MOS逻辑集成电路
§ 4.1 MOS器件的基本电学特性
4.1.1 MOSFET的结构与工作原理
4.1.2 MOS器件的阈值电压Vth 4.1.3 MOSFET的简单大信号模型参数 4.1.4 MOSFET小信号参数 4.1.5 MOS器件分类与比较 4.1.6 MOS器件与双极型晶体管BJT的比较