第四章 - MOS逻辑集成电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2015年5月31日11时32分 11
集成电路原理与设计
QB 2 0 Si qN A 2 FP VBS 2 8.854 1014 11.9 1.6 1019 3 1015 2 0.317 2.511 108 (C/cm2 )
g ds iDS VDS COX W 2 VGS Vth 2L
VGS const
iDS iDS 1 VDS
王向展 2015年5月31日11时32分
(4.6)
18
集成电路原理与设计
(2) 非饱和区：
iDS g ds VDS
王向展
2015年5月31日11时32分
3
集成电路原理与设计
MOSFET(器件/电路)的特点 1. 只靠一种载流子工作，称 为多子器件。 2. 可看作“压控电阻器”。 3. 无少子存储效应，可制成 高速器件。 4. 输入阻抗高，驱动电流小。 适于大规模集成，是VLSI、 ULSI的基础。低压低功耗 电路。 5. 热稳定性好。(负温度系数) 6. 缺点是导通压降大，输入 电容大，驱动能力弱。
5m硅栅P栅CMOS工艺典型值：
nmos 0.01 L 10 m , 0.02 L 5 m pmos 0.02 L 10 m , 0.04 L 5 m
王向展
2015年5月31日11时32分
14
集成电路原理与设计
例4.2 计算MOS管IDS
2015年5月31日11时32分 15
王向展
集成电路原理与设计
② 如果VGS=3V，VDS=2V，VBS=0V，则 ∵ VDS=2V＜(VGS-Vth)=3-0.439=2.561 (V) ∴ 器件工作在非饱和区，有：
VDS 2 iDS VGS Vth VDS 2 3.45 108 580 100 22 3 0.439 2 0.112(mA) L 2 C W OX L
王向展 2015年5月31日11时32分
(4.4)
17
集成电路原理与设计
(2) 非饱和区：
iDS gm VGS
VDS const .
COX W VDS L
(4.5)
2、沟道电导gds 表征了MOSFET漏源电压对漏源电流的控制能力 (VGS恒定)。 (1) 饱和区：
1 Leff VDS
1 2
(4.3)
1 2 2 2 0 Si VDS VGS Vth VDS VGS Vth 1 4 4 q N sub
集成电路原理与设计
第四章 MOS逻辑集成电路
§ 4.1 MOS器件的基本电学特性
4.1.1 MOSFET的结构与工作原理
4.1.2 MOS器件的阈值电压Vth 4.1.3 MOSFET的简单大信号模型参数 4.1.4 MOSFET小信号参数 4.1.5 MOS器件分类与比较 4.1.6 MOS器件与双极型晶体管BJT的比较
§ 4.2 NMOS逻辑IC
4.2.1 静态MOS反相器分类与比较 4.2.2 NMOS反相器
王向展
2015年5月31日11时32分
1
集成电路原理与设计
§ 4.3 CMOS反相器
4.3.1 CMOS逻辑电路的特点 4.3.2 CMOS传输门
§ 4.4 静态CMOS逻辑门电路
4.4.1 CMOS基本门电路
SiO2 3.9 Si 11.9 0 8.854 1014 F/cm
王向展
2015年5月31日11时32分
10
集成电路原理与设计
例4.1 求解Vth,
已知：N+ Poly-Si栅NMOS晶体管，栅氧厚度tox=0.1μm， NA=3×1015cm-3，ND=1020cm-3，氧化层和硅界面处单位面积 的正离子电荷为1010cm-2，衬偏VBS=0V。求：Vth，。 解：NMOS衬底费米势为 N+ Poly-Si栅接触电势Poly-Si=0.56 (V)得：
Vth MS QB 0 QSS Qi S ( S VBS S ) Cox Cox QB 0 QSS Qi ( S VBS S ) Cox Cox Cox QB 0 Qi ( 2 FB VBS Cox Cox 2 FB )
MS S
VFB 2 FB
（4.1）
王向展
2015年5月31日11时32分
6
集成电路原理与设计
式中
MS - 栅与衬底的接触电势差
VBS - 衬底与源之间的衬偏电压 S - 衬底表面势 FB - 硅衬底的体费米势 QSS - 硅与Si2O界面的单位面积电荷量(C/cm2) QB0 - 零衬偏时Si2O下面耗尽层单位面积的电荷量(C/cm2) Qi - 调沟离子注入时引入的单位面积电荷量 (C/cm2) Cox - 电位面积的栅电容 VFB - 平带电压 - 体效应因子（衬底偏置效应因子） (V1/2)
图4.1 NMOS结构示意图
王向展 2015年5月31日11时32分 4
集成电路原理与设计
图4.2 不同VG下NMOSFET能带分布
王向展 2015年5月31日11时32分 5
集成电路原理与设计
4.1.2 MOSFET的阈值电压
阈值电压 - 使MOS器件沟道区进入强反型 (φS=2φFB) 所加的栅电压。
王向展 2015年5月31日11时32分 7
集成电路原理与设计
QB 0 2 0 Si q N 2 FB
(C/cm2)
(―+‖ for PMOS, ―‖ for NMOS)
NA kT q ln n (NMOS, P衬底) kT N i ln ND q ni kT ln (PMOS, N衬底) ni q
§ 4.5 动态和准静态CMOS电路
4.5.1 动态CMOS电路
§ 4.6 CMOS变型电路
4.6.1 伪NMOS逻辑 4.6.2 钟控CMOS逻辑（C2MOS） 4.6.3 预充电鉴别逻辑（P-E逻辑） 4.6.4多米诺（Domino）CMOS逻辑
王向展
2015年5月31日11时32分
2
集成电路原理与设计
王向展
2015年5月31日11时32分
16
集成电路原理与设计
4.1.4 MOSFET小信号模型参数
1、跨导gm 表征了MOSFET栅压对漏源电流的控制能力 (VDS恒定)。 (1) 饱和区： iDS gm V const . VGS DS
COX W VGS Vth 1 VDS L 2COX W iDS 1 VDS L 2COX W iDS L
已知：N+ Poly-Si栅NMOS晶体管宽长比W/L=100m/10m， 漏、栅、源、衬底电位分别为5V，3V，0V，0V。n=580 cm2/(Vs)，其他参数与例4.1相同。求：① 漏电流IDS；② 若漏、 栅、源、衬底电位分别为2V，3V，0V，0V，则IDS=？ 解： ① 由已知VGS=3V，VDS=5V，VBS=0V，Vth=0.439V
王向展 2015年5月31日11时32分 9
集成电路原理与设计
MS FB Metal
2q 0 SiN A ( NMOS , p衬底) Cox 2q 0 Si N Cox 2q 0 Si N D （PMOS，n衬底） Cox
iDS COX W L VDS 2 VGS Vth VDS 2
(4.2)
2、饱和区 (VGS＞Vth，VDS≥ (VGS-Vth))
iDS
COX W 2 VGS Vth 1 VDS 2L
∵ VDS=5V＞(VGS-Vth)=3-0.439=2.561 (V) ∴ 器件工作在饱和区，则：
iDS COX n W 2 VGS Vth 1 VDS 2L 3.45 108 580 100 2 3 0.439 1 0.01 5 2 10 0.66(mA) （若不考虑沟道长度调制，IDS=0.63mA）
§ 4.1 MOS器件的基本电学特性
4.1.1 MOSFET的结构与工作原理
MOSFET是Metal-Oxide-Silicon Field Effect Transistor的英文缩写，平面型器件结构，按照导 电沟道的不同分为NMOS和PMOS器件。MOS器 件基于表面感应的原理，是利用垂直的栅压VGS 实现对水平IDS的控制。它是多子（多数载流子） 器件。用跨导描述放大能力。
非本征Si接触电势 F Al 0.6V Cu 0V 金属栅接触电势 Au 0.3V Ag 0.4V P PolySi栅 F 0.56V 多晶硅栅接触电势 n PolySi栅 F 0.56V
QSS 1010 1.6 1019 1.6 109 (C/cm2 )
Vth MS
QSS Q 2 FP B COX COX
1.6 109 2.511 108 0.877 2 0.317 ( ) 8 8 3.45 10 3.45 10 0.439 (V)
王向展
2015年5月31日11时32分
13
集成电路原理与设计
对于Si：n=580 cm2/(V· s)，p=230 cm2/(V· s) W, L均为有效尺寸
K = COX (A/V2) = (COXW)/L (A/V2) – 沟道长度调制因子 (V-1)
wenku.baidu.com
– 导电系数
– 跨导参数
FB
QSS q N SS (C/cm2) ox 0 Si O
Cox Tox
2
NSS=10101011 (cm-2)
(F/cm2 )
8
Tox
王向展
2015年5月31日11时32分
集成电路原理与设计
ni=1.51010cm-3 （测量值） MS = 体材料的接触电势 栅材料的接触电势（注：接触电 势相对于本征Si而言）
MS FP Ploy Si 0.317 0.56 0.877 (V)
FP
k0 T NA 3 1015 ln 0.026 ln 0.317 (V) 10 q ni 1.5 10
COX
王向展
0 SiO2
TOX
8.854 1014 3.9 3.45 108 (F/cm2 ) 4 0.1 10
VGS const .
COX W VGS Vth VDS L
(4.7)
3、品质因数0 表征开关速度正比于栅压高出阈值电压的程度，可作为频 率响应的指标。
2q 0 Si N A COX
2 1.6 1019 8.854 1014 11.9 3 1015 3.45 108
0.914 ( 2 V)
王向展
2015年5月31日11时32分
12
集成电路原理与设计
4.1.3 MOSFET的简单大信号模型参数
1、非饱和区 (VGS＞Vth，VDS＜(VGS-Vth))
集成电路原理与设计
QB 2 0 Si qN A 2 FP VBS 2 8.854 1014 11.9 1.6 1019 3 1015 2 0.317 2.511 108 (C/cm2 )
g ds iDS VDS COX W 2 VGS Vth 2L
VGS const
iDS iDS 1 VDS
王向展 2015年5月31日11时32分
(4.6)
18
集成电路原理与设计
(2) 非饱和区：
iDS g ds VDS
王向展
2015年5月31日11时32分
3
集成电路原理与设计
MOSFET(器件/电路)的特点 1. 只靠一种载流子工作，称 为多子器件。 2. 可看作“压控电阻器”。 3. 无少子存储效应，可制成 高速器件。 4. 输入阻抗高，驱动电流小。 适于大规模集成，是VLSI、 ULSI的基础。低压低功耗 电路。 5. 热稳定性好。(负温度系数) 6. 缺点是导通压降大，输入 电容大，驱动能力弱。
5m硅栅P栅CMOS工艺典型值：
nmos 0.01 L 10 m , 0.02 L 5 m pmos 0.02 L 10 m , 0.04 L 5 m
王向展
2015年5月31日11时32分
14
集成电路原理与设计
例4.2 计算MOS管IDS
2015年5月31日11时32分 15
王向展
集成电路原理与设计
② 如果VGS=3V，VDS=2V，VBS=0V，则 ∵ VDS=2V＜(VGS-Vth)=3-0.439=2.561 (V) ∴ 器件工作在非饱和区，有：
VDS 2 iDS VGS Vth VDS 2 3.45 108 580 100 22 3 0.439 2 0.112(mA) L 2 C W OX L
王向展 2015年5月31日11时32分
(4.4)
17
集成电路原理与设计
(2) 非饱和区：
iDS gm VGS
VDS const .
COX W VDS L
(4.5)
2、沟道电导gds 表征了MOSFET漏源电压对漏源电流的控制能力 (VGS恒定)。 (1) 饱和区：
1 Leff VDS
1 2
(4.3)
1 2 2 2 0 Si VDS VGS Vth VDS VGS Vth 1 4 4 q N sub
集成电路原理与设计
第四章 MOS逻辑集成电路
§ 4.1 MOS器件的基本电学特性
4.1.1 MOSFET的结构与工作原理
4.1.2 MOS器件的阈值电压Vth 4.1.3 MOSFET的简单大信号模型参数 4.1.4 MOSFET小信号参数 4.1.5 MOS器件分类与比较 4.1.6 MOS器件与双极型晶体管BJT的比较
§ 4.2 NMOS逻辑IC
4.2.1 静态MOS反相器分类与比较 4.2.2 NMOS反相器
王向展
2015年5月31日11时32分
1
集成电路原理与设计
§ 4.3 CMOS反相器
4.3.1 CMOS逻辑电路的特点 4.3.2 CMOS传输门
§ 4.4 静态CMOS逻辑门电路
4.4.1 CMOS基本门电路
SiO2 3.9 Si 11.9 0 8.854 1014 F/cm
王向展
2015年5月31日11时32分
10
集成电路原理与设计
例4.1 求解Vth,
已知：N+ Poly-Si栅NMOS晶体管，栅氧厚度tox=0.1μm， NA=3×1015cm-3，ND=1020cm-3，氧化层和硅界面处单位面积 的正离子电荷为1010cm-2，衬偏VBS=0V。求：Vth，。 解：NMOS衬底费米势为 N+ Poly-Si栅接触电势Poly-Si=0.56 (V)得：
Vth MS QB 0 QSS Qi S ( S VBS S ) Cox Cox QB 0 QSS Qi ( S VBS S ) Cox Cox Cox QB 0 Qi ( 2 FB VBS Cox Cox 2 FB )
MS S
VFB 2 FB
（4.1）
王向展
2015年5月31日11时32分
6
集成电路原理与设计
式中
MS - 栅与衬底的接触电势差
VBS - 衬底与源之间的衬偏电压 S - 衬底表面势 FB - 硅衬底的体费米势 QSS - 硅与Si2O界面的单位面积电荷量(C/cm2) QB0 - 零衬偏时Si2O下面耗尽层单位面积的电荷量(C/cm2) Qi - 调沟离子注入时引入的单位面积电荷量 (C/cm2) Cox - 电位面积的栅电容 VFB - 平带电压 - 体效应因子（衬底偏置效应因子） (V1/2)
图4.1 NMOS结构示意图
王向展 2015年5月31日11时32分 4
集成电路原理与设计
图4.2 不同VG下NMOSFET能带分布
王向展 2015年5月31日11时32分 5
集成电路原理与设计
4.1.2 MOSFET的阈值电压
阈值电压 - 使MOS器件沟道区进入强反型 (φS=2φFB) 所加的栅电压。
王向展 2015年5月31日11时32分 7
集成电路原理与设计
QB 0 2 0 Si q N 2 FB
(C/cm2)
(―+‖ for PMOS, ―‖ for NMOS)
NA kT q ln n (NMOS, P衬底) kT N i ln ND q ni kT ln (PMOS, N衬底) ni q
§ 4.5 动态和准静态CMOS电路
4.5.1 动态CMOS电路
§ 4.6 CMOS变型电路
4.6.1 伪NMOS逻辑 4.6.2 钟控CMOS逻辑（C2MOS） 4.6.3 预充电鉴别逻辑（P-E逻辑） 4.6.4多米诺（Domino）CMOS逻辑
王向展
2015年5月31日11时32分
2
集成电路原理与设计
王向展
2015年5月31日11时32分
16
集成电路原理与设计
4.1.4 MOSFET小信号模型参数
1、跨导gm 表征了MOSFET栅压对漏源电流的控制能力 (VDS恒定)。 (1) 饱和区： iDS gm V const . VGS DS
COX W VGS Vth 1 VDS L 2COX W iDS 1 VDS L 2COX W iDS L
已知：N+ Poly-Si栅NMOS晶体管宽长比W/L=100m/10m， 漏、栅、源、衬底电位分别为5V，3V，0V，0V。n=580 cm2/(Vs)，其他参数与例4.1相同。求：① 漏电流IDS；② 若漏、 栅、源、衬底电位分别为2V，3V，0V，0V，则IDS=？ 解： ① 由已知VGS=3V，VDS=5V，VBS=0V，Vth=0.439V
王向展 2015年5月31日11时32分 9
集成电路原理与设计
MS FB Metal
2q 0 SiN A ( NMOS , p衬底) Cox 2q 0 Si N Cox 2q 0 Si N D （PMOS，n衬底） Cox
iDS COX W L VDS 2 VGS Vth VDS 2
(4.2)
2、饱和区 (VGS＞Vth，VDS≥ (VGS-Vth))
iDS
COX W 2 VGS Vth 1 VDS 2L
∵ VDS=5V＞(VGS-Vth)=3-0.439=2.561 (V) ∴ 器件工作在饱和区，则：
iDS COX n W 2 VGS Vth 1 VDS 2L 3.45 108 580 100 2 3 0.439 1 0.01 5 2 10 0.66(mA) （若不考虑沟道长度调制，IDS=0.63mA）
§ 4.1 MOS器件的基本电学特性
4.1.1 MOSFET的结构与工作原理
MOSFET是Metal-Oxide-Silicon Field Effect Transistor的英文缩写，平面型器件结构，按照导 电沟道的不同分为NMOS和PMOS器件。MOS器 件基于表面感应的原理，是利用垂直的栅压VGS 实现对水平IDS的控制。它是多子（多数载流子） 器件。用跨导描述放大能力。
非本征Si接触电势 F Al 0.6V Cu 0V 金属栅接触电势 Au 0.3V Ag 0.4V P PolySi栅 F 0.56V 多晶硅栅接触电势 n PolySi栅 F 0.56V
QSS 1010 1.6 1019 1.6 109 (C/cm2 )
Vth MS
QSS Q 2 FP B COX COX
1.6 109 2.511 108 0.877 2 0.317 ( ) 8 8 3.45 10 3.45 10 0.439 (V)
王向展
2015年5月31日11时32分
13
集成电路原理与设计
对于Si：n=580 cm2/(V· s)，p=230 cm2/(V· s) W, L均为有效尺寸
K = COX (A/V2) = (COXW)/L (A/V2) – 沟道长度调制因子 (V-1)
wenku.baidu.com
– 导电系数
– 跨导参数
FB
QSS q N SS (C/cm2) ox 0 Si O
Cox Tox
2
NSS=10101011 (cm-2)
(F/cm2 )
8
Tox
王向展
2015年5月31日11时32分
集成电路原理与设计
ni=1.51010cm-3 （测量值） MS = 体材料的接触电势 栅材料的接触电势（注：接触电 势相对于本征Si而言）
MS FP Ploy Si 0.317 0.56 0.877 (V)
FP
k0 T NA 3 1015 ln 0.026 ln 0.317 (V) 10 q ni 1.5 10
COX
王向展
0 SiO2
TOX
8.854 1014 3.9 3.45 108 (F/cm2 ) 4 0.1 10
VGS const .
COX W VGS Vth VDS L
(4.7)
3、品质因数0 表征开关速度正比于栅压高出阈值电压的程度，可作为频 率响应的指标。
2q 0 Si N A COX
2 1.6 1019 8.854 1014 11.9 3 1015 3.45 108
0.914 ( 2 V)
王向展
2015年5月31日11时32分
12
集成电路原理与设计
4.1.3 MOSFET的简单大信号模型参数
1、非饱和区 (VGS＞Vth，VDS＜(VGS-Vth))