5.1时序逻辑电路概述
数电教程
基本RS触发器具有直接 置1、置0功能。 但在实际中，通常要 求触发器按一定的时间节 拍动作，即让输入信号的 作用受时钟脉冲CP(Clock Pulse的缩写)的控制。 而翻转到何种状态由输 入信号决定。从而出现了各 种时钟控制的触发器。
1. 钟控RS触发器
Q
Q
Q Q R CP S CP=0时 触发器保持原态 CP=1时 Qn R S Qn+1 CP
Qn 0 1 0 1 0 1 0 1
Qn+1 0 1 0 0 1 1 1 0
J
0 0 1 1
K
0 1 0 1
Qn+1
Qn 0 1 Qn
01, 11 00 01
0 10, 11
1
n 1 QJK J Q n K Q n
00 10
4. 时钟T触发器
T G3 &
G1 &
Q
有关，还与输入有关。
摩尔(Moore)型：输出状态仅与存储电路的状态有关
时序逻辑电路分析的步骤 1. 从给定的逻辑图中，写出每个触发器的 驱动方程及电路的输出方程。 2. 求电路的状态方程。
第五章 时序逻辑电路 §5.1 概述 §5.2 集成触发器
§5.3 时序逻辑电路的分析
§5.4 常用时序逻辑电路 §5.5 时序逻辑电路的设计 §5.6 用PLD实现时序逻辑电路
5.1 概述
组合逻辑电路：任一时刻的输出仅取
逻 辑 电 路 决于该时刻的输入，而
与过去的输入无关。
时序逻辑电路：任一时刻的输出不仅取
Q1
J CI
Q
Q2
K
Q
CP J K Q2
由输入波形画输出波形的原则：
数电第5章
第五章 触 发 器
图 5 – 7 由与非门构成的基本RS触发器
第五章 触 发 器
1. 功能描述 (1) 当Rd=1, Sd=0时，不管触发器原来处于什么状态， 其次态一定为“1”，即Qn+1=1，故触发器处于置位状态。 (2) 当Rd=0, Sd=1时，Qn+1=0，触发器处于复位状态。 (3) 当Rd=Sd=1 时，触发器状态不变，处于维持状态， 即Qn+1=Qn。 (4) 当Rd=Sd=0 时，Qn+1=Q n+1=1，破坏了触发器的正常 工作，使触发器失效。而且当输入条件同时消失时，触发 器是“0”态还是“1”态是不定的，这种情况在触发器工作 时是不允许出现的。因此使用这种触发器时， 禁止 Rd=Sd=0出现。
发生的。这种电路中没有统一的时钟脉冲。任何输入信
号的变化都可能立刻引起异步时序电路状态的变依从关系来分，又可分为米里 (Mealy)型和莫尔(Moore)型两类。米里型电路的输出是输 入变量及现态的函数，即
F (t ) f [ x(t ),Qn (t )]
器和JK触发器。在基本RS触发器的基础上， 加两个与非
门即可构成钟控RS触发器， 如图 5－10 所示。
第五章 触 发 器
图 5 – 10 钟控RS触发器
第五章 触 发 器
1. 功能描述 当CP=0时，触发器不工作，此时C、D门输出均为 1， 基本RS触发器处于保持态。此时无论R、S如何变化，均 不会改变C、D门的输出，故对状态无影响。 当CP=1 时，触发器工作，其逻辑功能如下： R=0, S=１, Qn+1=1，触发器置“1”； R=1, S=0, Q n+1=0，触发器置“0”； R=S=0, Qn+1=Qn，触发器状态不变； R=S=1, 触发器失效，工作时不允许。
数字电路与逻辑设计第5章时序逻辑电路
(b) 74194构成扭环形计数器
Q and A Q ：电路是否具备自启动特性？请检验。
77
➢ 检验扭环形计数器的自启动特性
模值M＝2n=2×4=8 状态利用率稍高；环 形计数器和扭环形计 数器都具有移存型的 状态变化规律，但它 们都不具有自启动性
10
分析工具 常见电路
状态转移真值表 状态方程 状态转移图 时序图
数码寄存器 移位寄存器 同步计数器 异步计数器
11
5.2.1 时序逻辑电路的分析步骤
12
例1:分析图示时序逻辑电路
解 ➢ 1. 写激励方程:
13
➢ 2. 写状态方程和输出方程:
根据JK触发器特性方程：Qn1 J Qn K Qn
LD
置入控制输入
CP
时钟输入
CR
异步清0输入
CTT ，CTP 计数控制输入
输出端子
Q0～Q3 数据输出
CO
进位输出
CO
Q3n
Q
n 2
Q1n
Q0n
26
➢ 功能表:
27
2.十进制同步计数器（异步清除）74160
➢ 逻辑符号: ➢ 功能表:
CO Q3n Q0n
28
3.4位二进制同步计数器（同步清除）74163
51
1.二-五-十进制异步计数器7490
52
CT7490： 2-5-10进制异步计数器
4个触发器（CP1独立触发FF0实现二分频，
CP2独立触发FF1、FF2、FF3构成的五分频计数器）
异步清0输入 R01、 R02
异步置9输入 S91、S92
可实现 8421BCD 和 5421BCD计数
数字电路基础_D05-01时序逻辑电路的特点及描述方法
5.1时序逻辑电路的特点及描述方法5.1.1时序逻辑电路的特点第三章在分析组合逻辑电路时，我们看到无论何种逻辑电路形式，都可以表示成输入输出间函数关系式。
对组合逻辑电路来说，任一时刻的输出信号仅与当时的输入信号有关。
通过前面的介绍我们知道，触发器有记忆能力，如果将触发器与组合电路组合在一起，电路会有什么特点呢?图5-1-l给出了简单的时序电路图。
由图中所示，当二进制信号从X端串行输入时，前一个X码值在CP触发后，存于D触发器而被记亿下来，接着下一个X码值来到，使前后两个X值相与，得到输出值。
只有当前X值与前一个X值相同时，输出Z才为1。
这说明由于过去的输入值存于D触发器的状态(Q n) 中，而输出又由当前的输入(X)和电路状态共同决定，所以其输出与过去的输入有关。
上述电路完全不同于组合逻辑电路，我们将这种电路形式称为时序逻辑电路。
其特点为：①逻辑电路通常包括组合电路和记忆电路两部分，记忆电路是必不可少的；②电路的输出不仅决定于当时的输入，而且与过去的输入有关，有记忆能力。
5.1.2时序逻辑电路的描述方法1．逻辑函数图5-1-2所示是时序逻辑电路的通用方框图。
如果以X(t n)代表tn时刻各输入变量，Q(t n)代表t n 时刻各触发器的现态，W(t n )代表t n时刻各触发器的输入函数，Q(t n+1)代表各触发器次态，Z(t n )是t n 时刻时序电路的输出。
为了全面地描述时序逻辑电路输入信号和输出信号的关系，一般需用三组逻辑函数表示：输出函数 Z(t n )＝f[X(t n )，Q(t n )]激励函数(驱动函数) W(tn)＝g[X(t n )，Q(t n)]状态方程(特性方程) Q(t n+1)＝h[W(t n )，Q(t n )]2．状态转换表在第四章中所讲到的特性表通常只分析单一触发器输出和输入信号的逻辑关系。
如果将输入信号、各触发器的现态、次态与输出信号的关系用表格形式表示，即称为状态转换表。
同步时序和异步时序电路
5 . 1 异步时序逻辑电路模型（一）异步时序逻辑电路的分类异步时序电路可以从不同的角度进行分类。
1•冲异步时序电路和电平异步时序电路输入信号有脉冲信号和电平信号两种。
所谓电平信号是以电平的高低来表示信号；而脉冲信号是以脉冲的有无来表示信号。
根据输入信号的不同，异步时序电路又分脉脉冲时序电路和电平异步时序电路两种。
如果加到异步时序电路的输入为脉冲，则称为脉冲异步时序电路；反之，如果输入信号为电平.则称为电平异步时序电路。
2.米勒电路和莫尔电路根据输出与输入的不同关系，异步时序电路有米勒电路和莫尔电路两种类型。
假如电路的输出状态不仅与输入状态有关，还与二次状态有关，这样的异步时序电路称米勒电路；如果电路的输出状态仅与二次状态有关，而与输入状态无关，这样的异步时序电路称为莫尔电路。
（二）异步时序逻辑电路的一般结构异步时序电路由组合电路和存储电路两部分组成。
脉冲异步时序电路的存储电路常采用触发器，它可以是时钟控制触发器，也可以是基本R-S触发器。
在使用时钟控制触发器时，触发器不被统一的时钟脉冲同步，每个触发器的时钟端作为一个独立的输入端。
电平异步时序电路的存储电路采用延迟元件，它可以是外加的延迟元件，也可以利用反馈回路的附加延迟。
脉冲异步时序电路与同步时序电路的主要差别是电路的状态改变方式不同，前者在输入信号的控制下改变状态，而后者却在同一时钟脉冲控制下改变状态。
这一差别导致了脉冲异步时序电路和同步时序电路在分析和设计方法上都有若干差别。
一、5 . 2 脉冲异步时序逻辑电路脉冲异步时序电路状态的改变直接依赖于输入脉冲，即每来一个输入脉冲，电路状态发生一次变化。
由于触发器没有公共的时钟脉冲来同步，电路状态的转换将不可预测。
为了使脉冲异步时序电路可靠工作，对脉冲异步时序电路的输入信号应作如下规定：（1）不允许在两个（或两个以上）输入端同时加输入脉冲；（2）第二个输入脉冲的到来，必须在第一个输入脉冲所引起的整个电路的响应完全结束之后。
时序逻辑电路的概念及特点
时序逻辑电路的概念及特点
时序逻辑电路是指在电路中添加了存储功能的一种电路，它能够根据输入信号的时序变化来决定输出信号的状态。
时序逻辑电路的特点包括以下几点：
1. 存储功能：时序逻辑电路具有存储功能，可以存储先前的输入信号和输出信号状态。
这些状态会影响电路的后续运算和输出。
2. 时序依赖：时序逻辑电路的输出状态取决于输入信号的时序变化。
不同的输入信号序列会导致不同的输出结果。
3. 时钟信号：时序逻辑电路通常需要一个时钟信号来控制存储功能的读写操作。
时钟信号会规定电路的工作时序和节拍。
4. 时序逻辑电路常见的元件包括锁存器、触发器和计数器等。
这些元件都是基于存储功能的设计，能够存储和处理输入信号的时序信息。
5. 时序逻辑电路的输出结果不仅仅取决于当前的输入信号，还和之前的输入信号以及存储的状态有关。
因此，时序逻辑电路通常需要通过状态转移函数或计数器等实现具体的逻辑运算。
总的来说，时序逻辑电路通过添加存储功能，能够根据输入信号的时序变化来决定输出信号的状态。
它是在组合逻辑电路的基础上进一步发展而来的，可以实现更加复杂的逻辑功能和处理能力。
5.1时序逻辑电路的分析方法
教学过程一、教学内容：1 时序逻辑电路的分析方法1.根据给定的时序逻辑电路图写下列各逻辑表达式：(1)各触发器的时钟信号CP 的逻辑表达式；(2)时序电路的输出方程；(3)各触发器的驱动方程。
2.将驱动方程代入相应触发器的特征方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。
3.根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。
4.用文字描述给定时序逻辑电路的逻辑功能。
需要说明的是，上述步骤不是必须执行的固定程序，实际应用中可根据具体情况加以取舍。
2同步时序逻辑电路的分析举例例5.1试分析图5.1所示时序逻辑电路解：分析过程如下：1.写出各逻辑方程式(1)这是一个同步时序电路，各触发器CP信号的逻辑表达式可以不写。
(2)输出方程 Z =Q1n Q0n(3)驱动方程J0=1 K0=12.将驱动方程代入相应的JK触发器的特征方程，求得各触发器的次态方程为：图5.1 例5.1的逻辑电路图3. 列状态表，画状态图和时序图例5.2分析图5.2所示逻辑电路。
解：在此电路中，CP1未与时钟脉冲源CP 相连，属异步时序电路。
1.写出各逻辑方程式(1)各触发器的时钟信号的逻辑方程CP0=CP（时钟脉冲源），上升沿触发。
CP1=Q0仅当Q0由0→1时，Q1才可能改变状态，否则Q1将保持原有状态不变。
(2)输出方程Z=Q1n Q0n(3)驱动方程2.各触发器的次态方程（CP由0→1时此式有效）图5.2例5.2的逻辑电路图（Q0由0→1时此式有效）3.列状态表，画状态图和时序图列状态表的方法与同步时序电路基本相似，只是还应注意各触发器CP端的状况（是否有上升沿作用）,因此，可在状态表中增加各触发器CP端的状况,无上升沿作用时的CP 用0表示。
该例题的状态表如表5.3.1所示：表5.2 例5.2的状态表Q 1n Qn CPCP1Q1n+1Qn+1/Z00↑↑11/001↑000/010↑↑01/011↑010/1由状态表可以画出状态图，如图5.2所示。
数字电子技术基础(杨照辉)章 (5)
第 5 章 时序逻辑电路
3.状态转换图 状态转换图简称状态图,其主要特点是直观地描述了时序 逻辑电路的状态转换过程。 时序逻辑电路的状态图与触发器 的状态图类似,其区别在于前者状态数更多一些且标 明了输出 Z 的值。在状态图中以圆圈表示电路的各个状态,以箭头表示 状态转换方向,标在 箭头连线一侧的数字表示状态转换前输入 信号值 X 和输出值Z,以 X/Z 形式标识。
第 5 章 时序逻辑电路
5.2 时序逻辑电路的分析方法
时序逻辑电路的分析,就是对于一个给定的时序逻辑电路, 找出在输入信号及时钟信号 作用下,电路状态和输出的变化规 律,而这种变化规律通常表现在状态表、状态图或时序图 中。
第 5 章 时序逻辑电路
时序逻辑电路分析的一般步骤如下: (1)根据给定的时序逻辑电路,写出各个触发器的时钟方 程、驱动方程及电路输出方程 的逻辑表达式。 (2)求状态方程。把驱动方程代入相应触发器的特性方程, 即可求出电路的状态方程, 也就是各个触发器的状态方程。 (3)根据状态方程和输出函数表达式进行计算,列出状态表, 画出状态图或波形图。 (4)说明时序逻辑电路的逻辑功能。
第 5 章 时序逻辑电路
2.状态转换表 状态转换表是以表格的形式来描述时序逻辑电路的输入变 量、输出函数、电路的现态与 次态之间的逻辑关系。将输入 变量 X 及电路初态Qn 的所有取值代入状态方程和输出方程, 即可求出对应的电路次态Qn+1和输出Z 的数值,采用矩阵形式将 全部计算结果列成表格, 就得到状态转换表,简称状态表。它 虽然不如状态转换图表述逻辑功能直观,但可以进行状 态化简。
第 5 章 时序逻辑电路
第 5 章 时序逻辑电路
5.3.2 移位寄存器 在数字系统中,有时需要将寄存器的数据在 CP脉冲的控制
数字电子技术时序逻辑电路PPT
写驱动方程： J 0 K 0 1
J1 J2
Q3 K2
1
K1
1
J 3 Q1Q2
K3 1
写状态方程：
Q0n1 QQ1n2n11
n
Q0
Q3
n
Q2
n
Q1
（CP0 下降沿动作） （Q0 下降沿动作） （Q1下降沿动作）
Q3n 1
Q1Q2
画时序图： 该电路能够自启动。
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
Q3n（Q0
下降沿动作）
列状态转换表：
画状态转换图：
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
图5-2 双2位寄存器74LS75的逻辑图
图5-2所示为双2位寄存器74LS75的逻辑图。当 CPA = 1时，
送到数据输入端的数据被存入寄存器，当CPA =0时，存入
寄存器的数据将保持不变。
2n-1 M 2n
然后给电路的每一种状态分配与之对应的触发器状态组合。
4）确定触发器的类型，并求出电路的状态方程、驱动方程 和输出方程。 确定触发器类型后，可根据实际的状态转换图求出电路的状 态方程和输出方程，进而求出电路的驱动方程。
5）根据得到的驱动方程和输出方程，画出相应的逻辑图。
6) 判断所设计的电路能否自启动。
1.同步计数器 1)同步二进制计数器
数字电子技术 第5章 时序逻辑电路的分析
40
5.8异步计数器
1.异步计数器的概念：异步计数器中的 触发器不会同时改变状态，因为它们没 有共同的时钟脉冲
41
2. 三位异步二进制计数器
42
波形图
Q0:2分频 Q1:4分频 Q2:8分频
Q0 Q1’ Q2
43
3.四位异步十进制计数器
1 CP 2 3 4 5 6 7 8 9 10
起译码 作用
电路分析： Di输入的数据，在cp 上升沿作用下,逐位 向左移动，经过4个 脉冲，将把输入的第 1个数传送到输出D0。
电压波形
34
5.5.MSI移位寄存器
M=0 M=1
串行输出
74LS95右移 移位寄存器
并 行 输 出
(1)电路形式：电路接成串行移位右移，并行输入，并行输出。 (2)工作原理：当方式控制M=1时，允许数据以并行方式输入，在cp2作用下，并 行存入J-K FF，并以并行方式输出Data.Q0~Q3。当M=0时，并行输入被禁止， 允许串行输入到J-K FF，在cp1作用下逐位右移。
1
1
1
1
4位异步二进制计数器(74LS93)
电路特点： 74LS93是一个MSI.模2×8进制计数器。从电路形式上看，第1 个FF为2进制，第2~4个FF是8进制计数器。采用两个时钟脉冲 CPA，CPB，有2个复位输入端，为方便灵活使用。
46
74LS93应用
用74LS93构成模16计数器。 将QA(第一级FF输出)作为CPB 使用，成为模16计数器。
(4)将驱动方程分别代入J-K FF的特性方程：
001 000 (2)时序电路的输出为Q3Q2Q1
(3)各FF的驱动方程： J1=Q3 K1=1 J2=1 K2=1 J3=Q2Q1 K3=1
时序逻辑电路内容简介
J 2 Q0 n Q1 n n n J Q Q 1 0 2 J K 1 0 0
K 2 Q0 n K1 Q0 n
(4)画逻辑电路图
例题逻辑电路图
（5）检查电路能否自启动 将无效状态111、110代入式（5.12）进行计算得：
/0 110 111 /1 100
触发器 输入信号
…
Qm
Dm
…
二、时序逻辑电路的一般分析方法
分析时序逻辑电路的一般步骤 1．由逻辑图写出：各触发器的时钟方程；时序电路的输出方程； 各触发器的驱动方程。 2．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路 的状态方程。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出 状态图或时序图。
一、 时序逻辑电路的结构及特点
时序逻辑电路——任何一个时刻的输出状态不仅取 决于当时的输入信号，还与电路的原状态有关。 时序电路的特点： （1）含有具有记忆 元件（最常用的是触 发器）。 （2）具有反馈通道。
输入 X1 信号 Xi …
… Z1 Zj 输出 信号
组合电路
D1
Q1 触发器 输出信号
触发器 电路 CP
第5章
内容简介
时序逻辑电路
时序电路的基本分析与设计方法；计数器、寄 存器、锁存器、顺序脉冲信号发生器的电路结构及 其应用。
重点内容
时序逻辑电路的分析与设计方法；运用“反馈 归零法”、“反馈置数法”、“反馈置最小数法” 和“级联法”等四种方法构成“N进制计数器”。
5.1 时序逻辑电路的分析和设计 方法
Y Q2 Q0 由图5.10所示各卡诺图得到：
Q n 1 Q nQ n Q n Q n 1 0 2 0 2 n 1 n n n n n Q1 Q2 Q1 Q0 Q1 Q0 n 1 n Q0 Q0
第五章 同步时序逻辑电路
三、状态图
状态图：是一种反映同步时序电路状态转换规律及相应输 入、输出取值关系的有向图。
Mealy 型电路状态图的形式如图 (a) 所示。图中，在有向箭 头的旁边标出发生该转换的输入条件以及在该输入和现态下的 相应输出。
x/z
x
Moore型电路状态图的形式如图(b) 所示，电路输出标在圆 圈内的状态右下方，表示输出只与状态相关。
0
1
根据状态响应序列可作出时间图如下：
时钟节拍：1 2 输入x1： 0 0 输入x2： 0 1 状态 y： “0” 0 输出Z ： 0 1 3 1 0 0 1 4 1 1 0 0 5 0 1 1 0 6 1 1 1 1 7 1 0 1 0 8 0 0 1 1
分析时间图可知，该电路实现了串行加法器的功能。其中x1 为被加数，x2为加数，它们按照先低位后高位的顺序串行地输入。 每位相加产生的进位由触发器保存下来参加下一位相加，输出Z 从低位到高位串行地输出“和”数。
构造Moore型原始状态图如下：
1
相应的原始状态表如下表所示。
例 设计一个用于引爆控制的同步时序电路，该电路有一 个输入端x和一个输出端Z。平时输入x始终为0，一旦需要引爆， 则从 x 连续输入4个1信号(不被0间断)，电路收到第四个1后在 输出端Z产生一个1信号点火引爆，该电路连同引爆装置一起被 炸毁。试建立该电路的Mealy型状态图和状态表。
四、时间图
时间图是用波形图的形式来表示输入信号、输出 信号和电路状态等的取值在各时刻的对应关系，通常 又称为工作波形图。在时间图上，可以把电路状态转 换的时刻形象地表示出来。
5.2 同步时序逻辑电路分析
5.2.1 分析的方法和步骤 常用方法有表格法和代数法。 一、表格分析法的一般步骤 1．写出输出函数和激励函数表达式。 2．借助触发器功能表列出电路次态真值表。 3．作出状态表和状态图（必要时画出时间图） 。 4．归纳出电路的逻辑功能。
第五章 时序逻辑电路
D0
D1 D2 D3
(b) 逻辑功能示意图
5.1.2 寄存器
表5.2.3 CT74LS194的功能表
由该表可知它的主要功能如下。 （1）清零功能。 （2）保持功能。
5.1.2 寄存器
（3）并行置数功能。 （4）右移串行输入功能。 （5）左移串行输入功能。 三、寄存器的应用 1.实现数据的串/并行转换
5.1.1 数字电路概述
一、时序逻辑电路的分析 时序逻辑电路的分析是根据已知的逻辑电路图， 找出电路状态和输出信号在输入信号和时钟脉冲信 号作用下的变化规律，确定电路的逻辑功能。 1.时序逻辑电路的基本分析步骤 （1）列写电路方程 ①输出方程。 ②驱动方程。 ③状态方程。
5.1.1 数字电路概述
5.1.2 寄存器
一、数码寄存器 CT74LS175是用维持阻塞D触发器组成的4位寄存 器，它的逻辑图如图5.2.1所示。
Q0 Q0 FF0 CP CR 1D C1 D0 RD Q1 Q1 FF1 1D C1 D1 RD Q2 Q2 FF2 1D C1 D2 RD Q3 Q3 FF3 1D C1 D3 RD
CP 移位时钟脉冲
图5.2.2 由边沿D触发器组成的4位单向移位寄存器 （a）右移位寄存器；（b）左移位寄存器
例如，设串行输入数据为DI＝1011，首先将移 位寄存器的初始状态置为0，即Q3 Q2Q1Q0＝0000。 经过4个移位脉冲后，寄存器状态应为Q3 Q2Q1Q0 ＝1011，所以，串行输入数码的顺序依次是从高位 到低位，即在4个移位脉冲CP的作用下依次送入1、 0、1、1。
Q0 FF0 1D Di D0 C1 右移 输入 CP 移位时钟脉冲 Q0 D1 Q0 FF1 1D C1 Q1 Q1 D2 Q1 FF2 1D C1 Q2 D3 Q2 Q2 FF3 1D C1 Q3 Q3 右移 输出 Q3
5时序逻辑电路
Q0： 来一个CP，它就翻转一次； Q1：当Q0＝1时，它可翻转一次； Q2：只有当Q1Q0＝11时，它才能翻转一次。
（5-22）
2. 再列写状态转换表，分析其状态转换过程。
CP
原状态 Q2 Q1 Q0
J2＝
控 K2＝
制
端
J1＝ K1＝ J0＝1
K0＝1
下,状态, ,
Q2 Q1 Q0
1
11
并行输入
（5-12）
5.2.3 寄存器应用举例
例：数据传送方式变换电路
并
D6 D5
行 D4
输 D3
入
D2 D1
D0
数
据变 传换 送电 方路 式
串行输出
1. 实现方法
(1). 因为有7位并行输入，故需使用两片74LS194；
(2). 用最高位QD2作为它的串行输出端。
（5-13）
2. 具体电路
Q0 K0
计数 脉冲
CP
下状态
K0
=
,
Q2
Q1,
Q0,
1
1 001
1 010
1 011
1 100
1 000
所分析的电路为异步五进制加法计数器。
（5-26）
3. 还可以用波形图显示状态转换表( 略 )
4. 检验其能否自动启动 ？
另有三种状态111、110、101不在计数循环内， 如果这些状态经若干个时钟脉冲能够进入计数循 环，称为能够自行启动。
QA QB QC QD CP S1
CLR 74LS194 S0
RABCDL
12 3 4567 8
CLR R A B C D L GND
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5.1 概述（6）
四、时序逻辑电路的分类
1、根据存储电路中触发器的动作特点： 同步时序逻辑电路：所有触发器的状态在同一时刻发生变化 异步时序逻辑电路：触发器的状态不是在同一时刻发生变化
2、根据输出变量的特点：
米利型(Mealy)： Y=F(X,Q) 穆尔型(Moore) ： Y=F(Q)
1.输出方程
y1=f1(x1,x2 , … , xn , q1 , q2 , … , ql) y2=f2(x1,x2 , … , xn , q1 , q2 , … , ql) ……………….
Y=F(X,Q)
ym=fm(x1,x2 , … , xn , q1 , q2 , … , ql)
2.驱动方程
5.1 时序逻辑电路概述
一、定义
电路任意时刻的输出信号不仅取决于该时 刻的输入信号，还与电路的原来状态有关。
ai bi
ci-1
FA
Q
DF
D
si co
CP
二、方框图：
x1
xn
组合逻辑电路
5.1 概述（2）
y1 ym
输入逻辑变量
q1
状态变量 ql
存储电路
z1输出逻辑变量
zk
驱动变量
三、逻辑方程
5.1 概述（3）
3.状态方程
q1n+1=h1(z1,z2 , … , zn , q1n , q2n , … , qln) q2n+1 =h2 (z1,z2 , … , zn , q1n , q2n , … , qln) ………………. qln+1 =hl (z1,z2 , … , zn , q1n , q2n , … , qln)
z1=g1(x1,x2 , … , xn , q1 , q2 , … , ql) z2=g2(x1,x2 , … , xn , q1 , q2 , … , ql) ………………. zk=gk(x1,x2 , … , xn , q1பைடு நூலகம், q2 , … , ql)
5.1 概述（4）
Z=G(X,Q)
5.1 概述（5）