第十六章组合逻辑电路解析
合集下载
组合逻辑电路的分析和设计PPT课件
(3) 列函数表达式
F2 m(1,2) d(3,5,6,7) F1 m(1,4) d(3,5,6,7)
第35页/共228页
F2 m(1,2) d(3,5,6,7) F1 m(1,4) d(3,5,6,7)
(4) 逻辑函数的化简
a. 化简F2
BC
A 00 01 11 10
0
1 1
种不同的编码器，如二进制编码器、优先编码器和 8421BCD编码器等。 1. 二进制编码器
用n位二进制代码对N=2n个一般信号进行编码 的电路，叫做二进制编码器。 二进制编码器也称之为2n –n线二进制编码器。
第42页/共228页
(1) 二进制编码器的主要特点
任何时刻只允许输入一个有效信号，不允许同时出现 两个或两个以上的有效信号，因而其输入是一组有约束(互 相排斥)的变量。
第22页/共228页
⑵ 写出逻辑函数表达式
由真值表写出逻辑函数表达式。
⑶ 对逻辑函数式进行化简和变换 根据选用的逻辑门的类型，将函数式化简或变换
为最简式。选用的逻辑门不同，化简的形式也不同。 ⑷ 画出逻辑电路图
根据化简后的逻辑函数式，画出门级逻辑电路图。 在实际数字电路设计中，还须选择器件型号。
第23页/共228页
& B
& B
L CA CB
L CA CB
若用集成门实现与或式，至少需要两种类型的门电路。
若用集成门实现与非式，则仅需要一种类型的门电路。
第29页/共228页
[例7] 试用与或非门设计一个操作码形成器，如图所 示。当按下*、+、-各个操作键时，要求分别产生乘 法、加法和减法的操作码01、10和11。
2. 组合逻辑电路的主要特点 a. 电路中就不包含记忆性元器件; b. 而且输出与输入之间没有反馈连线; c. 门电路是组合电路的基本单元。 d. 输出与电路原来状态无关。
组合逻辑电路的分析
组合逻辑电路的分析在分析组合逻辑电路时，我们可以使用真值表、卡诺图或布尔代数等方法。
下面将分别介绍这些方法的基本原理和应用。
1.真值表分析法真值表是列出电路的所有可能输入和对应输出的表格。
通过逐行检查真值表的输出列，可以确定电路的功能。
真值表分析法适用于较小规模的电路，但对于较复杂的电路可能不够实用。
2.卡诺图分析法卡诺图是一种图形表示方法，用于描述逻辑函数之间的关系。
它将所有可能的输入组合表示为一个方格矩阵，每个方格代表一个状态。
相邻的方格表示输入之间只有一个位不同。
通过合并相邻的方格，我们可以找到简化逻辑函数的最小项或最小项组合。
卡诺图分析法可以用来优化逻辑电路，减少门的数量和延迟。
3.布尔代数分析法布尔代数是一种用符号和运算规则描述逻辑函数的代数系统。
我们可以使用布尔代数的运算规则来简化和优化逻辑电路。
常见的布尔代数运算包括与运算、或运算、非运算和异或运算等。
通过应用这些运算规则，我们可以将复杂的逻辑函数简化为最小项或最小项组合，从而简化电路。
在进行组合逻辑电路的分析时，我们首先需要确定电路的输入和输出。
然后，我们可以根据电路的功能和输出要求，绘制真值表或卡诺图。
通过分析真值表或卡诺图，我们可以找到逻辑函数的最小项或最小项组合。
接下来，我们可以将这些最小项或最小项组合转化为逻辑门的输入方式。
最后，我们可以使用布尔代数的运算规则来简化逻辑函数和电路。
组合逻辑电路的分析是电路设计和优化的重要一步。
通过应用不同的分析方法，我们可以更好地理解电路的功能和性质，从而更好地设计和优化电路。
在分析组合逻辑电路时，我们需要注意电路的输入和输出要求，合理选择和配置逻辑门，以及优化电路的延迟和开销。
《电工电子学》课件-第十六章-组合逻辑电路模板
1、半加器:
能对两个1位二进制数进行相加而求得和及 进位的逻辑电路称为半加器。
本位 的和
加数
向高 位的 进位
21
22
2、全加器
能对两个1位二进制数进行相加并考虑低位 送来的进位，即相当于3个1位二进制数相加， 求得和及进位的逻辑电路称为全加器。
Ai、Bi：加数，
Ci-1：低位来的进位， Si：本位的和， Ci：向高位的进位。
1101
+1
1 0
0 0
0 1
1
加法运算的基本规则：
10 110
(1) 逢二进一。
用半加器实现
(2) 最低位是两个数最低位的叠加，不需考虑进位。
(3) 其余各位都是三个数相加，包括加数、被加数
和低位送来的进位。
用全加器实现
(4) 任何位相加都产生两个结果：本位和、向高位 的进位。
20
一、一位加法器
比较原则： 先将A与B比较，然后A与C比较，
若A=B A=C，则A=B=C；
若A>B A>C，则A最大；
若A<B A<C，则A最小。 可以用两片74LS85实现。
58
A最大
A=B=C
A最小
& & &
必 接 好
1
（A>B）i （A=B）i
(2)
（A<B）i A与C作比较
A3B3 A2B2 A1B1 A0B0
42
一、一位数值比较器
将两个一位数A和B进行大小比较，一般有三种可能： A>B, A<B和A=B。因此比较器应有两个输入端：A和B； 三个输出端：FA>B, FA<B和FA=B。假设与比较结果相符 的输出为1，不符的为0，则可列出其真值表如下：
组合逻辑电路(电子技术课件)
组合逻辑电路•组合逻辑电路的概述•组合逻辑电路的分析•组合逻辑电路的设计•常用的组合逻辑电路在数字电路中，数字电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路：输出仅由输入决定，与电路当前状态无关，电路结构中无反馈环路(无记忆)。
组合逻辑电路的概述1.特点(1)输入、输出之间没有反馈延迟通路；(2)电路中不含记忆元件；(3)电路任何时刻的输出仅取决于该时刻的输入，而与电路原来的状态无关。
2.描述组合电路逻辑功能的方法逻辑表达式、真值表、卡诺图、逻辑图、波形图。
组合逻辑电路的分析[例] 试分析下列组合逻辑电路的功能。
[例] 试分析下列组合逻辑电路的功能。
解：（1）根据给定的逻辑电路，写出所有输出逻辑函数表达式并对其进行变换：（2）根据化简后的逻辑函数表达式列出真值表，如表。
（3）逻辑功能评述该电路是一位二进制数比较器：当A>B时，L1=1；当A<B时，L3=1。
注意在确定该电路的逻辑功能时，输出函数L1、L2、L3不能分开考虑。
组合逻辑电路的设计1.组合逻辑电路设计的目的设计组合电路的目的是根据功能要求设计最佳电路。
即根据给出的实际问题，求出能够实现这一逻辑要求的最简的逻辑电路，这就是组合电路的设计，它是分析的逆过程。
2.设计组合电路的步骤：(1)分析设计要求；(2)根据功能要求列出真值表；(3)根据真值表利用卡诺图进行化简，得到最简逻辑表达式；(4)根据最简表达式画逻辑图。
[例]用与非门设计一个三变量“多数表决电路”。
解：（1）进行逻辑抽象，建立真值表：用A、B、C表示参加表决的输入变量，“1”代表赞成，“0”代表反对，用F表示表决结果，“1”代表多数赞成，“0”代表多数反对。
根据题意，列真值表如表。
（2）根据真值表写出逻辑函数的“最小项之和”表达式：（3）将上述表达式化简，并转换成与非形式：（4）根据逻辑函数表达式画出逻辑电路图，如图。
上述逻辑电路可以用74LS00芯片实现，74LS00为4个2输入与非门芯片，74LS00的逻辑符号和引脚图如图所示。
组合逻辑电路分析
数字电子技术
组合逻辑电路分析
1.1 组合逻辑电路的定义
Fi fi ( X1, X 2 , X n )
输 入
X1 X2
信
号 Xn
组合逻辑 电路
( i=1，2，…，m)
F1 输 F2 出信
号 Fm
图4-1 组合逻辑电路框图
特点
由逻辑门电路组成 输出与输入之间不存在反馈回路
1.1 组合逻辑电路的定义
Y1 A Y3 Y1 Y2 A B
Y2 B Y4 A B
A
B
Y
0
0
1
0
1
0
1Leabharlann 0011
1
Y Y3 Y4
（4）该电路实现的是同或逻辑功能。
2．多输出组合逻辑电路的分析 【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。
图4-3 多输出组合逻辑电路图（来自QuartusII）
解：（1）写出所有输出逻辑函数表达式，并对其进行化简。
1.3 组合逻辑电路分析
1.单输出组合逻辑电路的分析
【例4-1】已知逻辑电路如图4-2所示，分析该电路逻辑功能。
A
Y1 Y3
Y
B
Y2
Y4
图4-2 单输出组合逻辑电路图
（2）化简逻辑电路的输出函数表达式：
Y Y3 Y4 A B A B
（3）列出真值表 表4-1 例4-1 真值表
解：（1）写出各输出的逻辑函数表达式：
1
1
0
1
1
L1
L2
L3
0
1
0
0
0
1
1
0
0
0
1
0
（3）逻辑功能说明。 该电路是一位二进制数比较器，
组合逻辑电路分析
1.1 组合逻辑电路的定义
Fi fi ( X1, X 2 , X n )
输 入
X1 X2
信
号 Xn
组合逻辑 电路
( i=1，2，…，m)
F1 输 F2 出信
号 Fm
图4-1 组合逻辑电路框图
特点
由逻辑门电路组成 输出与输入之间不存在反馈回路
1.1 组合逻辑电路的定义
Y1 A Y3 Y1 Y2 A B
Y2 B Y4 A B
A
B
Y
0
0
1
0
1
0
1Leabharlann 0011
1
Y Y3 Y4
（4）该电路实现的是同或逻辑功能。
2．多输出组合逻辑电路的分析 【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。
图4-3 多输出组合逻辑电路图（来自QuartusII）
解：（1）写出所有输出逻辑函数表达式，并对其进行化简。
1.3 组合逻辑电路分析
1.单输出组合逻辑电路的分析
【例4-1】已知逻辑电路如图4-2所示，分析该电路逻辑功能。
A
Y1 Y3
Y
B
Y2
Y4
图4-2 单输出组合逻辑电路图
（2）化简逻辑电路的输出函数表达式：
Y Y3 Y4 A B A B
（3）列出真值表 表4-1 例4-1 真值表
解：（1）写出各输出的逻辑函数表达式：
1
1
0
1
1
L1
L2
L3
0
1
0
0
0
1
1
0
0
0
1
0
（3）逻辑功能说明。 该电路是一位二进制数比较器，
【全文】组合逻辑电路ppt
列出真值表
W A BD BC A BD BC X BC BD BCD BC BD BCD Y CD CD CD CD ZD
ABCD WXYZ ABCD WXYZ
0000 0001 0010 0011 0100
0011 0100 0101 0110 0111
0101 0110 0111 1000 1001
4、功能评述
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。
即：
输入
输出
2、 化简输出函数表达式 目得:① 简单、清晰地反映输入与输出之间得逻辑关系; ② 简化电路结构,获得最佳经济技术指标。
3、 列出输出函数真值表 真值表详尽地给出了输入、输出取值关系,能直观地
半加器已被加工成小规模集成电路, 其逻辑符号如右图所示。
思考:可用 何种芯片实现？
例3 分析下图所示组合逻辑电路,已知输入为8421码, 说明该电路功能。
解 写出该电路输出函数表达式
W A BD BC A BD BC X BC BD BCD BC BD BCD Y CD CD CD CD ZD
设:被加数、加数及来自低位得“进位”分别用变量Ai、Bi 及Ci-1表示,相加产生得“与”及“进位”用Si与Ci表示。
设:被加数、加数及来自低位得“进位”分别用变量Ai、Bi 及Ci-1表示,相加产生得“与”及“进位”用Si与Ci表示。
根据二进制加法运算法则可列出全加器得真值表如下表
所示。
Ai Bi Ci-1
1000 1001 1010 1011 1100
功能: 8421码转换成余3码！
4、3 组合逻辑电路设计
组合逻辑电路分析和设计
0 ××× 0 1 1 1 1 100
0 ×× 0 1 1 1 1 1 101
0 × 0 1 1 1 1 1 1 110
0 0 1 1 1 1 1 1 1 111
出
GS OE
11 10 01 01 01 01 01 01 01 01
2019/12/16
32
74LS148的逻辑功能描述：
(1) 编码输入端：逻辑符号输入端 I0~I7 上 面均有“—”号，这表示编码输入低电平有效。
输入：八个信号（对象） I0~I7 （二值量）
输出：三位二进制代码 Y2Y1Y0
称八线—三线编码器
2019/12/16
26
2.2 二-十进制编码器
1、定义：将０．．．９十个数字转换为二进制 代码的电路，称为二-十进制编码器．
2、特点：电路有十个输入端，四个输出端。所 以也称为10线－4线编码器。
3、举例：分析下图电路的逻辑功能。 根据逻辑图 写出函数表达式 列出真值表
确定电路逻辑功能
2019/12/16
27
由图可写出编码器的 输出逻辑函数为：
2019/12/16
图中I0...I9为十个需要编码的输入信号,输出
Y3Y2Y1Y0为四位二进制代码。
28
编码器真值表
图中为二-十进制编码器。I0...I9为十个需要编码的输入信号,输出
2019/12/1Y6 3Y2Y1Y0为四位二进制代码。
专题1 组合电路分析与设计
导入新课
TTL门和 CMOS门中闲置输入端该如何处理？ CMOS门和TTL门的接口电路要考虑哪两个问题？ 数字电路按其有无记忆功能，分为组合逻辑电路和时序逻 辑电路两大部分。
2019/12/16
组合逻辑电路概述
2．或逻辑
图3-4 或逻辑举例
其中，开关A，B是决定逻辑事 件灯L亮还是不亮的两个条件。只要 A，B中有一个合上，灯L就亮，只有 A，B都不合上时，灯L才灭，如表33所示为或逻辑举例的因果关系表。
A
B
L
断
断
灭
断
合
亮
合
断
亮
合
合
亮
表3-3 或逻辑举例的因果关系表
如图3-5所示为或逻辑的逻辑电路符号， 称为或门电路。
Y0 F0 (I0 ，I1 ， ，In1) Y1 F1(I0 ，I1 ， ，In1) Ym1 Fm1(I0 ，I1 ， ，In1)
1.3 3种基本逻辑门及其 表示
1．与逻辑
如图3-2所示为与逻辑事件的举例。
图3-2 与逻辑举例
其中，开关A和B是决定逻辑事件灯L亮还是不亮的两个条件。 只有当A，B都合上时，灯L才会亮，否则灯L就不亮，如表3-1所 示为与逻辑举例的因果关系表。
A
L
断
亮
合
灭
表3-5 非逻辑举例的因果关系表
如图3-7所示为非逻辑的逻辑电路符号， 称为非门电路。
图3-7 非门逻辑符号
如表3-6所示为非逻辑的真值表，表示单值逻辑变量所有 可能取值所对应的逻辑事件的状态。
A
L
0
1
1
0
表3-6 非逻辑真值表
1.4 由3种基本逻辑门导出 的其他逻辑门及其表示
1．与非门
图3-10 与或非门组合电路及逻辑符号
如表3-9所示为与或非门的真值表。
A
B
C
D
L
0
0
0
0
1
0
0
0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
授课教师：王晓宇 炉峪口煤矿机电部
第十六章 组合逻辑电路
第一节 组合逻辑电路的分析与设计 第二节 编 码 器 第三节 译码器和数据分配器 第四节 数 据 选 择 器 第五节 数 值 比 较 器 第六节 算 术 运 算 电 路 第七节 组合逻辑电路中的竞争与冒险
数字系统中常用的各种数字器件，就其结 构和工作原理而言可分为两大类，即组合 逻辑电路和时序逻辑电路。
第二节 编 码 器
一、编码器的原理和分类 把若干位二进制数码0和1，按一定的规律进行
编排，组成不同的代码，并且赋予每组代码以特定 的含义，叫做编码。实现编码操作的电路称为编码 器。
1. 二进制编码器 实现用n位二进制数码对N（N=2n）个输入信 号进行编码的电路叫做二进制编码电路。其特点是， 任一时刻只能对一个输入信号进行编码，即只允许 一个输入信号为有效电平，而其余信号均为无效电 平。
图16.2 3位二进制编码器逻辑图
图16.2所示电路是实现由3位二进制代码对 8个输入信号进行编码的二进制编码器，这 种编码器有8根输入线，3根输出线，常称 为8/3线编码器。
2. 二-十进制编码器 实现用四位二进制代码对一位十进制数码进行编
码的数字电路叫做二-十进制编码器，简称为BCD码编 码器。最常见的BCD码编码器是8421BCD码编码器， 它有10根输入线，4根输出线，常称为10/4线编码器。 其特点也是任一时刻只允许对一个输入信号进行编码。
图16.5 二-十进制优先编码器147外引脚排列图
第三节 译码器和数据分配器
一、译码器的原理及分类 将每一组输入的二进制代码“翻译”成为一
个特定的输出信号，用来表示该组代码原来所代 表的信息的过程（编码的逆过程）称为译码。实 现译码功能的数字电路称为译码器。
1. 二进制译码器 将输入的二进制代码翻译成为原来对应信
1. 组合逻辑电路设计步骤 （1） 列真值表。根据电路功能的文字描述，将其输 入与输出的逻辑关系用真值表的形式列出。
（2） 写表达式，并化简。通过逻辑化简，根据真值 表写出最简的逻辑函数表达式。
（3） 选择合适的门器件，把最简的表达式转换为相 应的表达式。
（4） 根据表达式画出该电路的逻辑电路图。
电路的逻辑功能为，电路的输出Y只与输入A、B 有关，而与输入C无关。Y和A、B的逻辑关系为： A、B中只要一个为0，Y=1；A、B全为1时，Y=0。 所以Y和A、B的逻辑关系为与非运算的关系。
三、组合逻辑电路的设计方法 组合逻辑电路设计主要是将客户的具体设计
要求用逻辑函数加以描述，再用具体的电路加以实 现的过程。组合逻辑电路的设计可分为小规模集成 电路、中规模集成电路、定制或半定制集成电路的 设计，这里主要讲解用小规模集成电路（即用逻辑 门电路）来实现组合逻辑电路的功能。
YS和S配合可以实现多级编码器之间优先级别的控 制。图16.4是利用2片集成3位二进制优先编码器 74LS148实现一个16/4线优先编码器的接线图。
图16.4 用2片74LS148组成实现一个16/4线优先编码器接线示意图
2. 集成二-十进制优先编码器（10/4线）
147 147主要包括TTL系列中的54/74147、 54/74LS147和CMOS系列中的54/74HC147、 54/74HCT147和40H147等。其外引脚排列图如 图16.5所示。
图16.1 组合逻辑电路的一般框图
二 、组合逻辑电路的分析方法 组合逻辑电路的分析一般是根据已知逻辑
电路图求出其逻辑功能的过程，实际上就是根 据逻辑图写出其逻辑表达式、真值表，并归纳 出其逻辑功能。
1. 组合逻辑电路的分析步骤 （1） 写出逻辑函数表达式 （2） 化简逻辑函数式 （3） 列真值表 （4） 说明功能
第一节 组合逻辑电路的分析方法和设计方法
一、组合逻辑电路的基本概念 1、组合逻辑电路的定义 组合逻辑电路是指在任一时刻，电路的输出状
态仅取决于该时刻各输入状态的组合，而与电路的 原状态无关的逻辑电路。其特点是输出状态与输入 状态呈即时性，电路无记忆功能。
2. 组合逻辑电路的描述方法 组合逻辑电路模型如图16.1所示。
图3.9 3位二进制优先编码器148外引脚排列图
S为使能输入端，低电平有效，即只有当S=0时，编码 器才工作。YS为使能输出端，当S=0允许工作时，如 果YS=0则表示无输入信号，YS=1表示有输入信号，有 编码输出。YEX为扩展输出端，当S=0时，只要有编码 信号，则YEX=0，说明有编码信号输入，输出信号是 编码输出；YEX=1表示不是编码输出。
图16.3为3位二进制优先编码器的逻辑图。 •图16.3位二进制优先编码器的逻辑图
3.2.2 集成编码器 1. 集成3位二进制优先编码器（8/3线）148
148主要包括TTL系列中的54/74148、54/74LS148、 54/74F148和CMOS系列中的54/74HC148、40H148等。 其外引脚排列图如图3.9所示
息的组合逻辑电路，称为二进制译码器。它具 有n个输入端，2n个输出端，故称之为n/2n线 译码器。
图16.6为3/8线译码器的逻辑电路图。
图16.6 3/8线译码器逻辑图
2.二-十进制译码器 二-十进制译码器（又称为BCD码译码器）是将 输入的每一组4位二进制码翻译成对应的1位十进制数。 因编码过程不同，即编码时采用的BCD码不同，所以 相应的译码过程也不同，故BCD码译码器有多种。但 此种译码器都有4个输入端，10个输出端，常称之为 4/10线译码器。 8421BCD码译码器是最常用的BCD码译码器，图 16.7所示是其逻辑图。
3. 优先编码器 优先编码器在多个信息同时输入时只对输入中优
先级别最高的信号进行编码，编码具有惟一性。优先 级别是由编码者事先规定好的。显然，优先编码器改 变了上述两种编码器任一时刻只允许一个输入有效的 输入方式，而采用了允许多个输入同时有效的输入方 式，这正是优先编码器的特点，也是它的优点所在。
图16.7 入状态组合 中总有6个伪码状态存在。所用BCD码不同，则 相应的6个伪码状态也不同，8421BCD码译码器 的6个伪码状态组合为1010～1111。在设计BCD 码译码器时，应使电路具有拒绝伪码的功能，即
第十六章 组合逻辑电路
第一节 组合逻辑电路的分析与设计 第二节 编 码 器 第三节 译码器和数据分配器 第四节 数 据 选 择 器 第五节 数 值 比 较 器 第六节 算 术 运 算 电 路 第七节 组合逻辑电路中的竞争与冒险
数字系统中常用的各种数字器件，就其结 构和工作原理而言可分为两大类，即组合 逻辑电路和时序逻辑电路。
第二节 编 码 器
一、编码器的原理和分类 把若干位二进制数码0和1，按一定的规律进行
编排，组成不同的代码，并且赋予每组代码以特定 的含义，叫做编码。实现编码操作的电路称为编码 器。
1. 二进制编码器 实现用n位二进制数码对N（N=2n）个输入信 号进行编码的电路叫做二进制编码电路。其特点是， 任一时刻只能对一个输入信号进行编码，即只允许 一个输入信号为有效电平，而其余信号均为无效电 平。
图16.2 3位二进制编码器逻辑图
图16.2所示电路是实现由3位二进制代码对 8个输入信号进行编码的二进制编码器，这 种编码器有8根输入线，3根输出线，常称 为8/3线编码器。
2. 二-十进制编码器 实现用四位二进制代码对一位十进制数码进行编
码的数字电路叫做二-十进制编码器，简称为BCD码编 码器。最常见的BCD码编码器是8421BCD码编码器， 它有10根输入线，4根输出线，常称为10/4线编码器。 其特点也是任一时刻只允许对一个输入信号进行编码。
图16.5 二-十进制优先编码器147外引脚排列图
第三节 译码器和数据分配器
一、译码器的原理及分类 将每一组输入的二进制代码“翻译”成为一
个特定的输出信号，用来表示该组代码原来所代 表的信息的过程（编码的逆过程）称为译码。实 现译码功能的数字电路称为译码器。
1. 二进制译码器 将输入的二进制代码翻译成为原来对应信
1. 组合逻辑电路设计步骤 （1） 列真值表。根据电路功能的文字描述，将其输 入与输出的逻辑关系用真值表的形式列出。
（2） 写表达式，并化简。通过逻辑化简，根据真值 表写出最简的逻辑函数表达式。
（3） 选择合适的门器件，把最简的表达式转换为相 应的表达式。
（4） 根据表达式画出该电路的逻辑电路图。
电路的逻辑功能为，电路的输出Y只与输入A、B 有关，而与输入C无关。Y和A、B的逻辑关系为： A、B中只要一个为0，Y=1；A、B全为1时，Y=0。 所以Y和A、B的逻辑关系为与非运算的关系。
三、组合逻辑电路的设计方法 组合逻辑电路设计主要是将客户的具体设计
要求用逻辑函数加以描述，再用具体的电路加以实 现的过程。组合逻辑电路的设计可分为小规模集成 电路、中规模集成电路、定制或半定制集成电路的 设计，这里主要讲解用小规模集成电路（即用逻辑 门电路）来实现组合逻辑电路的功能。
YS和S配合可以实现多级编码器之间优先级别的控 制。图16.4是利用2片集成3位二进制优先编码器 74LS148实现一个16/4线优先编码器的接线图。
图16.4 用2片74LS148组成实现一个16/4线优先编码器接线示意图
2. 集成二-十进制优先编码器（10/4线）
147 147主要包括TTL系列中的54/74147、 54/74LS147和CMOS系列中的54/74HC147、 54/74HCT147和40H147等。其外引脚排列图如 图16.5所示。
图16.1 组合逻辑电路的一般框图
二 、组合逻辑电路的分析方法 组合逻辑电路的分析一般是根据已知逻辑
电路图求出其逻辑功能的过程，实际上就是根 据逻辑图写出其逻辑表达式、真值表，并归纳 出其逻辑功能。
1. 组合逻辑电路的分析步骤 （1） 写出逻辑函数表达式 （2） 化简逻辑函数式 （3） 列真值表 （4） 说明功能
第一节 组合逻辑电路的分析方法和设计方法
一、组合逻辑电路的基本概念 1、组合逻辑电路的定义 组合逻辑电路是指在任一时刻，电路的输出状
态仅取决于该时刻各输入状态的组合，而与电路的 原状态无关的逻辑电路。其特点是输出状态与输入 状态呈即时性，电路无记忆功能。
2. 组合逻辑电路的描述方法 组合逻辑电路模型如图16.1所示。
图3.9 3位二进制优先编码器148外引脚排列图
S为使能输入端，低电平有效，即只有当S=0时，编码 器才工作。YS为使能输出端，当S=0允许工作时，如 果YS=0则表示无输入信号，YS=1表示有输入信号，有 编码输出。YEX为扩展输出端，当S=0时，只要有编码 信号，则YEX=0，说明有编码信号输入，输出信号是 编码输出；YEX=1表示不是编码输出。
图16.3为3位二进制优先编码器的逻辑图。 •图16.3位二进制优先编码器的逻辑图
3.2.2 集成编码器 1. 集成3位二进制优先编码器（8/3线）148
148主要包括TTL系列中的54/74148、54/74LS148、 54/74F148和CMOS系列中的54/74HC148、40H148等。 其外引脚排列图如图3.9所示
息的组合逻辑电路，称为二进制译码器。它具 有n个输入端，2n个输出端，故称之为n/2n线 译码器。
图16.6为3/8线译码器的逻辑电路图。
图16.6 3/8线译码器逻辑图
2.二-十进制译码器 二-十进制译码器（又称为BCD码译码器）是将 输入的每一组4位二进制码翻译成对应的1位十进制数。 因编码过程不同，即编码时采用的BCD码不同，所以 相应的译码过程也不同，故BCD码译码器有多种。但 此种译码器都有4个输入端，10个输出端，常称之为 4/10线译码器。 8421BCD码译码器是最常用的BCD码译码器，图 16.7所示是其逻辑图。
3. 优先编码器 优先编码器在多个信息同时输入时只对输入中优
先级别最高的信号进行编码，编码具有惟一性。优先 级别是由编码者事先规定好的。显然，优先编码器改 变了上述两种编码器任一时刻只允许一个输入有效的 输入方式，而采用了允许多个输入同时有效的输入方 式，这正是优先编码器的特点，也是它的优点所在。
图16.7 入状态组合 中总有6个伪码状态存在。所用BCD码不同，则 相应的6个伪码状态也不同，8421BCD码译码器 的6个伪码状态组合为1010～1111。在设计BCD 码译码器时，应使电路具有拒绝伪码的功能，即