第十六章组合逻辑电路解析

图16.7 8421BCD码译码器逻辑图
应当注意的是，BCD码译码器的输入状态组合 中总有6个伪码状态存在。所用BCD码不同，则 相应的6个伪码状态也不同，8421BCD码译码器 的6个伪码状态组合为1010～1111。在设计BCD 码译码器时，应使电路具有拒绝伪码的功能，即
图3.9 3位二进制优先编码器148外引脚排列图
S为使能输入端，低电平有效，即只有当S=0时，编码 器才工作。YS为使能输出端，当S=0允许工作时，如 果YS=0则表示无输入信号，YS=1表示有输入信号，有 编码输出。YEX为扩展输出端，当S=0时，只要有编码 信号，则YEX=0，说明有编码信号输入，输出信号是 编码输出；YEX=1表示不是编码输出。
YS和S配合可以实现多级编码器之间优先级别的控 制。图16.4是利用2片集成3位二进制优先编码器 74LS148实现一个16/4线优先编码器的接线图。
图16.4 用2片74LS148组成实现一个16/4线优先编码器接线示意图
2. 集成二-十进制优先编码器（10/4线）
147 147主要包括TTL系列中的54/74147、 54/74LS147和CMOS系列中的54/74HC147、 54/74HCT147和40H147等。其外引脚排列图如 图16.5所示。
授课教师：王晓宇 炉峪口煤矿机电部
第十六章 组合逻辑电路
第一节 组合逻辑电路的分析与设计 第二节 编 码 器 第三节 译码器和数据分配器 第四节 数 据 选 择 器 第五节 数 值 比 较 器 第六节 算 术 运 算 电 路 第七节 组合逻辑电路中的竞争与冒险
数字系统中常用的各种数字器件，就其结 构和工作原理而言可分为两大类，即组合 逻辑电路和时序逻辑电路。
第一节 组合逻辑电路的分析方法和设计方法
一、组合逻辑电路的基本概念 1、组合逻辑电路的定义 组合逻辑电路是指在任一时刻，电路的输出状
态仅取决于该时刻各输入状态的组合，而与电路的 原状态无关的逻辑电路。其特点是输出状态与输入 状态呈即时性，电路无记忆功能。
2. 组合逻辑电路的描述方法 组合逻辑电路模型如图16.1所示。
Hale Waihona Puke Baidu
图16.3为3位二进制优先编码器的逻辑图。 •图16.3位二进制优先编码器的逻辑图
3.2.2 集成编码器 1. 集成3位二进制优先编码器（8/3线）148
148主要包括TTL系列中的54/74148、54/74LS148、 54/74F148和CMOS系列中的54/74HC148、40H148等。 其外引脚排列图如图3.9所示
1. 组合逻辑电路设计步骤 （1） 列真值表。根据电路功能的文字描述，将其输 入与输出的逻辑关系用真值表的形式列出。
（2） 写表达式，并化简。通过逻辑化简，根据真值 表写出最简的逻辑函数表达式。
（3） 选择合适的门器件，把最简的表达式转换为相 应的表达式。
（4） 根据表达式画出该电路的逻辑电路图。
图16.5 二-十进制优先编码器147外引脚排列图
第三节 译码器和数据分配器
一、译码器的原理及分类 将每一组输入的二进制代码“翻译”成为一
个特定的输出信号，用来表示该组代码原来所代 表的信息的过程（编码的逆过程）称为译码。实 现译码功能的数字电路称为译码器。
1. 二进制译码器 将输入的二进制代码翻译成为原来对应信
息的组合逻辑电路，称为二进制译码器。它具 有n个输入端，2n个输出端，故称之为n/2n线 译码器。
图16.6为3/8线译码器的逻辑电路图。
图16.6 3/8线译码器逻辑图
2.二-十进制译码器 二-十进制译码器（又称为BCD码译码器）是将 输入的每一组4位二进制码翻译成对应的1位十进制数。 因编码过程不同，即编码时采用的BCD码不同，所以 相应的译码过程也不同，故BCD码译码器有多种。但 此种译码器都有4个输入端，10个输出端，常称之为 4/10线译码器。 8421BCD码译码器是最常用的BCD码译码器，图 16.7所示是其逻辑图。
第二节 编 码 器
一、编码器的原理和分类 把若干位二进制数码0和1，按一定的规律进行
编排，组成不同的代码，并且赋予每组代码以特定 的含义，叫做编码。实现编码操作的电路称为编码 器。
1. 二进制编码器 实现用n位二进制数码对N（N=2n）个输入信 号进行编码的电路叫做二进制编码电路。其特点是， 任一时刻只能对一个输入信号进行编码，即只允许 一个输入信号为有效电平，而其余信号均为无效电 平。
3. 优先编码器 优先编码器在多个信息同时输入时只对输入中优
先级别最高的信号进行编码，编码具有惟一性。优先 级别是由编码者事先规定好的。显然，优先编码器改 变了上述两种编码器任一时刻只允许一个输入有效的 输入方式，而采用了允许多个输入同时有效的输入方 式，这正是优先编码器的特点，也是它的优点所在。
电路的逻辑功能为，电路的输出Y只与输入A、B 有关，而与输入C无关。Y和A、B的逻辑关系为： A、B中只要一个为0，Y=1；A、B全为1时，Y=0。 所以Y和A、B的逻辑关系为与非运算的关系。
三、组合逻辑电路的设计方法 组合逻辑电路设计主要是将客户的具体设计
要求用逻辑函数加以描述，再用具体的电路加以实 现的过程。组合逻辑电路的设计可分为小规模集成 电路、中规模集成电路、定制或半定制集成电路的 设计，这里主要讲解用小规模集成电路（即用逻辑 门电路）来实现组合逻辑电路的功能。
图16.2 3位二进制编码器逻辑图
图16.2所示电路是实现由3位二进制代码对 8个输入信号进行编码的二进制编码器，这 种编码器有8根输入线，3根输出线，常称 为8/3线编码器。
2. 二-十进制编码器 实现用四位二进制代码对一位十进制数码进行编
码的数字电路叫做二-十进制编码器，简称为BCD码编 码器。最常见的BCD码编码器是8421BCD码编码器， 它有10根输入线，4根输出线，常称为10/4线编码器。 其特点也是任一时刻只允许对一个输入信号进行编码。
图16.1 组合逻辑电路的一般框图
二 、组合逻辑电路的分析方法 组合逻辑电路的分析一般是根据已知逻辑
电路图求出其逻辑功能的过程，实际上就是根 据逻辑图写出其逻辑表达式、真值表，并归纳 出其逻辑功能。
1. 组合逻辑电路的分析步骤 （1） 写出逻辑函数表达式 （2） 化简逻辑函数式 （3） 列真值表 （4） 说明功能