第五章内部存储器
合集下载
微机原理第五章 存储器
eg：要将6116SRAM放在8088CPU最低地址区域
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
第五章存储器习题(可编辑修改word版)
第五章存储器及其接口1.单项选择题（1）DRAM2164(64K╳1)外部引脚有（）A.16 条地址线、2 条数据线B.8 条地址线、1 条数据线C．16 条地址线、1 条数据线 D.8 条地址线、2 条数据线(2)8086 能寻址内存贮器的最大地址范围为()A.64KBB.512KBC.1MBD.16KB（3）若用1K╳4b的组成2K╳8b的RAM，需要（）。
A．2 片 B.16 片 C.4 片 D.8 片（4）某计算机的字长是否 2 位，它的存储容量是 64K 字节编址，它的寻址范围是（）。
A．16K B.16KB C.32K D.64K（5）采用虚拟存储器的目的是（）A．提高主存的速度 B.扩大外存的存储空间C．扩大存储器的寻址空间 D.提高外存的速度（6）RAM 存储器器中的信息是（）A．可以读/写的 B.不会变动的C.可永久保留的D.便于携带的（7）用2164DRAM 芯片构成8086 的存储系统至少要（）片A．16 B.32 C.64 D.8（8）8086 在进行存储器写操作时，引脚信号 M/IO 和 DT/R 应该是（）A．00 B。
01 C。
10 D。
11（9）某SRAM 芯片上，有地址引脚线12 根，它内部的编址单元数量为（）A．1024 B。
4096 C。
1200 D。
2K（11）Intel2167(16K╳1B)需要（）条地址线寻址。
A．10 B.12 C.14 D.16（12）6116（2K╳8B）片子组成一个 64KB 的存贮器，可用来产生片选信号的地址线是（）。
A．A0~A10B。
A~A15C。
A11~A15D。
A4~A19（13）计算一个存储器芯片容量的公式为（）A．编址单元数╳数据线位数B。
编址单元数╳字节C．编址单元数╳字长D。
数据线位数╳字长（14）与 SRAM 相比，DRAM（）A．存取速度快、容量大B。
存取速度慢、容量小C．存取速度快，容量小D。
存取速度慢，容量大（15）半导动态随机存储器大约需要每隔（）对其刷新一次。
微机原理第5章存储器系统
71
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
第五章 存储器和存储器子系统
下面是SRAM芯片628128的引脚信号（128k8）
A16~A0
A16~A0 SRAM 628128 128k 8 D7~D0
D7~D0
地址线 双向数据线 片选信号 写允许信号
WE
OE CS
CS WE
OE
输出允许信号（读）
这种芯片内部位字结构
（即8位数据每位都有）
24
二、SRAM的内部结构与典型芯片
5
一、存储器的主要技术指标（续）
2、存取速度（可用多项指标比表示）
（1）存取时间（访问时间）TA 从存储器接收到读/写命令到信息被读出或写入完成 所需的时间（决定于存储介质的物理特性和寻址部件的 结构）。 例如： ROM存取时间通常为几百 ns； RAM存取时间通常为几十 ns 到一百多 ns； 双极性RAM存取时间通常为10~20 ns。
8
一、存储器的主要技术指标（续）
3、体积与功耗 （嵌入式系统或便携式微机中尤为重要） 4、可靠性 平均故障间隔时间（MTBF），即两次故障之间的 平均时间间隔。 EPROM重写次数在数千到10万次之间； ROM数据保存时限是20年到100多年。
9
二、存储器的分类与性能
1、内存储器 也称主存储器，但有了Cache后，内存包括主存与 Cache。其速度快，价格贵，容量有限。它包括： （1）磁性存储器 磁泡存储器和磁芯存储器，信息不易丢失，但容量 小，体积大。 （2）半导体存储器 双极性存储器：速度快，功耗大，价格贵，容量 小。适宜作Cache、队列等；
10
二、存储器的分类与性能（续）
MOS存储器：速度稍慢，集成度高，功耗小，价格便宜。 a、只读存储器 ROM：掩膜ROM，厂家制造时已编程，用户不可编程， 不易挥发。 PROM：用户可一次编程（OTP）。不可擦除。 EPROM：UV-EPROM，紫外线擦除可编程ROM。 E2PROM：电可擦除可编程ROM。 b、RAM存储器（随机存取存储器，又称随机读/写存储器， 易挥发） SRAM：静态存储器，掉电后，信息丢失----挥发。 DRAM：动态存储器，即使不掉电，信息也会丢失，需要 定时刷新。
A16~A0
A16~A0 SRAM 628128 128k 8 D7~D0
D7~D0
地址线 双向数据线 片选信号 写允许信号
WE
OE CS
CS WE
OE
输出允许信号（读）
这种芯片内部位字结构
（即8位数据每位都有）
24
二、SRAM的内部结构与典型芯片
5
一、存储器的主要技术指标（续）
2、存取速度（可用多项指标比表示）
（1）存取时间（访问时间）TA 从存储器接收到读/写命令到信息被读出或写入完成 所需的时间（决定于存储介质的物理特性和寻址部件的 结构）。 例如： ROM存取时间通常为几百 ns； RAM存取时间通常为几十 ns 到一百多 ns； 双极性RAM存取时间通常为10~20 ns。
8
一、存储器的主要技术指标（续）
3、体积与功耗 （嵌入式系统或便携式微机中尤为重要） 4、可靠性 平均故障间隔时间（MTBF），即两次故障之间的 平均时间间隔。 EPROM重写次数在数千到10万次之间； ROM数据保存时限是20年到100多年。
9
二、存储器的分类与性能
1、内存储器 也称主存储器，但有了Cache后，内存包括主存与 Cache。其速度快，价格贵，容量有限。它包括： （1）磁性存储器 磁泡存储器和磁芯存储器，信息不易丢失，但容量 小，体积大。 （2）半导体存储器 双极性存储器：速度快，功耗大，价格贵，容量 小。适宜作Cache、队列等；
10
二、存储器的分类与性能（续）
MOS存储器：速度稍慢，集成度高，功耗小，价格便宜。 a、只读存储器 ROM：掩膜ROM，厂家制造时已编程，用户不可编程， 不易挥发。 PROM：用户可一次编程（OTP）。不可擦除。 EPROM：UV-EPROM，紫外线擦除可编程ROM。 E2PROM：电可擦除可编程ROM。 b、RAM存储器（随机存取存储器，又称随机读/写存储器， 易挥发） SRAM：静态存储器，掉电后，信息丢失----挥发。 DRAM：动态存储器，即使不掉电，信息也会丢失，需要 定时刷新。
第五章 存储器
微 机 原 理 汇 编 接 口 技 术
部分译码
部分片外地址参与译码 线路较简单 地址有重叠
第 19 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
线选
个别片外地址线直接连至存储芯片的片选输入端 有大量的地址重叠 只适用于小存储容量需求的场合
第 20 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
16位系统的连接
第 21 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
第 22 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
第 23 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
微 机 原 理 汇 编 接 口 技 术
第 26 页
存储器空间的分配和使用
微 机 原 理 汇 编 接 口 技 术
实模式
8086的工作模式，20条地址线能寻址1MB的空间 逻辑地址——段地址：偏移地址 实际地址——段地址×16+偏移地址
所有的系统开机后首先进入实模式
第 27 页
存储器空间的分配和使用
第4 页
存储器概述
微 RAM 机 SRAM 原 DRAM 理 ROM MROM 汇 PROM 编 EPROM 接 EEPROM 口 技 术
第5 页
存储器概述
微 存储器的引脚特征 机 地址线 原 数据线 片选 理 输出允许 汇 读/写控制 编 接 口 技 术
第6 页
随机存取存储器RAM 随机存取存储器
微 XMS，扩充存储器 机 将扩充存储器分为若干个16KB的数据页，同一时刻可将四页COPY 至UMB中的页框内进行处理 原 利用EMM386.EXE，将扩展存储器模拟成扩充存储器使用 理 速度相对较慢 汇 编 接 口 技 术
部分译码
部分片外地址参与译码 线路较简单 地址有重叠
第 19 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
线选
个别片外地址线直接连至存储芯片的片选输入端 有大量的地址重叠 只适用于小存储容量需求的场合
第 20 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
16位系统的连接
第 21 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
第 22 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
第 23 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
微 机 原 理 汇 编 接 口 技 术
第 26 页
存储器空间的分配和使用
微 机 原 理 汇 编 接 口 技 术
实模式
8086的工作模式，20条地址线能寻址1MB的空间 逻辑地址——段地址：偏移地址 实际地址——段地址×16+偏移地址
所有的系统开机后首先进入实模式
第 27 页
存储器空间的分配和使用
第4 页
存储器概述
微 RAM 机 SRAM 原 DRAM 理 ROM MROM 汇 PROM 编 EPROM 接 EEPROM 口 技 术
第5 页
存储器概述
微 存储器的引脚特征 机 地址线 原 数据线 片选 理 输出允许 汇 读/写控制 编 接 口 技 术
第6 页
随机存取存储器RAM 随机存取存储器
微 XMS，扩充存储器 机 将扩充存储器分为若干个16KB的数据页，同一时刻可将四页COPY 至UMB中的页框内进行处理 原 利用EMM386.EXE，将扩展存储器模拟成扩充存储器使用 理 速度相对较慢 汇 编 接 口 技 术
第五章存储器
②读写方式 RAM：随机存取存储器 ROM：只读存储器
上午3时16分
9
第五章 存储器
③读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取，介于上述二者之间，如磁盘。
上午3时16分
29
第五章 存储器
⑶异步式 • 以上两种方式的结合，在2ms的时间内，把存储单元分散地
刷新一遍。
上例： 32×32阵，2ms/32=62.5 μs(每行刷新的平均间隔)
特点：折中，使用较多
另外，异步刷新方式还可以采取不定期刷新方式，可以在主机 不访存的时间内刷新，这种方式取消了机器的死区，但刷 新控制线路极其复杂。
上午3时16分
4
第五章 存储器
２、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） • 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） • 存储器从接受读/写命令信号始，将信息读出或写入后，到
接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ • 因为对任何一种存储器，在读写操作之后，总要有一段恢
②写入态
• V字=1 ，使T3T4都导通
写1：VD=1,
V D
＝0，VA＝1,
VB＝0
T1截止，T2导通
D
写0：VD=0,
V D
＝1，VA＝0, VB＝
1
T1导通，T2截止
上午3时16分
D w
16
第五章 存储器
③读出态
V字=1 ，使T3T4都导通 读1：因原存1， T1截止，T2导通，
上午3时16分
9
第五章 存储器
③读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取，介于上述二者之间，如磁盘。
上午3时16分
29
第五章 存储器
⑶异步式 • 以上两种方式的结合，在2ms的时间内，把存储单元分散地
刷新一遍。
上例： 32×32阵，2ms/32=62.5 μs(每行刷新的平均间隔)
特点：折中，使用较多
另外，异步刷新方式还可以采取不定期刷新方式，可以在主机 不访存的时间内刷新，这种方式取消了机器的死区，但刷 新控制线路极其复杂。
上午3时16分
4
第五章 存储器
２、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） • 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） • 存储器从接受读/写命令信号始，将信息读出或写入后，到
接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ • 因为对任何一种存储器，在读写操作之后，总要有一段恢
②写入态
• V字=1 ，使T3T4都导通
写1：VD=1,
V D
＝0，VA＝1,
VB＝0
T1截止，T2导通
D
写0：VD=0,
V D
＝1，VA＝0, VB＝
1
T1导通，T2截止
上午3时16分
D w
16
第五章 存储器
③读出态
V字=1 ，使T3T4都导通 读1：因原存1， T1截止，T2导通，
单片机教程 第5章-存储器
MOS存储器按工作特点、作用以及制造工艺可分为： 存储器按工作特点、作用以及制造工艺可分为： 存储器按工作特点
动态DRAM 数据存储器 动态 RAM Random Access Memory 静态SRAM 静态 MOS存储器 存储器 掩膜ROM — Read Only Memory 非易失 掩膜 ROM 现场可编程 现场可编程PROM — Programmable ROM 程序存储器 可擦可编程EPROM — Erasable PROM 可擦可编程 电可擦可编程E 电可擦可编程 2ROM — Electrically EPROM 闪速存储器 — Flash Memory
第5章：半导体存储器
本章基本要求： 本章基本要求：
1、存储器基本概念 2、RAM、ROM存储器工作原理RAM、ROM存储器工作原理 存储器工作原理51单片机系统外部存储器的连接 单片机系统外部存储器的连接* 3、51单片机系统外部存储器的连接*
单极性MOS存储器分类 存储器分类 单极性
易失
双极性存储器有TTL、ECL
5.1
半导体存储器基础
1、单译码编址存储器 如图：注意地址译码器、存储器阵列。 如图：注意地址译码器、存储器阵列。
5.1
半导体存储器基础
2、双译码编址存储器 如图：注意它的译码与选中单元的过程。 如图：注意它的译码与选中单元的过程。
5.2
只读存储器ROM 只读存储器
特点： 存放的信息是固定的， 特点 ： 存放的信息是固定的 ， 不会随停电而 丢失。在使用过程中，其信息只可以读取， 丢失 。 在使用过程中 ， 其信息只可以读取 ， 不可 以改写。 以改写。 常用的ROM种类有： ROM种类有 常用的ROM种类有： 掩模ROM 由制造厂家写入信息。 ROM， 1、掩模ROM，由制造厂家写入信息。 PROM，由用户一次性写入信息。 2、PROM，由用户一次性写入信息。 EPROM，多次可改写ROM ROM， 3、EPROM，多次可改写ROM，可由用户使用紫外线 灯擦除再次写入信息。 灯擦除再次写入信息。 EEPROM，可用电脉冲擦除， 4、EEPROM，可用电脉冲擦除，并再次由用户写入 信息。 信息。
微机原理第五章存储器培训教材
74LS138 是16pin
单电源芯片
G1
Y0
当G1=H，G2A=G2B=L，芯片进行译码， 否则输出全H
G2A G2B
•
•
进行译码时，译码表为： A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 00 0 1 1 1 1 1 1 1
C
•
•
B
A
Y7
1 00 1 0 1 1 1 1 1 1
集成度高
双极型（TTL）：速度快，功耗大，集成度低 单极型（MOS）：价格便宜，功耗低，集成度高
速度快，存取时间为几n s ～几百 n s 级
随机存取存储器RAM
CPU按地址对RAM进行读写操作。断电后，数据丢失。
(1) SRAM—— 静态RAM SRAM 基本电路(1位)是由6门MOS管组成的双稳态电路。 SRAM 的集成度较低、功耗较大、存取速度非常快、
3、部分译码选择法
在系统内存比较小的情况下，可将较低的片选地址线参与 片选译码；较高的片选地址线不参与片选译码，默认全0。
A0～A12
A13 A14 A15 A16～A19
8088 主控板
M/IO
WR RD D0～D7
A Y0 B Y1
Y2 C Y3 E1 Y4
Y5 E2 Y6 E3 Y7
片选译码 74LS138
0A000H 6264(2)
0BFFFH
0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 11
系统片 选译码
6264地址线13根 存储器片内译码
A0～A12
A13 A14 A15 A16～A19 或
第五章 存储器
A• 4 0• … • 1• 0• … • 1•
A• 3 0• … • 1• 0• … • 1•
A• 2 0• … • 1• 0• … • 1•
A• 1 0• … • 1• 0• … • 1•
A 0 0 … 1 0 … 1
• • • • • •
× • × • × • × • × • × •
9
× • × • × • × • × • × •
线性选择方式、部分译码方式、全译码方式
下面通过举例说明（以8088CPU为例）
1、线性选择方式
片间寻址原则：用CPU高位地址线的一根或某几根
组合形成片选信号。
例5-1：使用SRAM芯片Intel6264 （8K×8位）组成16K×8的存储器 系统，设计6264与8088CPU的硬件 连接图，并分析各芯片的地址范围
刷新地址 计数器 地址 多路器
地址总线
地址
CPU
刷新定时器 读/写 仲裁 电路 RAS 定时 CAS 发生器 WR
DRAM
数据缓冲器
图5-6 DRAM控制器逻辑框图
三、高速缓冲存储器（Cache） 主要由硬件来实现，对程序员是透明的。
理解： •Cache的基本概念； •基本工作原理； •命中率； •Cache的分级体系结构
Vcc /WE CE2 A3 A2 A1 /OE A0 /CE1 IO7 IO6 IO5 IO4 IO3
其中： A12~A0：地址线
IO7~IO0：数据线
/WE：写允许信号,低电平有效
/OE：读允许信号,低电平有效
/CE1,CE2：片选 Vcc：+5V, GND：地
图5-3 6264芯片管脚图
下图为6264芯片与CPU的连接：
第五章 存储器
a. 静态RAM (速度快,存储容量小,集成度低,无需刷新 ) b. 动态RAM (速度慢,存储容量大,集成度高,需刷新 )
1.静态SRAM 构成
• 存储元由双稳态触发器构成。双稳态触发器有两个稳定 状态，可用来存储一位二进制信息。只要不掉电，其存 储的信息可以始终稳定地存在。
• 集成度较高，功耗比双极型的低 • 存取速度较动态RAM快。 • SRAM一般采用“字结构”存储矩阵：
读写存储器RAM
组成单元 速度 集成度
应用
SRAM 触发器 快 低 小容量系统
DRAM 极间电容 慢 NVRAM 带微型电池 慢
高 大容量系统 低 小容量非易失
第二节 随机存取存储器RAM
1、定义：在计算机正常工作状态下,存储器的信息既可以随 机读,又可以随机写。
2、性质：RAM中的信息具有易失性。 3、分类:
也可以接地址线高位，或接地址译码器的输出端。 ③ 读写控制信号并联接到控制总线中的读写控制线上。 ④ 数据线分高低部分分别与数据总线相应位连接。
33
2.存储容量的扩展 • 线选法译码电路:用高端地址线作为芯片片选控制线。
D7～D0 A12～A0
A12～A0
0 0000 0000 0000 D7～D0 A12～A0
A19～A0 M/IO 1
WR D7～D0
CE A19～A0 1M×1(0#)
CE A19～A0 1M×1(1#)
CE A19～A0 1M×1(2#)
WE I/O
WE I/O
WE I/O
D0
D1
D2
CE A19～A0 1M×1(7#) WE I/O
D7
31
例2、2114（1K×4位）扩展1K×8位存储器
1.静态SRAM 构成
• 存储元由双稳态触发器构成。双稳态触发器有两个稳定 状态，可用来存储一位二进制信息。只要不掉电，其存 储的信息可以始终稳定地存在。
• 集成度较高，功耗比双极型的低 • 存取速度较动态RAM快。 • SRAM一般采用“字结构”存储矩阵：
读写存储器RAM
组成单元 速度 集成度
应用
SRAM 触发器 快 低 小容量系统
DRAM 极间电容 慢 NVRAM 带微型电池 慢
高 大容量系统 低 小容量非易失
第二节 随机存取存储器RAM
1、定义：在计算机正常工作状态下,存储器的信息既可以随 机读,又可以随机写。
2、性质：RAM中的信息具有易失性。 3、分类:
也可以接地址线高位，或接地址译码器的输出端。 ③ 读写控制信号并联接到控制总线中的读写控制线上。 ④ 数据线分高低部分分别与数据总线相应位连接。
33
2.存储容量的扩展 • 线选法译码电路:用高端地址线作为芯片片选控制线。
D7～D0 A12～A0
A12～A0
0 0000 0000 0000 D7～D0 A12～A0
A19～A0 M/IO 1
WR D7～D0
CE A19～A0 1M×1(0#)
CE A19～A0 1M×1(1#)
CE A19～A0 1M×1(2#)
WE I/O
WE I/O
WE I/O
D0
D1
D2
CE A19～A0 1M×1(7#) WE I/O
D7
31
例2、2114（1K×4位）扩展1K×8位存储器
微机原理及接口技术课件第5章 存储器
引脚号
2764
27128
27256
27512
引脚号
2764
27128
27256
27512
1
VPP
VPP
VPP
A15
15
D3
D3
D3
D3
2
A12
A12
A12
A12
16
D4
D4
D4
D4
3
A7
A7
A7
A7
17
D5
D5
D5
D5
4
A6
A6
A6
A6
18
D6
D6
D6
D6
5
A5
A5
A5
A5
19
D7
D7
D7
D7
6
A4
例如：6264静态RAM的容量为8K x 8bit NMC41257的容量为256K x 1bit
某一芯片有多少个存储单元，每个存储单元存储若干位，由于其数值一般 都比较大，存储容量常以字节（Byte）表示。因此常以K表示210，以M表示 220，G表示230。如256KB等于256×210×8bit，32MB等于32×220×8bit。
A4
行 译
存储器阵列
VCC
…
…
码
128x128
GND
A10
WE
I/O1
…
…
…
输入数 据控制
列I/O 列译码
OE
I/O8
CE
…
… …
…
CE
1
WE
0 0
＆ 0
A0A1A2A3
0
微机原理与接口技术第五章存储器
数据只能读出不能写入，断电后数据不丢 失，常用作固定数据存储。
RAM的分类与特点
静态随机存取存储器（SRAM）
动态随机存取存储器（DRAM）
速度快，集成度低，功耗大，常用作高速 缓冲存储器。
速度较慢，集成度高，功耗小，常用作主 存储器。
异步随机存取存储器（DRAM）
只读存储器（ROM）
速度慢，集成度高，功耗小，价格便宜， 常用于大容量存储。
01
02
03
存储器接口是CPU与主 存储器之间的连接桥梁 ，负责数据的传输和控
制。
存储器接口的主要功能 包括地址译码、数据传
输、读写控制等。
存储器接口的信号线包 括地址线、数据线、控 制线等，用于实现CPU 与主存储器之间的信息
交换。
存储器接口的信号线
01
02
03
地址线
用于传输CPU发出的地址 信号，指向主存储器中的 某个单元。
高密度化
随着技术的不断发展，存储器的容量和集成度将不断提高，以满 足不断增长的数据存储需求。
异构存储集成
未来存储器将朝着异构存储集成的方向发展，结合不同类型存储 器的优点，实现更高效、可靠的数据存储。
新型存储技术
新型存储技术如相变存储器、阻变存储器和闪存等将继续得到发 展，并逐渐应用于商业领域。
04
存储器接口
04
存储器接口
存储器接口的基本概念
01
02
03
存储器接口是CPU与主 存储器之间的连接桥梁 ，负责数据的传输和控
制。
存储器接口的主要功能 包括地址译码、数据传
输、读写控制等。
存储器接口的信号线包 括地址线、数据线、控 制线等，用于实现CPU 与主存储器之间的信息
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计 “双倍速率SDRAM”的意思，由于它可以在时钟触发沿的上、
算
下沿都能进行数据传输，所以即使在133MHz的总线频率下的 带宽也能达到2.128GB/S。DDR不支持3.3V电压的LVTTL，而是
机 支持2.5V的SSTL2标准。它仍然可以沿用现有SDRAM的生产
硬 体系，制造成本比SDRAM略高一些（约为10%左右），但仍
7
器
64个单元
64个单元
01
7
63
列译码
单译码 双译码
A3A4A5
5.4.1 SDRAM
SDRAM（Synchronous DRAM）的中文名字是“同
计 步动态随机存储器”，这就是著名的PC100和
算 PC133规范所广泛使用的内存类型，它的带宽为
机 64bit，3.3 V电压，目前产品的最高速度可达5ns。
件
1. 奇偶校验（Parity）
技
2. ECC （Error Checking and Correcting）ECC的功能不但使内存 具有数据检查的能力，而且使内存具备了数据错误修正的
术
功能。
基
3. SPD(Serial Presence Detect串行存在探测)，SPD是1个8针的 SOIC封装（3mm*4mm）256字节的EEPROM芯片，里面记录
硬 电气接口
RSL
SSTL2
LVTTL
件 内存资料总线宽度 16 位
64 位
64 位
技 内存槽
32
4
4
术 管脚数目
184pins
184pins
168pins
基 芯片封装方式
CSP
TSOP II
TSOP II
础 电压
1.8V
2.5V
3.3V
5.4.5 两种内存接口类型
SIMM和DIMM是最常用内存接口类型。
算
A12 A7
机 A6
硬
A5 A4
件
A3 A2
技 A1
术
A0 D0
基 础
D1 D2 GND
32K×8的SRAM芯片62256
62256引脚图
1
28 Vcc
2
27 WE
3
26 A13
4
25 A8
5
24 A9
6
23 A11
7
22 OE
8
21 A10
9
20 CS
10
19 D7
11
18 D6
12
17 D5
13
计
内存条的数据位数是指内存条“金手指”所同时联
算
接的数据总线位数，例如常用的168和184线内存条的
机
数据位宽度都是64位，而586级电脑CPU和内存之间交 换数据的数据总线也是64位（不包括ECC校验位），因
硬
此电脑使用168或184线的DIMM内存条时可以只装一根，
件
如果使用数据位只有32位的SIMM（72线）内存条时就 必须同时安装两根才能使电脑正常工作。
术
名上的“劣势”，便启用了PC1600和PC2100这一套命 名系统。所以，第一套命名系统是用有效的数据传输
基 时钟来称呼，而第二套系统则是使用实际的峰值数据
础 传输速率来计量的。以PC2100为例，其转换关系是：
133MHz×2×(64bit/8)=2128MB/s
有关内存的规范及参数
➢ 内存条的数据位
础
了诸如内存的速度、容量、电压与行、列地址带宽等参数 信息。当开机时PC的BIOS将自动读取SPD中记录的信息。
5.3 内存的组成和工作原理
⑴ 存储体
计
2k个存储单元（n位）组成，
算 全部存储单元统一编号。 机 ⑵ 地址寄存器AR 硬 ⑶ 地址译码器
件 ⑷ 数据寄存器DR
技 ⑸ 读/写电路
术 ⑹ 控制逻辑电路
算 参数，它表示电脑对内存发出相关列地址的寻
机 址信号后还需等待多长时间（用工作时钟频率
硬 件
的周期作单位）才能读出数据，因此CAS Latency周期数越少越好。CAS Latency根据具 体内存条的技术规范而定，例如按技术规范要
技 求PC－133内存条的“CAS Latency”应该≤3，
术 如果实际使用时可在“CMOS”将内存条的“CAS
计
SIMM是Single-In Line Memory Medule的
算 简写，即单边接触内存模组，这是5X86及其较
机 早的PC机中常用的内存接口方式。
硬
DIMM是英语“Dual In－Line Memory
件 技
Module”的缩写，双边接触内存模组。也就是说 这种类型接口内存的插板两边都有数据接口触片， 这种接口模式的内存广泛应用于现在的计算机中，
技 5.5 内存条的结构和品牌介绍
术
基
础
5.1 存储系统概述
计
存储系统是计算机的重要组成部分,用来存储微型 计算机工作时使用的信息（程序和数据）的部件，正
算
是因为有了存储器，计算机才有信息记忆功能。
机
计算机的存储器可分为两大类：
硬
❖ 内部存储器（简称内存或主存）
件
❖ 外部存储器（简称外存）
技
计算机工作时，一般先由只读存储器中的引导程序
基 Latency”设为“2”的前提下正常运行则表明该
础 内存条质量不错、超频性能好。
内存条的结构
内存条由内存芯片、SPD（系列参数预置检测）
计 芯片、少量电阻等辅助元件以及印刷电路板 算 （PCB）组装而成。 机 硬 件 技 术 基 础
内存芯片
内存芯片俗称内存颗粒，内存芯片是内存
计 条的关键元件，它的性能决定了内存条的性能。
机
266MHz、333MHz了，这便是第一种称呼的命名规则。
硬
这种规则和从SDRAM的PC66、PC100到PC133的命名 规则一脉相承，所以很好理解。但是当时DDR的对手是
件 RDRAM，RDRAM的命名方式是PC600、PC700和PC800，
技 因此这样看来DDR的速度似乎慢了许多，为了挽回在命
基
使内存在严格的时序逻辑中执行
础 读或写操作。
存储体
每个存储单元具有一个唯一的地址，可存储
计 算
1位（位片结构）或多位（字片结构）二进 制数据。
机 硬
存储容量与地址、数据线个数有关： 芯片的存储容量
件 技
＝2M×N ＝存储单元数×存储单元的位数
术
基
M：芯片的地址线根数
础
N ：芯片的数据线根数
计 A14
5.4.4 几种常见内存带宽比较
内存种类
PC800 RDRAM
PC266 DDR RAM PC133 SDRAM
计 系统时钟速率
400MHz
பைடு நூலகம்
133MHz
133MHz
算 DATE RATE
800MHz
266MHz
133MHz
机 数据带宽
1.60GB/s（单通道） 2.128GB/s 1.064GB/s
术 通常为84针，由于是双边的，所以共有
基 84×2=168线接触，所以人们常把这种内存称为
础 168线内存。
5.5 有关内存的规范及参数
➢ “PC—×××”的含义
计
在SDRAM和RDRAM内存条的技术规范中，
算 “PC—×××”中的“×××”代表内存条正常运
机 行的工作频率。例如SDRAM内存有“PC—100”或
术 基
启动系统，再从外存中读取系统程序和应用程序送到 内存中运行。
础
微机存储系统的层次结构
计 算 机 硬 件 技 术 基 础
5.2 内部存储器的作用及其分类
计
算
机
硬 件
5.2.1 内存的主要作用
技 术 基
·内存的作用是暂时存放正在执行的程序、原 始
数据、中间结果和运算结果。
础 ·作为CPU运行程序的区域，配合CPU与外设打
计 算 机 硬
较先进的内存，但由于工艺复杂， Rambus公司还要收取相应的权利金， 导致产品价格过高，最终未能获得 厂商的支持，没有流行起来。
件
技
其它产商根据RDRAM双向脉冲
术 的特点，提出了现在主流的DDR 基 SDRAM。
础
5.4.3 DDR SDRAM内存
DDR SDRAM（Dual date rate SDRSM）：又简称DDR，是
请点击鼠标观看
第五章 内部存储器
本章主要讲述内部存储器的功能、组成、半导 体存储器的工作原理，并简要介绍PC机中常 用的内存类型和内存管理方面的知识。
第五章 内部存储器
计 5.1 存储系统概述
算 5.2 内部存储器的作用及其分类
机 硬 件
5.3 半导体存储器的组成及工作原理 5.4 内存的主流技术
•
只读存储器ROM和随机存取存储器RAM两种。
ROM中写入输入的数据无法轻易改变，也不 会在掉电是丢失，因此常用于存放系统启 动程序和启动参数。
件 • 随机存取存储器RAM是一种易失性存储器，
技 其中的存储的数据会在断电后丢失。和ROM
术 相比，它具有擦写方便，速度快的特点，
基 其读写操作也是均等、随意进行的，不比
机 具有相对SDRAM较高的工作频率（不低于300MHz），但其
硬 数据通道接口带宽较低，只有16bit，当工作时钟为400MHz
件
时，Rambus利用时钟的上沿和下沿分别传输数据，因此它 的数据传输率能达到400x16x2/8=1.6GB/S，若是两个通道，
技 就是3.2GB/S。