AD10蛇形线设计方法
PCBLayout中的直角走线、差分走线和蛇形线
布线（Layout）是PCB设计工程师最基本的工作技能之一。
走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout 得以实现并验证，由此可见，布线在高速PCB 设计中是至关重要的。
下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。
主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1．直角走线直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。
其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C=61W(Er)[size=1]1/2[/size]/Z0在上式中，C 就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr 指介质的介电常数，Z0就是传输线的特征阻抗。
举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。
而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps 之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。
PCB设计使用教程AD10
通用PCB方面的增强
全过孔堆栈 焊盘中的孔偏移
PCB设计—支持True Type字体
支持方形焊盘,长条形焊盘 支持中文简体,繁体字 支持Unicode字符集 支持条形码放置
28
增强的PCB设计规则检查
Altium Designer 已经允许您在 原理图的环境下，采用在相应 的指示器定义规则， 但是使用 这种单一的方法来为需要的类 分配网络成员是非常费时的事 情，并且这样容易造成原理图 源文件在视图上的混乱。Altium Designer Release 10 的发布对 该功能进行了改进。 Summer09采用新的覆盖区指 示器使得规则的定义省时省力 且视觉上直观整洁。
Copyright 2008 Altium Limited
PCB设计—灵活的栅格
工作区中用户自定义的网格数可随 意定义，所有网格的管理在网格 管理器（Grid Manager）中执行 。此对话框的访问（在PCB和 PCB库编辑器中）通过点击工作 右下角的捕获（Snap）按钮后 选择网格…（ Grids…）*菜单 选项。网格管理器（Grid Manager）也可以使用主菜单 Tools下相同名字的命令或者快 捷键 -- *G，M来访问。在当前 光标所在位置打开网格编辑器只 需按快捷键Ctrl+G即可。
Copyright 2008 Altium Limited
PCB设计—显示动态网络
Dynamic Net Highlighting Ctrl+Click 显示同一网络相关信息 Displaying net names on tracks
Copyright 2008 Altium Limited
PCB走线分析——直角、差分、蛇形线
PCB走线分析——直角、差分、蛇形线布线（Layout）是PCB设计工程师最基本的工作技能之一。
走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过 Layout 得以实现并验证，由此可见，布线在高速 PCB 设计中是至关重要的。
下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。
主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1．直角走线直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。
其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C=61W(Er)1/2/Z0在上式中，C 就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。
举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。
而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps 之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。
PCB设计中蛇形线要点
PCB设计中蛇形线要点一、直角走线直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。
其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：1.拐角可以等效为传输线上的容性负载，减缓上升时间；2.阻抗不连续会造成信号的反射；3.直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：在上式中，C就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：就是传输线的特征阻抗。
举个例子，对于一inch），εr指介质的介电常数，Z个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：/2 = 2.2*0.0101*50/2 = 0.556ps=2.2*C*Z通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。
而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。
很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生EMI，这也成为许多人认为不能直角走线的理由之一。
然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的EMI。
也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。
蛇形走线参数设置
1．简介蛇形走线是布线中经常使用的一种走线方式。
其主要目的就是为了调节延时，满足系统时序设计要求。
但是设计者首先要有这样的认识：蛇形走线会破坏信号质量，改变传输时延，布线时要尽量避免使用。
但实际设计中，为了保证信号有走过足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。
当在长度规则设置下开始走线时，有时需要通过使用蛇形走线以达到所需的走线长度。
蛇形走线的示例如图10-60 所示，其中最关键的两个参数就是耦合幅度(Ap) 和耦合距离(Gap)。
很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，Gap 越小，Ap 越大，则耦合程度也越大。
图10-60 蛇形走线的示例尽管蛇形走线会引起引起耦合，从而降低信号质量，但是在布线时，蛇形走线对于调节时延和时序是重要的方法。
因此在高速信号布线时，可以使用蛇形走线，但是蛇形走线的Ap 和Gap 的设置必须符合信号的要求。
在PADS Router 中，可以设置蛇形走线的Ap 和Gap,并且在布线过程中添加蛇形布线。
2．设置蛇形走线的Ap 和Gap 参数●执行Tools/Options 菜单命令，或者单击标准工具栏中的Options 图标，系统会弹出选项对话框，然后选择Routing(布线)选型卡。
●然后在Routing to length constaints 区域设置蛇形走线参数，如图10-61 所示。
㊣在Minimum amplitude （幅度）编辑框中将最小值设为20 ，则蛇形走线的幅度最小值被设置为走线宽度的20 倍。
㊣在minimum gap（间距）编辑框中将最小值设为2，则蛇形走线的间隔最小值被设置为走线到拐角间距的2 倍。
●最后单击OK 按钮完成设置。
注意：在使用蛇形走线时，应该注意以下几个技术要点：1.尽量增加平行线段的距离S，至少大于3H，H 指信号走线到参考平面的距离。
通俗的说就是绕大弯走线，只要S 足够大，就几乎能完全避免相互之间的耦合效应。
差分线和等长线（蛇形）
差分线和等长线（蛇形）AD9中差分走线和等长走线（蛇形）一、差分走线：1.在原理图中对差分信号网络标号重命名。
（如下图1）图12.添加差分对标号(图1中红颜色的标志)：3.从原理图导入PCB；4.差分走线快捷键为P, I（注意区分：一般走线时候的快捷键是P，T）二、等长走线：1.菜单项选择Design——Classes2.（如图2）对话框Object Class Explorer中选择Object Classes，在展开的树文件中选择Net Classes。
右键弹出的快捷菜单中选择Add Class。
再右键单击Add Class选择Rename Class 进行重命名。
图23.（如图3）单击打开重命名的Class，在Non-Members中选择欲走的等长走线网络标号（例如：DIN+，DIN-，DOUT+，DOUT-，A，B），通过按钮移动到Members。
单击Close完成欲走的等长的走线网络。
4.（如图4）走等长线之前，对欲走等长走线的网络先进行手工布线。
图45.（如图5）快捷键T , R后，鼠标左键点住网络A的布线同时按下TAB键，弹出的对话框：在选项Target length中选择From Net选项；在右边方框中选择欲走等长线的网络标号（例如：B，注意：等长走线时应该选择手工布线长度较大的一个网络标号为基准，欲等长走线的所有网络都会按照基准的长度进行蛇形走线。
）图56.（如图5）蛇形设置：在Style中可以更改蛇形的样式。
单击OK 完成设置。
图67.（如图7）鼠标在之前的手工布线上移动就可以形成蛇形线了。
在蛇形走线时，分别用“1”“2”“3”“4”“，”“。
”控制蛇形线的形状。
快捷键：1与2改变蛇形线的拐角和弧度快捷键：3与4改变蛇形线的宽度快捷键：，与。
改变蛇形线的幅度图78.（如图7）检查蛇形线的长度是否等长。
快捷键：R, L。
在Net Status Report中查看欲走等长走线的网络。
(整理)谈谈PCB布线中的蛇形走线
谈谈PCB布线中的蛇形走线一般的蛇形线一般的差分线差分蛇形线PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理；最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。
高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据),一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽,线长,铜厚,板层结构有关,但线过长会增大分布电容和分布电感,使信号质量,所以时钟IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响。
因为应用场合不同具不同的作用,如果蛇形走线在电脑板中出现，其主要起到一个滤波电感的作用，提高电路的抗干扰能力，电脑主机板中的蛇形走线，主要用在一些时钟信号中，如PCIClk,AGPClk，它的作用有两点：1、阻抗匹配2、滤波电感。
对一些重要信号，如INTELHUB架构中的HUBLink,一共13根，跑233MHz，要求必须严格等长，以消除时滞造成的隐患，绕线是唯一的解决办法。
一般来讲，蛇形走线的线距>=2倍的线宽。
PCI板上的蛇行线就是为了适应PCI 33MHzClock补充一：有条件的朋友可以观察一下手边的主板。
CPU插座-->北桥芯片、北桥-->AGP 插槽、频率发生器背面、内存DIMM槽附近，这些是集中使用蛇行线的地方。
究其原因，还是这些都是工作在高频，并且还需要稳定的电流信号。
在PROTEL中一般先大致手工画好线，然后把要设置的所有线为一个CLASS，选Tools/Interactive Length Tuning,或者Tools/Equalize net lengths。
AD中关于绕等长的方式与方法
原创&整理:zhegzy
始发: 1、第一步：连接好需要绕等长的线，
第二步：T+R开始绕等长，TAB键调出等长属性设置框，如下图：
第三步：滑动走蛇形线即可；
其中“<”和“>”可以分别调整蛇形线的幅度，1、2、3可以分别调整蛇形的拐角形式：
2、含有串阻形式的绕等长方法：
比如CPU——串阻——DDR
等长要求是需要L1（CPU_串阻）+L2（串阻_DDR）= L3（CPU_串阻）+L4（串阻_DDR）,如何达到使上面和下面加起来呢
方法一：在原理图上端接串阻，更新PCB，使其变成一个网络，目的达到；
方法二：分别物理测量，两者相加。
（这种方法比较笨拙）
给个意见：向那种连续等长的，最好是多拷贝几个版本分别单独先绕等长，再拷贝粘贴；
3、CTRL+点击鼠标中键（鼠标停放在你需要的网络上），可以查看网络的长度【还有选中，
属性编辑等选项】在绕等长的时候，进行等长检查时候，非常方便和实用。
这个快捷方式还可以实用Shift+X调出。
altium designer 10 的布线规则
Altium Designer 10 是一个电子设计自动化（EDA）软件，用于电路设计和PCB布局。 在Altium Designer 10中，可以通过定义布线规则来指定PCB布局的要求和约束。以下是一 些常见的布线规则，您可以在Altium Designer 10中使用：
3. 阻抗匹配规则（Impedance Matching Rule）：用于指定差分信号对、单端信号或电 源信号的阻抗要求，以确保信号完整性。
4. 走线间距规则（Spacing Rule）：用于指定走线之间的最小间距，以避免走线之间的 电气干扰或机械冲突。
5. 禁止区域规则 散热器等。
1. 差分对长度匹配规则（Differential Pair Length Matching Rule）：用于确保差分信 号对的长度匹配，以减少信号的时延差异。
2. 信号走线宽度规则（Signal Width Rule）：用于指定不同信号层的走线宽度，以满足 电流容量和阻抗要求。
altium designer 10 的布线规则
6. 过孔规则（Via Rule）：用于指定过孔的最小尺寸、最小间距和最大堆叠层数。
altium designer 10 的布线规则
7. 线宽变化规则（Width Transition Rule）：用于指定走线线宽的变化要求，以避免信 号反射或阻抗不匹配。
以上仅是一些常见的布线规则示例，实际使用中可能还会根据设计需求和工艺要求添加其 他规则。在Altium Designer 10中，您可以通过布线规则编辑器来定义和管理这些布线规则 。具体的操作方法和界面布局可能会因软件版本而有所不同，建议查阅Altium Designer 10 的用户手册或帮助文档，以获取更详细的布线规则设置说明。
差分走线,蛇形线的走线注意
电子博客网作者：不详布线（Layout）是PCB设计工程师最基本的工作技能之一。
走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。
下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。
主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1．直角走线直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。
其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C="61W"(Er)1/2/Z0在上式中，C就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。
举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。
而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。
AD中关于绕等长的方式与方法
原创&整理:zhegzy
始发: 1、第一步：连接好需要绕等长的线，
第二步：T+R开始绕等长，TAB键调出等长属性设置框，如下图：
第三步：滑动走蛇形线即可；
其中“<”和“>”可以分别调整蛇形线的幅度，1、2、3可以分别调整蛇形的拐角形式：
2、含有串阻形式的绕等长方法：
比如CPU——串阻——DDR
等长要求是需要L1（CPU_串阻）+L2（串阻_DDR）= L3（CPU_串阻）+L4（串阻_DDR）,如何达到使上面和下面加起来呢
方法一：在原理图上端接串阻，更新PCB，使其变成一个网络，目的达到；
方法二：分别物理测量，两者相加。
（这种方法比较笨拙）
给个意见：向那种连续等长的，最好是多拷贝几个版本分别单独先绕等长，再拷贝粘贴；
3、CTRL+点击鼠标中键（鼠标停放在你需要的网络上），可以查看网络的长度【还有选中，
属性编辑等选项】在绕等长的时候，进行等长检查时候，非常方便和实用。
这个快捷方式还可以实用Shift+X调出。
AD10画PCB基本步骤
AD10画PCB基本步骤
AD10画PCB注意要点：
一、线路
1）、最小线宽6mil,一般在10mil左右，越宽越好。
2）、最小线距6mil,即线与线，线与焊盘之间的距离，一般为10mil,如果条件允许，则越大越好。
3）、线路与外形线间距为20mil。
二、VIA过孔（导电孔）
1）、最小孔径12mil，最小过孔孔径>=12mil,焊盘单边最好大于8mil。
2）、过孔孔到孔间距（孔边到孔边）最好大于8mil。
3）、焊盘到外形间距20mil。
三、PAD焊盘（插件孔PTH）
1)、插件孔焊盘外环单边不能小于8mil。
2）、插件孔孔到孔间距不能小于12mil。
3）、焊盘外形间距20mil。
四、字符
1）、字符字宽大于等于6mil,字高大于等于32mil，宽高之比最好为5
五、元器件布局
1）、有连线关系的器件放在一起。
2）、数字器件和模拟器件要分开，尽量远离。
3）、去耦电容尽量靠近器件的VCC。
4）、放置器件时要考虑以后的焊接,不要太密集。
AD10蛇形线设计方法
Altium Designer 里面怎么画等长线：（1）一般是将走线布完后，新建一个class。
Design -> Classes如上图添加完后可以点击close。
（2）快捷键T + R；或者点击Tools 下拉中的Interactive length tuning 。
点击class中的一条net，然后tab键设置属性。
一般选最长的net线做参考。
如上图TDR5。
依次设置蛇形走线规则。
（3）T+R点击class里面的net逐次调整为蛇形等长线。
如下图等长线走线完毕，以上例子紧为参考。
（1）布线时同时按下Ctrl +Shift 并且转动鼠标的滚轮，就可以换层。
（亦可用小键盘“*”号键来换层）。
（2）布线时按“shift + 空格”来改变线的拐角方式。
按“shift + A”画蛇形线。
（3）布蛇行线的快捷键控制：在布蛇行线时，按快捷键“1 ”“2 ”“3 ”“4 ”“，”“。
”可以在走线时随时控制蛇行线的形状。
快捷键:1与2 ，改变蛇行线的拐角与弧度。
快捷键:3与4改变蛇行线的宽度。
快捷键：，与。
改变蛇行线的幅度。
一般来讲，蛇形走线的线距>=2倍的线宽。
Altium designer如何查看一个net总长度:方法一：布完线后，按R ，L 输出报告，查看网络是否是等长的。
方法二：1、在软件界面的右下角有一个“pcb”按钮，点击此按钮会弹出下拉菜单，选择PCB，此时会弹出“PCB”面板。
2、在弹出的面板中，考上放有一个下拉菜单，选择“NETS"。
3、选择需要查看net既可。
方法三：直接shift+H在PCB设计区的左上角就会显示/关闭一些参数，也包括一个net的总长度，查看的时候只需要将鼠标移到要看的元器件上或net就可以了。
Altium Designer画等长线
• 2、将差分信息加载到PCB文件中来，并定义用户 需要的差分规则
• 保存编译文件，并且编译顶层的原理图。左键点击 Design\Updae PCB document…,启动Engineer • Change Order,把有关的差分对信息加如到PCB文件中来， 保存PCB文件。 • 在PCB文件中，转移到PCB面板，在靠近PCB这三个字母 旁边的行中选择Differential Pairs • Editor ,在下面的框中选中AllDifferential Pairs ,这样，所有 定义的差分对就在Designer框中出现了。选中定义的差分 对（如RT），左键点击Rule Wizard按键，进入 DifferentialPair Rule Wizard界面，点击Next按键,回进入 各个参数输入界面，可以选择输入各种参数如下图就是其 中的一个界面。
• 根据上面的模拟结果可看出,为了满足客户50Ω阻抗要求,需将客户 原有TOP层到第2层的介质层厚度9mil调整为7mil,同时，为了满 足客户完成板厚，需将芯板厚度也做相应调整。结合内层线路的 布线密度,调整为如下叠层结构：
• 阻抗测量通常使用时域反射计 (TDR) 来完成，TDR（时 域反射计）已成为测量印刷电路板上的特性阻抗的既定技 术。对于测量阻抗要求精度为±5%的特性阻抗来说阻抗测 量也是非常重要的，一定要确保测量的正确性，否则会导 致阻抗合格的板件误测为不合格。
PCB特性阻抗控制精度探讨
• 一般多层板的传输线系统要达到60±10%Ω还算容易，但 要达到75±5%Ω，甚至50±5%Ω时就会有点难度,误差5% 即使对于技术规格要求较高的应用而言也是不常见的，但 还是有一些客户对阻抗控制精度提出了±5%的要求，现举 例来说明。
• 板的要求：4层板，完成板厚1.0±0.10mm，板材采用FR4， 客户有指定的叠层结构，见下图
蛇形布线和总线式布线
蛇形布线和总线式布线
蛇形布线和总线式布线
蛇形布线：先画一根导线的起点，然后同时按下shift+A，接着松开，再接着开始划线，就可以画出蛇形的线条；蛇形布线在进行的时候，使用字母上面的数字区中的1和2来调整线的角度，使用3和4来调整宽度，使用的英文形式的尖括“<”和“>”可以调整蛇形线的高度。
总线式布线：先画三根同向的导线，按下shift然后使用鼠标一根一根选中先前画的导线，选中完成后，点击总线布线图标，然后使用鼠标选中几根导线的尾端的端点，出现圆形标识后，再然后拖动鼠标划线，你就会看到几根导线跟着一起画出来了。
每天进步一点点------Allegro蛇形走线
每天进步一点点------Allegro 蛇形走线对于高速数据总线，如果芯片内部没有延时调节功能，通常使用蛇形走线来调整延时以满足时序要求，也就是通常所说的等长线。
蛇形走线的目的是调整延时，所以这一类网络都有延迟或相对延迟约束。
所以在做蛇形走线调整时，一定要打开延迟或相对延迟信息反馈窗口。
下面说明具体操作步骤。
第1步：手工布线，完成各个网络的连线（有等长要求的Match Group或者是有线长要求的网络），此时不必理会是否违反约束规则。
第2步：按8.5节和8.6节方法打开延迟或相对延迟信息反馈窗口，以及动态显示走线长度的窗口。
第3步：执行菜单命令Route->Delay Tune，该命令即为蛇形走线命令。
控制面板中选项如图8.29所示，拉蛇形线之前必须设置好这些选项。
Active etch subclass表示当前走线所在层。
Net项会显示当前处理的走线的网络名称。
Gap in use表示蛇形走线中当前使用的并行线段之间边到边间隙。
Style用于设置采用哪种形式的蛇形线，左侧的小图标直观的显示三种蛇形线的形状。
Center选项用于设置是否以原走线为轴对称绕线。
Gap用于设置蛇形走线中并行线段之间边到边间隙，有三种设置方式：nx width（线宽倍数）、n x space（线距倍数）、数值。
Corners用于设定蛇形线转弯时采用哪种转角。
Miter size设置转角尺寸。
Allow DRCs选项如果被选中，当拉出的蛇形线与其他走线或焊盘等之间违反了间距约束规则时，会提示DRC错误，但是蛇形线可以被拉出。
如果不选该选项，若违反间距约束规则，不产生蛇形线。
AltiumDesigner10电路设计入门教程
目录目录 (1)第一部分应用电子技术实训教学大纲，要求与实训资源简介 ............... 错误！未定义书签。
1.1应用电子技术实训教学大纲........................................................... 错误！未定义书签。
1.2实训内容与学时分配....................................................................... 错误！未定义书签。
1.3实训安排与考核方式....................................................................... 错误！未定义书签。
第二部分Altium Designer10电路设计实训入门.. (4)2.1 印制电路板与Protel概述 (4)2.1.1印制电路板设计流程 (4)2.2 原理图设计 (6)2.2.1 原理图设计步骤： (6)2.2.2 原理图设计具体操作流程 (6)2.3 原理图库的建立 (13)2.3.1 原理图库概述 (13)2.3.2 编辑和建立元件库 (13)2.4 创建PCB元器件封装 (19)2.4.1元器件封装概述 (19)2.4.2 创建封装库大体流程 (20)2.4.3 绘制PCB封装库具体步骤和操作 (20)2.5 PCB设计 (29)2.5.1 重要的概念和规则 (29)2.5.2 PCB设计流程 (30)2.5.3详细设计步骤和操作 (30)2.6 实训项目 (36)2.6.1 任务分析 (36)2.6.2 任务实施 (38)第三部分PCB板基础知识、布局原则、布线技巧、设计规则 (69)3.1 PCB板基础知识 (69)3.2 PCB板布局原则 (72)3.3 PCB板布线原则 (73)3.4 Alitum Designer的PCB板布线规则 (74)第四部分自制电路板实训入门 (86)4.1 自制电路板最常用方法及工具介绍 (86)4.2 描绘法自制电路板 (89)4.3感光板法制作电路板(图解说明全过程) (95)4.4 热转印法制作电路板 (99)4.5丝网印法制作电路板(图解说明全过程) (104)4.6 感光干膜法制作电路板 (109)第五部分PCB线路板雕刻机系统实训入门 (110)5.1 PCB线路板雕刻机概述 (110)5.2 雕刻机的使用 (112)5.2.1 如何生成加工文件 (112)5.2.2 硬件使用说明 (116)5.2.3 软件使用功能介绍 (118)5.3 线路板制作操作步骤 (123)第六部分电路板抄板入门 (126)6.1 PCB抄板 (126)6.1.1概述 (126)6.1.2抄板步骤 (126)6.2 BOM清单的制作 (133)6.3 PCB反推原理图 (135)第七部分实训项目 (137)实训一PCB焊接技术 (137)实训二AD绘制原理图 (141)实训三AD绘制PCB图 (143)实训四刀刻法（描绘法）制作PCB板 (145)实训五热转印法印制PCB板 (147)实训六雕刻机印制PCB板 (149)实训七产品装配与调试 (150)实训八PCB抄板 (153)实训九PCB抄板——反推原理图 (155)实训十原理图与PCB的相互推演练习 (157)实训十一电子产品实训总结汇报 (159)第八部分实训电路模块库 (160)8.1 单片机电路模块 (160)1.AT89S5X单片机模块 (160)2.AVR单片机模块 (162)3.STM32F103单片机模块 (164)4. EPM240可编程数字逻辑模块 (166)8.2 传感器电路模块 (168)1. 温湿度传感器模块 (168)2. 火焰烟雾传感器模块 (170)3. 光敏传感器模块 (171)4. 人体红外传感器模块 (172)5. 震动传感器模块 (174)6. 超声波测距传感器模块 (176)7. RFID刷卡模块 (177)8. 三轴加速度、三轴角速度、三轴磁阻传感器模块 (178)9. 空气质量传感器模块 (180)10. 声音传感器模块 (181)11. 电流传感器模块 (182)12. 霍尔传感器模块 (183)13. 颜色传感器模块 (184)8.3 信号采集处理模块 (186)1. 高速AD采集模块 (186)2. 高速DA转换模块 (188)8.4 通信接口模块 (190)1. RS232串口模块 (190)2. RS485总线模块 (191)3. USB接口模块 (192)4. CAN总线模块 (195)5. NRF24L01无线通信模块 (196)6. 蓝牙通信模块 (198)7. WIFI通信模块 (199)8. ZIGBEE模块 (200)9. GSM/GPRS通信模块 (202)8.5 执行器件模块 (205)1. 直流电机模块 (205)2. 步进电机模块 (206)3. 继电器控制模块 (207)8.6 人机交互接口模块 (209)1. 键盘模块 (209)2. 旋转编码开关模块 (211)3. 数码管模块 (212)4. 点阵液晶模块 (213)5. 流水灯与交通灯模块 (215)8.7 其他模块 (217)1. 时钟与存储器模块 (217)第二部分Altium Designer10电路设计实训入门2.1 印制电路板与Protel概述随着电子技术的飞速发展和印制电路板加工工艺不断提高，大规模和超大规模集成电路的不断涌现，现代电子线路系统已经变得非常复杂。
AD经验PCBLAYOUT中直角走线差分走线和蛇形线
AD经验 PCB LAYOUT 中直角走线差分走线和蛇形线布线是设计工程师最基本的工作技能之一走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过得以实现并验证，由此可见，布线在高速设计中是至关重要的下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略主要从直角走线，差分走线，蛇形线等三个方面来阐述 1．直角走线直角走线一般是布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C=61W(Er)1/2/Z0在上式中，C 就是指拐角的等效电容，W指走线的宽度，εr指介质的介电常数，Z0就是传输线的特征阻抗举个例子，对于一个4的50欧姆传输线来说，一个直角带来的电容量大概为，进而可以估算由此引起的上升时间变化量：T10-90%=*C*Z0/2 = **50/2 = 通过计算可以看出，直角走线带来的电容效应是极其微小的由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为左右而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps 之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生，这也成为许多人认为不能直角走线的理由之一然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差总的说来，直角走线并不是想象中的那么可怕至少在以下的应用中，其产生的任何诸如电容，反射，等效应在测试中几乎体现不出来，高速设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，工程师处理的信号频率也会不断提高，到 10 以上的 RF 设计领域，这些小小的直角都可能成为高速问题的重点对象2．差分走线差分信号在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”而承载差分信号的那一对走线就称为差分走线差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：a抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消b能有效抑制，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少c时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路目前流行的就是指这种小振幅差分信号技术对于工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势也许只要是接触过的人都会了解差分走线的一般要求，那就是“等长、等距”等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射“尽量靠近原则”有时候也是差分走线的要求之一但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质下面重点讨论一下差分信号设计中几个常见的误区误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入从图 1-8-15 的接收端的结构可以看到，晶体管Q3Q4 的发射极电流是等值，反向的，他们在接地处的电流正好相互抵消，因而差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路图 1-8-16 是单端信号和差分信号的地磁场分布示意图在电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合才会提供主要的回流通路，见图 1-8-17所示尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加，要尽量避免也有些设计人员认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如何控制？不给共模信号提供地阻抗回路，势必会造成辐射，这种做法弊大于利误区二：认为保持等间距比匹配线长更重要在实际的布线中，往往不能同时满足差分设计的要求由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行，这时候我们该如何取舍呢？在下结论之前我们先看看下面一个仿真结果从上面的仿真结果看来，方案 1 和方案 2 波形几乎是重合的，也就是说，间距不等造成的影响是微乎其微的，相比较而言，线长不匹配对时序的影响要大得多再从理论分析来看，间距不一致虽然会导致差分阻抗发生变化，但因为差分对之间的耦合本身就不显著，所以阻抗变化范围也是很小的，通常在10%以内，只相当于一个过孔造成的反射，这对信号传输不会造成明显的影响而线长一旦不匹配，除了时序上会发生偏移，还给差分信号中引入了共模的成分，降低信号的质量，增加了可以这么说，差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理误区三：认为差分走线一定要靠的很近让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制的目的了如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4 倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的IC封装设计中经常会用采用，被称为结构，可以保证严格的差分阻抗控制，如图1-8-19差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题在一般频率，也不会是很严重的问题，实验表明，相距的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以满足的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题3．蛇形线蛇形线是中经常使用的一类走线方式其主要目的就是为了调节延时，满足系统时序设计要求设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，。
在ad中 怎么等长布线和蛇形布线
在ad中，怎么等长布线和蛇形布线在电路设计中经常遇到一些需要等长布线的情况，例如一些差分信号。
了解差分信号原理的都知道，差分信号传输数据是根据同一时刻俩个信号线之间电压的差值来传递数据的，如果线长不一样，信号传输的速度也就不一样，这样信号接收端接收到的信号压差就会出现错误。
这样看来，等长布线就变得非常重要了。
蛇形布线只是等长布线的一种方式而已。
那么如何进行等长布线呢？一、将需要等长处理的信号线分为类别。
Design->Classes->Net classes右击Net calsses->add class，将需要等长处理的网络添加到右边的格子里，点击close。
二、等长布线规则设置（拐角的弧度、宽度等）在布蛇行线时，只能在已经布好的线上修改，不能直接拉蛇线，所以得先布线，提前布好需要等长处理的线。
然后选择一条较长的线作为基准。
单击快捷键T、R，单击其中一根线（不要单击基准线，基准线不需要实际的操作，只是最长的那一条），按下TABLE键，进行蛇形规则设置。
选择From net，在右边基准线的网络。
设置完成后，点击ok。
三、蛇形布线在布蛇行线时，按快捷键“1”“2”“3”“4”“，”“。
”可以在走线时随时控制蛇行线的形状。
快捷键: 1 与2，改变蛇行线的拐角与弧度。
快捷键: 3 与4 改变蛇行线的宽度。
快捷键：，与。
改变蛇行线的幅度。
了解了这些，就可以开始布蛇行线了。
单击OK 退出设置，在刚才那条线上，按装走线的方向，拉动鼠标，一串漂亮的蛇行线就出来了。
∙在PCB中定义差分对∙适用的设计规则∙设置设计规则的辖域∙使用差分对向导定义规则∙差分对布线∙包括管脚交换的FPGA设计中全面的差分对支持∙差分对中对信号完整性的支持差分信号系统是采用双绞线进行信号传输的，双绞线中的一条信号线传送原信号，另一条传送的是与原信号反相的信号。
差分信号是为了解决信号源和负载之间没有良好的参考地连接而采用的方法，它对电子产品的干扰起到固有的抑制作用。