数字逻辑第四版白中英第三章
白中英数字逻辑习题答案
T2.1 分析下图所示的逻辑电路，写出表达式并进行简化。
A B
F
F = AB + B = AB
A
B
F
C
F = AB BABC CABC = AB + AC + BC + BC = AB + BC + BC
T2.2 分析下图所示的逻辑电路，写出表达式并进行简化。
A
AD
BD
B
BD
F
BC
C CD
D
[解]
T2.5 右图所示为数据总线上的一种判零电路，写出F的逻辑表达式， 说明该电路的逻辑功能。
A0
A3 A4
A7
F
A8
A11 A12
A15
[解]
F= A0A1A2A3+A4A5A6A7+A8A9A10A11+A12A13A14A15 = A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15
[解] 先由 F→ F’，在由 F’→ F，得： F = A + B+C
(2) F(A,B,C,D) = Σ(0,1,5,7,10,11,12,13,14,15)
AB CD 00 01 11 10
00 1
1
01 1 1 1
[解1] F = A B C + AB + BD + AC = A+B+C + A+B + B+D + A+C
AB CD 00 01 11 10
00
111
01 1 1
1
11 1
1
10
1
ABCD F
数字逻辑(白中英)课后习题答案
第四章习题答案1.设计4个寄存器堆。
解：寄存器组2. 设计具有4个寄存器的队列。
解：输入数据输出数据3．设计具有4个寄存器的堆栈解：可用具有左移、右移的移位寄存器构成堆栈。
栈顶SR 1SR 2SR 3输入数据输出数据压入弹出4．SRAM 、DRAM 的区别解：DRAM 表示动态随机存取存储器，其基本存储单元是一个晶体管和一个电容器，是一种以电荷形式进行存储的半导体存储器，充满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”。
数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因此内存需要不时地刷新。
电容需要电流进行充电，而电流充电的过程也是需要一定时间的，一般是0.2-0.18微秒（由于内存工作环境所限制，不可能无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。
DRAM 拥有更高的密度，常常用于PC 中的主存储器。
SRAM 是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持一个值，没有刷新周期，因此SRAM 比DRAM 要快。
SRAM 常常用于高速缓冲存储器，因为它有更高的速率；5. 为什么DRAM 采用行选通和列选通解：DRAM 存储器读/写周期时，在行选通信号RAS 有效下输入行地址，在列选通信号CAS 有效下输入列地址。
如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。
由于DRAM 需要不断刷新，最常用的是“只有行地址有效”的方法，按照这种方法，刷新时，是在RAS 有效下输入刷新地址，存储体的列地址无效，一次选中存储体中的一行进行刷新。
每当一个行地址信号RAS 有效选中某一行时，该行的所有存储体单元进行刷新。
6. 用ROM 实现二进制码到余3码转换 解： 真值表如下：8421码 余三码B3B2 B1 B0G3G2 G1G00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 1 1 01 0 0 01 0 1 01 1 0 01 1 1 10 0 0 10 0 1 10 1 0 10 1 1 110 0最小项表达式为：G 3=∑)9,8,7,6,5( G 2=∑)9,4,3,2,1( G 1=∑)8,7,4,3,0( G 0=∑)8,6,4,2,0( 阵列图为：G 3G 2G 1GB 3B 2B 1B B 07. 用ROM 实现8位二进制码到8421码转换解：输入为8位二进制数，输出为3位BCD 码，12位二进制数，所以，所需ROM 的容量为：28*12=30728.ROM、EPROM和EEPROM的区别解：ROM 指的是“只读存储器”，即Read-Only Memory。
数字逻辑 习题与答案.(优选)
F0 0 000 0 110 1 0
1
0 1 1
1
1 0 0
1
1 0 1
1
1 1 0
1
1 1 1
0
（3）逻辑图（4）波形图
14输入信号A，B，C的波形如图P1.2所示，试画出电路输出F1、F2的波形图
解：
波形如下：
第2章习题P56
2．分析图P2.2所示逻辑电路，其中S3、S2、S1、S0为控制输入端，列出真值表，说明F与A，B的关系。
习题与答案
《数字逻辑与数字系统（第四版）》，白中英
第1章习题P30
7证明下列等式
(2)
证明:
8用布尔代数简化下列各逻辑函数表达式
(4)
解:
9将下列函数展开为最小项表达式
(1)
解:
10用卡诺图化简下列各式
（2）
解：
由卡诺图知，
（4）
解：
12逻辑函数 ，试用真值表、卡诺图、逻辑图、波形图表示该函数。
解：（1）真值表（2）卡诺图
解：（1）表达式：
（2）真值表
S1 S0
F
0 0
0 1
1 0
1 1
0
（3）说明F与A，B的关系
F与A，B的关系如真值所示。
4．图P2.4所示为数据总线上的一种判零电路，写出F的表达式，说明该电路的逻辑功能。
解：（1）表达式
（2）功能说明
当且仅当全部输入都为0时，输出F才为1。
6．图P2.6所示为两种十进制数代码转换器，输入为余3码，分析输出是什么码。
最新文件----------------仅供参考--------------------已改成-----------word文本---------------------方便更改
《计算机组成原理-白中英版》习题答案
第二章运算方法和运算器1.写出下列各数的原码、反码、补码、移码表示（用8位二进制数）。
其中MSB是最高位（又是符号位）LSB是最低位。
如果是小数，小数点在MSB之后；如果是整数，小数点在LSB之后。
(1) -35/64 (2) 23/128 (3) -127 (4) 用小数表示-1 (5) 用整数表示-1解：(1)先把十进制数-35/64写成二进制小数：(-35/64)10=(-100011/1000000)2=(-100011×2-6)2=(-0.100011)2令x=-0.100011B∴ [x]原=1.1000110 (注意位数为8位) [x]反=1.0111001[x]补=1.0111010 [x]移=0.0111010(2) 先把十进制数23/128写成二进制小数：(23/128)10=(10111/10000000)2=(10111×2-111)2=(0.0001011)2令x=0.0001011B∴ [x]原=0.0001011 [x]反=0.0001011[x]补=0.0001011 [x]移=1.0001011(3) 先把十进制数-127写成二进制小数：(-127)10=(-1111111)2令x= -1111111B∴ [x]原=1.1111111 [x]反=1.0000000[x]补=1.0000001 [x]移=1.0000001(4) 令x=-1.000000B∴ 原码、反码无法表示[x]补=1.0000000 [x]移=0.0000000(5) 令Y=-1=-0000001B∴ [Y]原=10000001 [Y]反=11111110[Y]补=11111111 [Y]移=011111115.已知X和Y, 用变形补码计算X+Y, 同时指出运算结果是否溢出。
（2）X=0.11011 Y= -0.10101解：x+y = 0.00110无溢出6.已知X 和Y, 用变形补码计算X-Y, 同时指出运算结果是否溢出。
数字逻辑-第三章第1节-751
图3 - 2 硅二极管的电路图
图3 - 3 硅二极管的伏安特性 (a)输入电压 (b)二极管电流
iF———正向电流 RF———正向导通电阻(RF<100Ω) vF———导通时的正向压降
(2)反向电流
当外加负电压时,由于热激发形成少数载流子的漂移运动,
与外加反向电压大小无关。iR很小,但当温度升高时会使反向 电流增大。
(3)反向击穿电压
当反向电压超过某一值时,iR 急剧增加,这个电压为反向击 穿电压,因此反向工作电压不应超过这个值。
2. 二极管的过渡特性(动态特性)
由于二极管P-N空间电场的存在(存储电荷),当其开或关
时,它不会立即导通或关断,均有过渡时间,如图3-4所示。
当vI > VT 时,由于扩散运动(载流子)不会立即导通,加反 向电压时,由于漂移运动不会立即关断,存在正向导通时间tfc 和反向恢复时间tre。
主要是发射极向基区和集区发射扩散电子有个过程,受反
向偏压(基- 射)、射极结电容及正向驱动电流影响。
(2)上升时间tr 从0.1ICS 到0.9ICS所需时间。随着基区电子的积累增加, 建立起一定的电子浓度梯度,ICS正向驱动电流越大,则tr越小。 (3)存储时间ts 从ts负跳变开始到ICS下降到0.9ICS 的时间,退出饱和。
(4)下降时间tf ICS从0.9ICS 到0.1ICS的时间。当反向驱动电流增加时,tf 下降。
3. 开关参数
(1) VBE(sat)———基- 射饱和压降。 (2) VCE(sat)———集- 射饱和压降。 (3) ton———开启时间,ton = td + tr。 (4) toff———关闭时间,toff = ts + tf ,ts 是重要因素。
数字逻辑第四版华科出版1~7全答案
11
习题课
第 二 章 逻辑代数基础
2.1 假定一个电路中，指示灯F和开关A、B、C的关系为： F = (A+B)C，试画出相应的电路图。
解答：
A
U
B
C
F
精选ppt
12
习题课
2.2 用逻辑代数的公理、定理和规则证明下列表达式。
（1） (AB AC)ABAC
（2） A B A B A B A B 1 （3） A AB A B C C A B C AC B
1.7 将下列十进制数转换成二进制数、八进制数和十六进制 数(精确到小数点后4位)。
（1） 29 （2） 0.27 （3） 33.33
解答： （1） 29 = (11101)2＝(65)8＝(1D)16 （2） 0.27 = (0.0100)2＝(0.21)8＝(0.4 )16
（3）33.33 = (100001.0101)2 = (41.24)8= (41.2508)8= (41.2507)8 = (21.5)16 = (21.547B)16=(21.547A)16
20
习题课
2.7 将下列逻辑函数表示成“最小项之和”及“最大项之 积”形式 。
（1） F (A ,B ,C ,D ) B C D A B AC D B BC （2） F (A ,B ,C ,D )(A B AB )(B D C)D
解答： (1) F (A ,B ,C ,D ) B C D A B AC D B BC
精选ppt
3
习题课
1.4 最简电路是否一定最佳？为什么？
解答： 最简电路并不一定是最佳电路。最佳电路应满足全面的
性能指标和实际应用要求。
精选ppt
4
数字逻辑(第四版)复习大纲..
第一章数和编码第一节数制及其转换一、数字信号(Analog Signal)与模拟信号(Digital Signal)我们日常生活中接触的数据有两种：模拟数据和数字数据。
模拟数据(Analog Data)是由传感器采集得到的连续变化的值，例如温度、压力，以及目前在电话、无线电和电视广播中的声音和图像。
数字数据(Digital Data)则是模拟数据经量化后得到的离散的值，例如在计算机中用二进制代码表示的字符、图形、音频与视频数据。
目前，ASCII 美国信息交换标准码(American Standard Code for Information Interchange)已为ISO国际标准化组织和CCITT国际电报电话咨询委员会所采纳，成为国际通用的信息交换标准代码，使用7位二进制数来表示一个英文字母、数字、标点或控制符号；图形、音频与视频数据则可分别采用多种编码格式。
1、模拟信号与数字信号不同的数据必须转换为相应的信号才能进行传输：模拟数据一般采用模拟信号，例如用一系列连续变化的电磁波(如无线电与电视广播中的电磁波)，或电压信号(如电话传输中的音频电压信号)来表示；数字数据则采用数字信号，例如用一系列断续变化的电压脉冲(如我们可用恒定的正电压表示二进制数1，用恒定的负电压表示二进制数0)，或光脉冲来表示。
当模拟信号采用连续变化的电磁波来表示时，电磁波本身既是信号载体，同时作为传输介质；而当模拟信号采用连续变化的信号电压来表示时，它一般通过传统的模拟信号传输线路(例如电话网、有线电视网)来传输。
当数字信号采用断续变化的电压或光脉冲来表示时，一般则需要用双绞线、电缆或光纤介质将通信双方连接起来，才能将信号从一个节点传到另一个节点。
2、模拟信号与数字信号之间的相互转换模拟信号和数字信号之间可以相互转换：模拟信号一般通过PCM脉码调制(Pulse Code Modulation)方法量化为数字信号，即让模拟信号的不同幅度分别对应不同的二进制值，例如采用8位编码可将模拟信号量化为2^8=256个量级，实用中常采取24位或30位编码；数字信号一般通过对载波进行移相(Phase Shift)的方法转换为模拟信号。
白中英计算机组成原理第3章内部存储器
字扩展
总结词
字扩展是通过增加存储器芯片的数量来扩展存储容量的方法。
详细描述
字扩展是指通过增加存储器芯片的数量来扩展存储容量的方法。例如，将两个8 位存储器芯片组合成一个16位存储器，存储容量将增加一倍。
字位扩展
总结词
字位扩展是通过同时增加存储器的字 和位数来扩展存储容量的方法。
详细描述
字位扩展是指同时增加存储器的字和位 数来扩展存储容量的方法。例如，将两 个8位16字存储器芯片组合成一个16位 32字存储器，存储容量将增加一倍。
DRAM的特点和工作原理
集成度高
由于每个存储单元只有一 个电容和一个晶体管， DRAM的集成度较高。
功耗低
DRAM的功耗较低，因 为不需要像SRAM那样 不断刷新存储单元。
速度较慢
由于电容需要充电和放 电，DRAM的读写速度
较慢。
价格低
由于制造成本较低， DRAM的价格较低。
高速缓冲存储器（Cache）
主存通过地址总线、数据总线 和控制总线与CPU和其他设备 进行通信。
辅助存储器（硬盘、光盘等）
辅助存储器的容量较大，但访问速度较慢。
辅助存储器通常用于存储操作系统、应用程序、用户 数据等，当计算机关闭时，数据仍然保留在辅助存储
器中。
辅助存储器是计算机中用于长期存储数据的设 备，如硬盘、光盘、磁带等。
05
存储器的层次结构
高速缓存（Cache）
高速缓存是一种特殊类型的存 储器，用于存储CPU经常访问
的数据和指令。
高速缓存通常由静态随机存取存 储器（SRAM）构成，具有高速 访问速度，通常位于CPU内部或
与CPU紧密相邻。
高速缓存分为一级缓存（L1 Cache）、二级缓存（L2 Cache） 等，各级缓存容量和访问速度不 同。
数字电子技术基础(第四版)课后习题答案_第三章
第3章[题3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]BCAC AB Y BCAC AB C B A ABC Y ++=+++++=21)(B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[题3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。
COMP =0、Z=0的真值表从略。
[题3.3] 用与非门设计四变量的多数表决电路。
当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。
ABCD D ABC D C AB CD B A BCD A Y ++++= BCD ACD ABC ABC +++=B C D A C D A B D A B C ⋅⋅⋅=[题3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。
水箱中设置了3个水位检测元件A 、B 、C 。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
[解] 题3.4的真值表如表A3.4所示。
白中英数字逻辑习题答案
S1 S0 F2 F 0 0 1 1 0 1 0 1
F1 A AB AB 0
S3 S2 0 0 1 1 0 1 0 1
F2 1 A+B A+B A
A B
F1 S3 S2 S1 S0 0 0 1 1 0 1 0 1 × × × × × × × × F=F1F2 F1 F1 F1 F1 S3 S2 S1 S0 × × × × × × × × 0 0 1 1 0 1 0 1 F=F1F2 A AB AB 0
= A+B+C + A+B+C + A+D + C+D
1-15 写出下面逻辑图的函数表达式，要求表出每一级门的输出。
A B C D C D
ቤተ መጻሕፍቲ ባይዱ
AB
CD
CD+CD
AB(CD+CD)
CD
第一级门
第二级门
第三级门
1-20 输入信号A、B、C的波形如下所示。试画出F1、F2的波形图。
A B A B C
F1
F2
1-11 利用与非门实现下列函数，并画出逻辑图。
(1) F=ABC+AB C = AC = AC (2) F=(A+B)(C+D) = A B C D
1-12 利用或非门实现下列函数，并画出逻辑图。
(1) F=AB+AC
解：① F=AB+AC = AB AC = (A+B)(A+C) = (A+B)+(A+C)
B
当B=C=0时，F1= 0。
C F2
F2 = A B+B C+A C = AB+BC+AC 当A、B、C三个变量中有 两个及两个以上同时为“1” 时，F2 = 1 。
计算机组成原理第三章课件(白中英版)
03
比较
CISC注重提高指令的功能和灵活性，而RISC注重提高指令的执行速度
和效率。
MIPS指令系统介绍
MIPS（无互锁流水线微处理器 ）
一种基于RISC架构的处理器，采用简单的 指令集和流水线技术。
指令格式
MIPS指令采用固定长度的32位格式，包括 操作码、寄存器地址等部分。
寻址方式
流水线技术
MIPS支持多种寻址方式，如立即数寻址、 寄存器寻址、基址寻址等。
高级语言是一种面向问 题或面向过程的语言， 更加接近人类的自然语 言，需要经过编译器或 解释器转换成机器代码 才能执行。
02
CATALOGUE
运算方法和运算器
数据的表示方法和转换
数据的表示方法
包括原码、反码、补码等表示方 法，以及移码表示法。
数据之间的转换
介绍不同数据表示方法之间的转 换方法，如原码到补码的转换、 补码到移码的转换等。
THANKS
感谢观看
计算机组成原理第 三章课件白中英版
contents
目录
• 计算机系统概述 • 运算方法和运算器 • 存储系统 • 指令系统 • 中央处理器 • 总线系统
01
CATALOGUE
计算机系统概述
计算机系统的基本组成
01
02
03
硬件
包括中央处理器、存储器 、输入输出设备等，提供 基本的计算、存储和通信 功能。
VS
总线标准
常见的总线标准有ISA总线、EISA总线、 VESA总线和PCI总线等。
PCI总线和USB总线介绍
PCI总线
PCI（Peripheral Component Interconnect）总线是一种高性能的32位 或64位局部总线，用于连接高速的外部设 备。
清华大学数字逻辑课件-第3章3
Q CP
Q
D
Q CP
Q
D
Q CP
Q
D
电路特点： 统一时钟; 计数延迟与 位数无关。 CP
D2＝Q1， D1＝Q0， D0＝Q2， (逻辑功能？)
异步时序电路举例：异步计数器
Q0
Q
J
Q1
Q
Q
J “1”
Q2
Q
Q
J “1”
Q
CP K “1”
CP K
CP K
CP Q0
Q CP
Q1
Q
D
Q CP
异步减1计数器
Q0 Q1
Q
D Q CP
Q2
Q
D Q CP
CP
Q CP
Q
D
CP Q0
Q1 Q2
§2.2 同步时序电路的分析工具：
状态表、状态图、状态方程与激励表
功能表：描述电路输入输出关系 时序电路涉及触发器及电路的状态变化,必须引入 状态表(State Table)、状态图(State Diagram) 等分析工具 现态Qn ：时钟到来之前电路的状态 次态Qn+1 ：时钟到来之后电路的状态 状态表与状态图：反映输入与状态转换的关系 状态方程：状态转换的表达式 激励表：从现态转变到次态，对输入数据的要求
Q1 0 0 1 1 0 0 1 1
Q0 0 1 0 1 0 1 0 1
Q0位为1时, Q1位计数!
Q1 Q0位为11时, Q2位 计数！
观察分析得表达式：
J0=K0=1; J1=K1=Q0; J2=K2=Q1Q0;
J-K触发器应用：3位二进制计数器
“1” J CP Q0 Q _ Q J CP Q1 Q _ Q J CP Q2 Q _ Q J0=K0=1; J1=K1=Q0; J2=K2=Q1Q0;
数字逻辑第三四章讲义
0律 1律 重叠律 互补律 非律 长中含短， 留下短。 长中含反 ，去掉反 。
A AB A B
(A+B)(A+C)=A+BC
布尔代数基本定律
Rule 1.
A + 0 = A
OR Truth Table
Rule 2.
A + 1 = 1
2014-11-13
29
Rules of Boolean Algebra
与门
A B A B
F
A B
&
F
或门
A
F
B
A
≥1
F
非门
A A B A
F
1
F
异或门
F
A
B A B
=1
F
与非门
B
F
&
F
逻辑门符号
A B C D
&
？
≥1 Y
A B C
D
F AB CD
F
与或非ቤተ መጻሕፍቲ ባይዱ算
符号举例
第四章 布尔代数与逻辑化简
知识点
1. 两种逻辑表达式的形式: SOP and POS form. 2. 最大项maxterm 和最小项 minterm. 3. 三个基本定律十二个运算法则，以及三个布尔代数基本规则. 4. 摩根定理. 5. 使用布尔代数化简逻辑表达式。
Rule 7.
A · A = A
AND Truth Table
Rule 8.
AA 0
2014-11-13
32
Rules of Boolean Algebra
Rule 9. A A
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章时序逻辑
3.1 锁存器
3.2 触发器
3.3 寄存器和移位寄存器
3.4 计数器
3.5 定时脉冲产生器
3.6 同步时序逻辑分析
3.7 同步时序逻辑设计
返回目录
3.1 锁存器
3.1.1 锁存器的基本特性
3.1.2 基本SR锁存器
3.1.3 门控SR锁存器
3.1.4 门控D锁存器
3.1.1 锁存器的基本特性
图3.1
3.1.2 基本SR锁存器
图3.2
图3.3
图3.4
3.1.3 门控SR锁存器
图3.5
图3.6
3.1.4 门控D锁存器
图3.7图3.8
3.2 触发器
3.2.1 SR触发器
3.2.2 D触发器
3.2.3 JK触发器
3.2.4 触发器的应用和时间参数
图3.9 三种形式的触发器逻辑符号
3.2.1 SR触发器
图3.10
图3.11
图3.12
图3.13（a)
图3.14
图3.15 正沿JK触发器
图3.16
图3.17 JK触发器状态转换图
图3.18 触发器强置输入端
图3.19
3.2.4 触发器的应用和时间参数1.触发器的应用
•2.触发器的时间参数
图3.20
3.3 寄存器和移位寄存器
3.3.1 寄存器
3.3.2 移位寄存器
3.3.1 寄存器
图3.21
3.3.2 移位寄存器
图3.23 寄存器的七种结构类型
图3.24 右移寄存器逻辑图
图3.25 八位通用移位寄存器逻辑图
3.4 计数器
3.4.1 同步计数器
3.4.2 异步计数器
3.4.3 中规模集成计数器及应用
3.4.1 同步计数器
1.用计数方式构成的同步二进制计数器
图3.26 计数方式同步二进制计数器
图3.27 模8计数器状态转移图
• 2.用移位寄存器构成的同步二进制计数器
图3.29扭环计数器状态转移图和波形图
3.4.2 异步计数器1.异步二进制计数器
图3.30异步二进制计数器
2.异步十进制计数器
图3.31 异步十进制计数器
3.4.3 中规模集成计数器及应用1.中规模集成计数器的有关性能
图3.32 74LS163同步二进制计数器
2.用中规模计数器构成任意模数的计数器
图3.33 同步预置设计M=6计数器
3.用中规模计数器级联扩大模数
图3.34 中规模IC计数
器的级联
图3.35 三片十六进
制计数器构成的任
意分频计数器
3.5 定时脉冲产生器
3.5.1 时钟脉冲源电路
3.5.2 节拍脉冲产生器
3.5.3 数字钟
3.5.1 时钟脉冲源电路
图3.36 芯片555作为时钟源的电路结构
图3.37 石英晶体构成的时钟源电路结构
3.5.2 节拍脉冲产生器
图3.39 节拍脉冲产生器逻辑图
3.5.3 数字钟
图3.41数字钟逻辑结构图。