《数字逻辑与数字系统》课件第三章 时序逻辑课后习题答案
《数字逻辑与数字系统》课件第3章 时序逻辑-12
3.4 计数器
二、异步计数器
各触发器不使用同一个时钟脉冲源，状态变化时第一个触 发器与时钟脉冲同步，其他则要滞后一些时间。
第三章 时序逻辑
3.1 锁存器 3.2 触发器 3.3 寄存器和移位寄存器 3.4 计数器 3.6 同步时序逻辑分析 3.7 同步时序逻辑设计
3.3 寄存器和移位寄存器
一、寄存器
由锁存器或触发器组成、一次能够并行存储n位二进制数
据的逻辑部件称为寄存器。
三态门输出
74LS373： 逻 由8个D锁 辑 存器构成。 图
功能表
3.3 寄存器和移位寄存器
一、寄存器 由锁存器或触发器组成、一次能够并行存储n位二进制数 据的逻辑部件称为寄存器。 74LS374： 逻 由8个D触 辑 发器构成。 图
功能表
二、移位寄存器 在时钟信号控制下，将所寄存的数据向左或向右移位的寄 存器称为移位寄存器。
结构类型
二、移位寄存器 在时钟信号控制下，将所寄存的数据向左或向右移位的寄 存器称为移位寄存器。 右移寄存器逻辑图
分类
加法
计数逻辑功能 减法
状态变化顺序 可逆
计数器
进位基数 计数容量
二进制 十进制 任意进制
进位方式 时钟的接法
同步 异步
3.4 计数器
一、同步计数器
所有触发器使用同一个时钟脉冲源，每一个触发器的状态 变化都与时钟脉冲同步。
（1）写出驱动方程：
J0 = K0 = 1 J1 = K1 = Q0n J2 = K2 = Q0nQ1n
数字逻辑课本习题答案
习 题 五1. 简述时序逻辑电路与组合逻辑电路的主要区别。
解答组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。
组合电路具有如下特征：②信号是单向传输的，不存在任何反馈回路。
时序逻辑电路:若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。
时序逻辑○1○2 电路中包含反馈回路，通过反馈使电路功能与“时序”○3 电路的输出由电路当时的输入和状态(过去的输入)共同决定。
2. 作出与表1所示状态表对应的状态图。
表 1解答根据表1所示状态表可作出对应的状态图如图1所示。
图13.已知状态图如图2所示，输入序列为x=11010010，设初始状态为A，求状态和输出响应序列。
图 2解答状态响应序列：A A B C B B C B输出响应序列：0 0 0 0 1 0 0 14. 分析图3所示逻辑电路。
假定电路初始状态为“00”，说明该电路逻辑功能。
图 3 解答○1根据电路图可写出输出函数和激励函数表达式为 xK x,J ,x K ,xy J y xy Z 1111212=====○2 根据输出函数、激励函数表达式和JK 触发器功能表可作出状态表如表2所示，状态图如图4所示。
表2图4○3由状态图可知，该电路为“111…”序列检测器。
5. 分析图5所示同步时序逻辑电路，说明该电路功能。
图5解答○1根据电路图可写出输出函数和激励函数表达式为 )(D ,x y x D y y x Z 21112121212y x y y y y y x ⊕=+=+=○2 根据输出函数、激励函数表达式和D 触发器功能表可作出状态表如表3所示，状态图如图6所示。
表3图6○3由状态图可知，该电路是一个三进制可逆计数器(又称模3可逆计数器)，当x=0时实现加1计数，当x=1时实现减1计数。
6.分析图7所示逻辑电路，说明该电路功能。
数字逻辑 课后习题答案
4. 最简电路是否一定最佳？为什么？
解答
一个最简的方案并不等于一个最佳的方案。最佳方案应满足全面的性能指标 和实际应用要求。所以，在求出一个实现预定功能的最简电路之后，往往要根据 实际情况进行相应调整。
2. 数字逻辑电路具有哪些主要特点？
解答
数字逻辑电路具有如下主要特点：
● 电路的基本工作信号是二值信号。 ● 电路中的半导体器件一般都工作在开、关状态。 ● 电路结构简单、功耗低、便于集成制造和系列化生产。产品价格低
廉、使用方便、通用性好。 ● 由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可
第二章
1 假定一个电路中，指示灯 F 和开关 A、B、C 的关系为 F=(A+B)C
试画出相应电路图。 解答
电路图如图 1 所示。
图1
2 用逻辑代数的公理、定理和规则证明下列表达式：
(1) AB + AC = AB + AC (2) AB + AB + AB + AB = 1 (3) AABC = ABC + ABC + ABC
= (A + B) ⋅ (A + B) =B
( ) F = BC + D + D ⋅ B + C ⋅ (AC + B)
= BC + D + (B + C)(AC + B) = BC + D + BC(AC + B) = BC + D + AC + B = B + D + AC
大学_数字逻辑第四版(欧阳星明著)课后习题答案下载
数字逻辑第四版（欧阳星明著）课后习题答案下载数字逻辑第四版（欧阳星明著）课后答案下载第1章基础概念11.1概述11.2基础知识21.2.1脉冲信号21.2.2半导体的导电特性41.2.3二极管开关特性81.2.4三极管开关特性101.2.5三极管3种连接方法131.3逻辑门电路141.3.1DTL门电路151.3.2TTL门电路161.3.3CML门电路181.4逻辑代数与基本逻辑运算201.4.1析取联结词与正“或”门电路201.4.2合取联结词与正“与”门电路211.4.3否定联结词与“非”门电路221.4.4复合逻辑门电路221.4.5双条件联结词与“同或”电路241.4.6不可兼或联结词与“异或”电路241.5触发器基本概念与分类251.5.1触发器与时钟271.5.2基本RS触发器271.5.3可控RS触发器291.5.4主从式JK触发器311.5.5D型触发器341.5.6T型触发器37习题38第2章数字编码与逻辑代数392.1数字系统中的编码表示392.1.1原码、补码、反码412.1.2原码、反码、补码的运算举例472.1.3基于计算性质的几种常用二-十进制编码48 2.1.4基于传输性质的几种可靠性编码512.2逻辑代数基础与逻辑函数化简572.2.1逻辑代数的基本定理和规则572.2.2逻辑函数及逻辑函数的表示方式592.2.3逻辑函数的标准形式622.2.4利用基本定理简化逻辑函数662.2.5利用卡诺图简化逻辑函数68习题74第3章数字系统基本概念763.1数字系统模型概述763.1.1组合逻辑模型773.1.2时序逻辑模型773.2组合逻辑模型结构的数字系统分析与设计81 3.2.1组合逻辑功能部件分析813.2.2组合逻辑功能部件设计853.3时序逻辑模型下的数字系统分析与设计923.3.1同步与异步933.3.2同步数字系统功能部件分析943.3.3同步数字系统功能部件设计993.3.4异步数字系统分析与设计1143.4基于中规模集成电路(MSI)的数字系统设计1263.4.1中规模集成电路设计方法1263.4.2中规模集成电路设计举例127习题138第4章可编程逻辑器件1424.1可编程逻辑器件(PLD)演变1424.1.1可编程逻辑器件(PLD)1444.1.2可编程只读存储器(PROM)1464.1.3现场可编程逻辑阵列(FPLA)1484.1.4可编程阵列逻辑(PAL)1494.1.5通用阵列逻辑(GAL)1524.2可编程器件设计1604.2.1可编程器件开发工具演变1604.2.2可编程器件设计过程与举例1604.3两种常用的HDPLD可编程逻辑器件164 4.3.1按集成度分类的可编程逻辑器件164 4.3.2CPLD可编程器件1654.3.3FPGA可编程器件169习题173第5章VHDL基础1755.1VHDL简介1755.2VHDL程序结构1765.2.1实体1765.2.2结构体1805.2.3程序包1835.2.4库1845.2.5配置1865.2.6VHDL子程序1875.3VHDL中结构体的描述方式190 5.3.1结构体的行为描述方式190 5.3.2结构体的数据流描述方式192 5.3.3结构体的结构描述方式192 5.4VHDL要素1955.4.1VHDL文字规则1955.4.2VHDL中的数据对象1965.4.3VHDL中的数据类型1975.4.4VHDL的运算操作符2015.4.5VHDL的预定义属性2035.5VHDL的顺序描述语句2055.5.1wait等待语句2055.5.2赋值语句2065.5.3转向控制语句2075.5.4空语句2125.6VHDL的并行描述语句2125.6.1并行信号赋值语句2125.6.2块语句2175.6.3进程语句2175.6.4生成语句2195.6.5元件例化语句2215.6.6时间延迟语句222习题223第6章数字系统功能模块设计2556.1数字系统功能模块2256.1.1功能模块概念2256.1.2功能模块外特性及设计过程2266.2基于组合逻辑模型下的VHDL设计226 6.2.1基本逻辑门电路设计2266.2.2比较器设计2296.2.3代码转换器设计2316.2.4多路选择器与多路分配器设计2326.2.5运算类功能部件设计2336.2.6译码器设计2376.2.7总线隔离器设计2386.3基于时序逻辑模型下的VHDL设计2406.3.1寄存器设计2406.3.2计数器设计2426.3.3并/串转换器设计2456.3.4串/并转换器设计2466.3.5七段数字显示器(LED)原理分析与设计247 6.4复杂数字系统设计举例2506.4.1高速传输通道设计2506.4.2多处理机共享数据保护锁设计257习题265第7章系统集成2667.1系统集成基础知识2667.1.1系统集成概念2667.1.2系统层次结构模式2687.1.3系统集成步骤2697.2系统集成规范2717.2.1基于总线方式的互连结构2717.2.2路由协议2767.2.3系统安全规范与防御2817.2.4时间同步2837.3数字系统的非功能设计2867.3.1数字系统中信号传输竞争与险象2867.3.2故障注入2887.3.3数字系统测试2907.3.4低能耗系统与多时钟技术292习题295数字逻辑第四版（欧阳星明著）：内容提要点击此处下载数字逻辑第四版（欧阳星明著）课后答案数字逻辑第四版（欧阳星明著）：目录本书从理论基础和实践出发，对数字系统的基础结构和现代设计方法与设计手段进行了深入浅出的论述，并选取作者在实际工程应用中的一些相关实例，来举例解释数字系统的设计方案。
数字逻辑与数字系统习题解答与实验指导
组合逻辑电路是指由逻辑门电路组成的电路，其输出仅取决于当前的输入状态。常见的组合逻辑电路有加法器、 比较器、多路选择器等。设计时需要依据实际需求选择合适的逻辑门电路，并按照一定的逻辑关系连接，实现所 需的逻辑功能。
组合逻辑电路设计
总结词
利用卡诺图化简逻辑表达式
详细描述
卡诺图是一种用于化简逻辑表达式的图形方法。通过将逻辑表达式转换为卡诺图 ，可以直观地观察到最小项的分布情况，从而简化表达式。在卡诺图上，将相邻 的最小项进行合并，可以进一步化简表达式，得到最简结果。
详细描述
状态图是一种用于描述时序逻辑电路状态转 移的图形工具。通过将电路的状态进行抽象 表示，可以直观地观察到状态之间的转移关 系和转移条件。在设计时序逻辑电路时，利 用状态图可以方便地进行状态转移分析，确 保设计的正确性和可靠性。
时序逻辑电路设计
要点一
总结词
利用同步时序逻辑电路实现时序控制
要点二
04
习题解答与解析
基础习题解答
基础习题解答
针对数字逻辑与数字系统的基础知识，提供详细的解题步骤和答案，帮助学生巩固基础知 识，提高解题能力。
总结词
详细、易懂
详细描述
基础习题解答部分将针对数字逻辑与数字系统的基础知识，如逻辑门电路、组合逻辑电路 、时序逻辑电路等，提供详细的解题步骤和答案。这些题目将帮助学生更好地理解和掌握 基础知识，提高解题技巧和思维能力。
未来发展趋势和研究方向
随着技术的不断发展，数字逻辑与数 字系统的设计将更加注重高集成度、 低功耗、高速等方面的发展。
在未来的研究中，将更加注重算法优 化、并行计算、可重构计算等方向的 研究，以提高数字系统的性能和能效。
随着人工智能和物联网技术的快速发 展，数字逻辑与数字系统将更多地应 用于智能硬件和嵌入式系统的设计。
数字逻辑第3章答案
F， A B[(C D)E G]
5 (1) 如果已知 X + Y 和 X + Z 的逻辑值相同,那么 Y 和 Z 的逻
辑值一定相同。正确吗?为什么? (2) 如果已知 XY 和 XZ 的逻辑值相同,那么那么 Y 和 Z 的逻辑值
一定相同。正确吗?为什么? (3)如果已知 X + Y 和 X + Z 的逻辑值相同,且 XY 和 XZ 的逻辑
(1) F(A, B,C, D) BD AD CD CD ACD ABD
(2) F(A, B,C, D) (AB AB) C (AB AB) C
解答
G(A, B,C, D) AB BC AC (A B C) ABC
(1) 当 b a 时，令 a=1,b=0 能得到最简“与-或”表达式： F BC CD ACD （3 项）
(2) 当 a=1,b=1 时，能得到最简的“与-或”表达式：
F BC CD AC （3 项）
11 用列表法化简逻辑函数
F(A, B,C, D) m(0,2,3,5,7,8,10,11,13,15)
10
0
0
01 0 0 1 1
1
1
10 0 0 1 1
1
1
11 0 1 0 1
0
0
4 求下列函数的反函数和对偶函数： (1) F AB AB
(2) F A B A C C DE E
(3) F (A B)(C DAC)
(4) F A B CD E G
值相同，那么 Y = Z。正确吗?为什么? (4) 如果已知 X+Y 和 X·Y 的逻辑值相同,那么 X 和 Y 的逻辑值
数字逻辑课后答案 第三章
第三章 时序逻辑1.写出触发器的次态方程，并根据已给波形画出输出 Q 的波形。
解：2. 说明由RS 触发器组成的防抖动电路的工作原理，画出对应输入输出波形解：3. 已知JK 信号如图，请画出负边沿JK 触发器的输出波形（设触发器的初态为0）1)(1=+++=+c b a Qa cb Q nn4. 写出下图所示个触发器次态方程，指出CP 脉冲到来时，触发器置“1”的条件。
解：（1），若使触发器置“1”，则A 、B 取值相异。
（2），若使触发器置“1”，则A 、B 、C 、D 取值为奇数个1。
5.写出各触发器的次态方程，并按所给的CP 信号，画出各触发器的输出波形（设初态为0）解：6. 设计实现8位数据的串行→并行转换器。
B A B A D +=DC B A K J ⊕⊕⊕==Q AQ B Q D Q C Q E Q F Q7. 分析下图所示同步计数电路解：先写出激励方程，然后求得状态方程状态图如下：该计数器是五进制计数器，可以自启动。
8. 作出状态转移表和状态图，确定其输出序列。
解：求得状态方程如下故输出序列为：000119. 用D 触发器构成按循环码(000→001→011→111→101→100→000)规律工作的六进制同步计数器解：先列出真值表，然后求得激励方程PS NS 输出N0 0 0 0 0 1 00 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 1 0 1 1 0 0 0 1 0 0 0 0 0 1化简得：逻辑电路图如下：n Q 2n Q 1n Q 012+n Q 11+n Q 10+n Q n n n nn n n n n n nnQ Q Q Q Q Q Q Q Q Q Q Q Z 121002*********+==+==+++nnn nnn nnnn QQ Q D QQ Q D QQ Q Q D 121211121122+====+==+++10. 用D 触发器设计3位二进制加法计数器，并画出波形图。
数字电路与数字逻辑4时序逻辑电路习题解答
4 62习 题1．解：QQRS3．解： CP =0时，R D =S D =0，Q n+1=Q n ； CP =1时，S R R =D ，S D =S ；1D D n n n n Q S R Q S RSQ S RQ +=+=+=+不管S 、R 输入何种组合，锁存器均不会出现非正常态。
5．解：（1）系统的数据输入建立时间t SUsys =或门的传输延迟+异或门的传输延迟+锁存器的建立时间-与门的传输延迟=t pdOR +t pdXOR + t SU - t pdAND =18ns+22ns+20ns -16 ns =44ns 。
（2）4 63当C =1时， J =X X K = X Q K Q J Q n n n =+=+1 为D 触发器9． 解：当EN =0 ，Q n+1=Q n ；当EN =1，Q n+1=D ，则D EN Q EN Q n n ⋅+⋅=+11，令D EN Q EN D n ⋅+⋅=1即可。
10．解：根据电路波形，它是一个单发脉冲发生器，A 可以为随机信号，每一个A 信号的下降沿后；Q 1端输出一个脉宽周期的脉冲。
12．解：（1）（2）4 6415． 解：X =0时，计至9时置0000：03Q Q LD =，D 3D 2D 1D 0=0000X =1时，计至4时置1011：23Q Q LD =，D 3D 2D 1D 0=10112303Q Q X Q Q X LD +=，D 2=0，D 3=D 1=D 0=X16．解：当片1计数到1001时，置数信号LD 为低电平，这时，再来一个CP 脉冲，下一个状态就进入0000。
应该等到片0和片1的状态同时为1001时，片1的下一个状态才能进入0000。
改进后电路为：对改进后电路的仿真结果：17.解：4 6518．解：19． 解：从图所示电路图可知，S 1S 0=01，根据表4.8-3所示的74LS194功能表，电路处于右移功能。
右移数据输入端的逻辑表达式为：32IR Q Q D =。
数字逻辑与数字系统第四版课后答案
第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制49 110001 6153 110101 65127 1111111 177635 1001111011 11737.493 111.1111 7.7479.43 10011001.0110111 231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010 10 12111101 61 751011100 92 1340.10011 0.59375 0.46101111 47 5701101 13 153.将下列十进制数转换成8421BCD码1997=0001 1001 1001 011165.312=0110 0101.0011 0001 00103.1416=0011.0001 0100 0001 01100.9475=0.1001 0100 0111 01014.列出真值表，写出X的真值表达式A B C X0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 X=A BC+A B C+AB C+ABC 5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1) (A⊕B)⊕C=A⊕(B⊕C)A B C (A⊕B)⊕C A⊕(B⊕C)0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 01 0 0 1 11 0 1 0 01 1 0 0 01 1 1 1 1所以由真值表得证。
（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C0 0 0 1 10 0 1 0 00 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 1 11 1 1 0 07.证明下列等式（1）A+A B=A+B证明：左边= A+A B=A(B+B)+A B=AB+A B+A B=AB+A B+AB+A B=A+B=右边(2)ABC+A B C+AB C=AB+AC证明：左边= ABC+A B C+AB C= ABC+A B C+AB C+ABC=AC(B+B )+AB(C+C ) =AB+AC =右边（3） E D C CD A C B A A )(++++=A+CD+E 证明：左边=E D C CD A C B A A )(++++ =A+CD+A B C +CD E =A+CD+CD E =A+CD+E =右边（4） C B A C B A B A ++=C B C A B A ++ 证明：左边=C B A C B A B A ++=C B A C AB C B A B A +++)( =C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式9.将下列函数展开为最小项表达式 (1) F(A,B,C) =Σ(1,4,5,6,7)(2) F(A,B,C,D) = Σ(4,5,6,7,9,12,14) 10.用卡诺图化简下列各式（1）C AB C B BC A AC F +++=化简得F=C(2)C B A D A B A D C AB CD B A F++++=F=D A B A +（3） F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)化简得F=D BC D C A BC A C B D C ++++ (4) F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)化简得F=AC AD B A ++11.利用与非门实现下列函数，并画出逻辑图。
数字逻辑课后习题答案(华中科技大学出版社-欧阳星明主编)ppt课件
精选编辑ppt
7
习题课
1.8 如何判断一个二进制数B＝b6b5b4b3b2b1b0能否被(4)整除？
解答： 因 为 B＝ b6b5b4b3b2b1b0 ， 所 以 ( B)2= b6×26＋
反函数： FAB C EBD B G E 对偶函数：F 'A B C E B D E B G
精选编辑ppt
17
习题课
2.5 回答下列问题： （1）如果已知X＋Y＝X＋Z，那么Y＝Z。正确吗？为什么？ （2）如果已知XY＝XZ，那么Y＝Z。正确吗？为什么？ （3）如果已知X＋Y＝X＋Z，且XY＝XZ，那么Y＝Z。正确吗？
解答：
（1） 反函数：
FAB AB
F A B A B (A B )A ( B ) A B A B
对偶函数： F '(A B )A (B )A B A B
（2） F(A B )A (C )C (D) E E
反函数： F ( A B A C C ( D E )E ) A B E A C E C D E
babaaba?aab?互补率1右边??bbabba???2左边结合率cbaa??cccaba?bbcaccba???bbccaabbccaaccbbaabbaa??????bbccaaccbbaaccbbaa????3左边右边14cacbba??cacbba??cacbabaabc??右边?c?b4右边习题课习题课23用真值表验证下列表达式
习题课
第 一 章 基本知识
1.1 什么是数字信号？什么是模拟信号？试各举一例。
数字逻辑与数字系统(第四版)课后答案
第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制49 110001 6153 110101 65127 1111111 177635 1001111011 11737.493 111.1111 7.7479.43 10011001.0110111 231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010 10 12111101 61 751011100 92 1340.10011 0.59375 0.46101111 47 5701101 13 153.将下列十进制数转换成8421BCD码1997=0001 1001 1001 011165.312=0110 0101.0011 0001 00103.1416=0011.0001 0100 0001 01100.9475=0.1001 0100 0111 01014.列出真值表，写出X的真值表达式A B C X0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 X=A BC+A B C+AB C+ABC 5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1) (A⊕B)⊕C=A⊕(B⊕C)A B C (A⊕B)⊕C A⊕(B⊕C)0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 01 0 0 1 11 0 1 0 01 1 0 0 01 1 1 1 1所以由真值表得证。
（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C0 0 0 1 10 0 1 0 00 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 1 11 1 1 0 07.证明下列等式（1）A+A B=A+B证明：左边= A+A B=A(B+B)+A B=AB+A B+A B=AB+A B+AB+A B=A+B=右边(2)ABC+A B C+AB C=AB+AC证明：左边= ABC+A B C+AB C= ABC+A B C+AB C+ABC=AC(B+B )+AB(C+C ) =AB+AC =右边（3） E D C CD A C B A A )(++++=A+CD+E 证明：左边=E D C CD A C B A A )(++++ =A+CD+A B C +CD E =A+CD+CD E =A+CD+E =右边（4） C B A C B A B A ++=C B C A B A ++ 证明：左边=C B A C B A B A ++=C B A C AB C B A B A +++)( =C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式9.将下列函数展开为最小项表达式 (1) F(A,B,C) =Σ(1,4,5,6,7)(2) F(A,B,C,D) = Σ(4,5,6,7,9,12,14) 10.用卡诺图化简下列各式（1）C AB C B BC A AC F +++=化简得F=C(2)C B A D A B A D C AB CD B A F++++=F=D A B A +（3） F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)化简得F=D BC D C A BC A C B D C ++++ (4) F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)化简得F=AC AD B A ++11.利用与非门实现下列函数，并画出逻辑图。
数字逻辑与数字系统》课后习题答案
-8-
《数字逻辑与数字系统》课后习题答案
-9-
《数字逻辑与数字系统》课后习题答案
- 10 -
《数字逻辑与数字系统》课后习题答案
- 11 -
《数字逻辑与数字系统》课后习题答案
- 12 -
《数字逻辑与数字系统》课后习题答案
- 13 -
《数字逻辑与数字系统》课后习题答案
- 14 -
《数字逻辑与数字系统》课后习题答案
《数字逻辑与数字系统》课后习题答案
-1-
《数字逻辑与数字系统》课后习题答案
-2-
《数字逻辑与数字系统》课后习题答案
-3-
《数字逻辑与数字系统》课后习题答案
-4-
《数字逻辑与数字系统》课后习题答案
-5-
《数字逻辑与数字系统》课后习题答案
-6-Leabharlann 《数字逻辑与数字系统》课后习题答案
-7-
《数字逻辑与数字系统》课后习题答案
第三章 数字逻辑课件
图3.3 常用逻辑门的两种表示形式 电路名称 原符号
1
变形符号
跟随器
非 门
1
&
≥1
与 门
或 门
与非门
或非门 与或非门
&
≥1 & ≥1
异或门
=1
⒉ 门的等效符号:
对上述常用门中输入信号进行有效级变换(变反)，并 按照DeMorgan定律得到的门的等效符号。 实际上，等效变换即为小圆圈（表示反相器）在门 的符号上的出现和移动。如下图
• 目的：使逻辑电路的功能一目了然 • 结果：使所选用器件引端的有效级 与 所给的信号有效级 相匹配 • 方法：对器件引端的有效级进行变换。
例：下面两组的各四种分别表示四个完成同一逻辑功能的器件：
四种 “或” 功能 四种 “与” 功能
≥1 ≥1 ≥1 ≥1
或门（7432）
& 与门（7408）
或非门（7402）
第三章
组合逻辑电路的分析与设计
Combinational Logic Circuit Analysis & Design
逻辑电路的分类：组合逻辑电路
Combinational Logic Circuit 时序逻辑电路 Sequential Logic Circuits
组合逻辑电路的特点：电路输出仅取决于当时的输入， 而与过去的输入情况无关。 时序逻辑电路的特点：电路输出不仅取决于当时的输入， 而且也与过去的输入情况有关， 即与过去的电路状态有关。
逻辑非符号体制
在本体制下存在两级对应关系： ⑴ 电路的外部逻辑状态与内部逻辑状态的对应关系。 例：所示框图中 a、b、c、d为外部逻辑状态； ENABLE、DO、RDY、SID为内部逻辑状态。
数字逻辑课后答案
F = ABC + ABC
= (A + B + C)(A + B + C )
10
1
0
1
1
F的卡诺图 的卡诺图 ABC
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第2章习题 章习题 2.8用卡诺图化简法求出最简与-或表达式和最简或-与表达式。 ⑵ F(A, B, C, D ) = BC + D + D(B + C )⋅ (AD + B) 解： 画出逻辑函数的卡诺图。 先转换成与或表达式
Y2 = B Y2 = A
EN = 1 门2、4打开 Y1 = B
A B EN Y1 Y2
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题 章习题 3.13 在图3.65(a)所示的D触发器电 路中，若输入端D的波形如图 3.66(b) 所示，试画出输出端Q的波 形（设触发器初态为0）。 解： 触发器初态为0 在CP=1期间， Qn+1=D Q CP D
F = (A + B)(A + C)(C + D )(B + D )
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第2章习题 章习题 2.9用卡诺图判断函数F(A,B,C,D)和G(A,B,C,D) 之间的关系。
F(A, B, C, D ) = BD + A D + CD + ACD G (A, B, C, D ) = BD + CD + ACD + ABD
⊕ ⊕⊕⊕ ⊕
⊕ ⊕⊕⊕ ⊕⊕
⑵ (1100110)2 = 64+32+4+2 = (102)10 = (0001 0000 0010)8421码 (1100110)2 =( 1010101 )格雷码 ?
数字电路逻辑设计课后习题答案第三章
3-1 分析题图3-1所示电路，写出电路输出Y 1和Y 2的逻辑函数表达式，列出真值表，说明它的逻辑功能。
解：由题图3-1从输入信号出发，写出输出Y 1和Y 2的逻辑函数表达式为1Y A B C =⊕⊕ ； 2()()Y A B C AB A B C A =⊕⋅⋅=⊕⋅+B将上式中的A 、 B 、C 取值000～111，分别求出Y 1和Y 2，可得出真值表如题解 表3-1所示。
题解 表3-1ABCA B ⊕()A B C ⊕⋅AB1Y2Y0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 1 0 0 1 1 1 0 0 0 1 0 1 111111综上，由题解 表3-1可以看出，该电路实现了一位全加器的功能。
其中，A 和B 分别是被加数及加数，C 为相邻低位来的进位数；Y1为本位和数，Y 2为相邻高位的进位数。
3-2 分析题图3-2所示电路，要求：写出输出逻辑函数表达式，列出真值表，画出卡诺图，并总结电路功能。
解：由题图3-2从输入信号出发，写出输出F 的逻辑函数表达式为()()F A B C D =:::将上式中的A 、 B 、C 、D 取值0000～1111，求出F ，可得真值表和卡诺图分别如题解 表3-2和题解 图3-1所示。
题解 表3-2A B C DA B : C D :F0 0 0 0 1 1 1 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 1 1 1 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 1 1 0 0 0 1 0 1 1 1 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 0 11 0 1 0 0 0 1 1 0 1 1 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 1 1 1综上，由题解 表3-2可以看出，当输入A 、 B 、C 、D 中含有偶数个“1”时，输出；否则，当输入A 、 B 、C 、D 中含有奇数个“1”时，输出。
数字电路 第三章习题答案PPT课件
FBCBC
F D 0 ( A 1 A 0 ) D 1 ( A 1 A 0 ) D 2 ( A 1 A 0 ) D 3 ( A 1 A 0 ) 令A 1 ： B , A 0C 得 D 1 ： D 2 1 , D 0 D 3 0
精选ppt课件2021
32
3-16 用74LS138三—八线译码器和与非门实现下列逻辑函数。
m (1,2,3,7)
Y 2 A B C A B C A B C A B Cm (2,3,4,5)
Y 3(A B )A ( C )A B A C A B AC
A B C A B C A B C AB Cm (0,1,5,7)
Y4ABC ABC m(0,7)
精选ppt课件2021
33
3-16 用74LS138三—八线译码器和与非门实现下列逻辑函数。
精选ppt课件2021
22
3-11
试用六个与非门设计一个水箱控制电路。图为水箱示意图。A、B、C是三个电极。 当 电极被水浸没时，会有信号输出。水面在A，B间为正常状态，点亮绿灯G；水面在B、 C间或在A以上为异常状态，点亮黄灯Y；水面在C以下为危险状态．点亮红灯R。
解: 根据题意，该控制电路有三个输入A，B，C; 三个输出G， Y，R。G代表绿灯，Y代表黄灯，R代表红灯。状态赋值如下：1 表示水在电极之上，0表示水在电极之下; 1表示灯亮，0表示灯灭。 按照题意列出的真值表如下。由真值表画出的卡诺图：
15
其他电路：
精选ppt课件2021
16
精选ppt课件2021
17
精选ppt课件2021
18
精选ppt课件2021
19
3-10 试用与非门设计一个逻辑选择电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章时序逻辑
1.写出触发器的次态方程，并根据已给波形画出输出 Q 的波形。
解：1)
(
1
= ++
+
=+
c
b
a
Q
a c
b
Q n
n
2. 说明由RS触发器组成的防抖动电路的工作原理，画出对应输入输出波形
解：
3. 已知JK信号如图，请画出负边沿JK触发器的输出波形（设触发器的初态为0）
4. 写出下图所示个触发器次态方程，指出CP 脉冲到来时，触发器置“1”的条件。
解：（1）B A B A D +=，若使触发器置“1”，则A 、B 取值相异。
（2）D C B A K J ⊕⊕⊕==，若使触发器置“1”，则A 、B 、C 、D 取值为奇数个1。
5.写出各触发器的次态方程，并按所给的CP 信号，画出各触发器的输出波形（设初态为0）
解：
6. 设计实现8位数据的串行→并行转换器。
Q A Q B Q D Q C Q E Q F Q G Q H
7. 分析下图所示同步计数电路
解：先写出激励方程，然后求得状态方程
状态图如下：
该计数器是五进制计数器，可以自启动。
8. 作出状态转移表和状态图，确定其输出序列。
解：求得状态方程如下
故输出序列为：00011
9. 用D触发器构成按循环码(000→001→011→111→101→100→000)规律工作的六进制同步计数器
解：先列出真值表，然后求得激励方程
PS NS 输出
n Q
2
n
Q
1
n
Q
1
2
+
n
Q1
1
+
n
Q10+n
Q N
0 0 0 0 0 1 0 0 0 1 0 1 1 0
0 1 1 1 1 1 0
1 1 1 1 0 1 0 1 0 1 1 0 0 0 1 0 0 0 0 0 1
化简得：
n n n n
n n n n n n n
n
Q Q Q Q Q Q Q Q Q Q Q Q Z 121002*********+==+==+++
n
n
n n
n
n n
n
n
n Q
Q Q D Q
Q Q D Q
Q Q Q D 1
2
1
2
1
1
1
2
1
1
2
2
+====+==+++
逻辑电路图如下：
10. 用D 触发器设计3位二进制加法计数器，并画出波形图。
CP
0 00
1 1
1
2
2 2
) (
Q D Q
Q D
Q
Q
Q
Q
Q D
=⊕
=
⊕+
=
11. 用下图所示的电路结构构成五路脉冲分配器，试分别用简与非门电路及74LS138集成译码器构成这个译码器，并画出连线图。
解：先写出激励方程，然后求得状态方程
Q1n+1 = Q1n + Q3n Q1n = Q1n +Q3n
Q2n+1 = Q2n + Q1n Q2n = Q2n + Q1n
Q3n+1 = Q1n Q3n + Q2n Q3n
得真值表
得状态图
译码器功能表
若用与非门实现，译码器输出端的逻辑函数为：
3243
132********Q Q Y Q Q Y Q Q Y Q Q Y Q Q Y =====
若用译码器74LS138实现,译码器输出端的逻辑函数为：
32143
213321232113210Q Q Q Y Q Q Q Y Q Q Q Y Q Q Q Y Q Q Q Y =====
G G 0314
2
12 若将下图接成12进制加法器，预置值应为多少？画出状态图及输出波形图。
解：预置值应C=0，B ＝1，A ＝1。
0000 →0011 →0100 →0101 →0110 →0111
↓
1111 ←1110 ←1101 ←1100 ←1011 ←1000
↑
13. 分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明它是Mealy 型电路还是Moore 型电路以及电路的功能。
解： 电路的状态方程和输出方程为：
n
n
n
n
n
n
n n
n Q
Q Z Q
Q X Q Q X Q
Q
Q 2
1
2
1
2
1
1
2
1
1
1)()(=⊕+⊕==++
该电路是Moore 型电路。
当X=0时，电路为模4加法计数器； 当X=1时，电路为模4减法计数器
14. 分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明这个电路能对何种
序列进行检测？
解：电路的状态方程和输出方程为：
01 / 000 / 00 011 / 011 / 011 / 0
X =1X =000 / 100 / 000 / 1
0 11 01 1
Q 2n+1 Q 1n+1/ Z Q 2n Q 1n
由此可见，凡输入序列 “110”,输出就为“1” 。
15. 作“101”序列信号检测器的状态表，凡收到输入序列101时，输出为 1 ；并规定检测的101序列不重叠。
解： 根据题意分析，输入为二进制序列x ，输出为Z ；且电路应具有3个状态： S0、S1、S2。
列状态图和状态表如下：
16. 某计数器的波形如图示。
解：（1）确定计数器的状态
计数器循环中有7个状态。
S 1 / 0 S 1 / 0 S 0 / 1
X =1
X =0
S 0 / 0 S 2 / 0 S 0 / 0
S 0 S 1 S 2
NS / Z
PS
n
n
n
n
n
n
n
n
n
n
n
n
n
Q
Q
Q
D
Q
Q
Q
Q
Q
Q
Q
D
Q
Q
D
Q
1
2
3
1
1
1
1
2
1
2
1
3
2
1
2
2
3
1
3
+
=
=
+
+
=
=
=
=
+
+
+
17. 对状态表进行编码，并做出状态转移表，用D触发器和与非门实现。
解：｛B,F｝，｛D,E｝为等价状态，化简后的状态表为
，C=10，D=11，则
11 / 1
10 / 1
0 0
10 / 1
00 / 0
10 / 0
X =1
X =0
01 / 0
10 / 1
11 / 0
0 1
1 0
1 1
Q
1
n+1 Q
2
n+1/ Z
Q
1
n Q
2
n
电路的状态方程和输出方程为
18. 某时序机状态图如下图所示。
请用“一对一法”设计其电路解：
K Q K Q Q D K Q K Q Q D K
Q K Q Q D
K Q K Q Q D n n n n n
n n n n n n n 32133121221011130100+==+==+==+==++++
19
．某时序机状态图如下所示，用“计数器法”设计该电路 解：
若编码为： S0=00 S1=01 S2=11 S3=10：
则
01000 0111100
k =1k =0011010
0 11 11 0
Q 1n+1 Q 2n+1Q 1n Q 2n
次态方程为： n
n
n
n
n n n
n Q Q KQ Q K Q KQ Q K Q 21211
22
111
++=+=++。