数字逻辑电路第八章
门电路和组合逻辑电路
解
8.1逻辑代数基础知识
二进制整数转换为十六进制数的方法是：将二进制整数从最低 位开始，每四位一组，将每组都转换为一位的十六进制数。 例8-3 写出二进制数10011101010的十六进制表示。 解 因为 0100 1110 1010 ↓ ↓ ↓ 4 E A 所以，（10011101010）2=（4EA）16 ②十六进制整数转换为二进制数 十六进制整数转换为二进制数的方法是：将十六进制整数的每 解 因为 3 B 9 ↓ ↓ ↓
8.1逻辑代数基础知识
第三步：根据题义及上述规定列出函数的真值表如表8-8所示。 一般地说，若输入逻辑变量A、B、C„的取值确定以后，输出 逻辑变量L的值也唯一地确定了，就称L是A、B、C的逻辑函 数，写作： L=f（A，B，C„） 逻辑函数与普通代数中的函数相比较，有两个突出的特点： （1）逻辑变量和逻辑函数只能取两个值0和1。 （2）函数和变量之间的关系是由“与”、“或”、“非”三 种基本运算决定的。 2．逻辑函数的表示方法 逻辑函数的表示方法主要有三种，它们是真值表、函数表达 式和逻辑图。
8.1.1概述
逻辑代数是一种描述客观事物间逻辑关系的数学方法，它是英 国数学家乔治•布尔创立的，所以又称布尔代数，该函数表达 式中逻辑变量的取值和逻辑函数值都只有两个值，即0和1。这 两个值不具有数量大小的意义，仅表示客观事物的两种相反的 状态，如开关的闭合与断开；晶体管的饱和导通与截止；电位 的高与低；真与假等。数字电路在早期又称为开关电路，因为
第八章 门电路和组合逻辑电路
8.1逻辑代数基础知识 8.2基本逻辑门电路 8.3组合逻辑电路的分析与设计 8.4常用组合逻辑器件
8.1逻辑代数基础知识
数字电路是电子电路中的一类，它与模拟电路不同，数字电路 处理的信号是离散变化的脉冲信号，而模拟电路处理的是连续 变化的模拟信号。因为逻辑代数是分析和研究数字逻辑电路的 基本工具，而逻辑门电路是构成数字电路的基本单元，故本章 在介绍了逻辑代数的基础知识后，讲述了逻辑门电路及其构成， 最后介绍了组合逻辑电路的分析和设计方法以及常用的中小规 模组合逻辑器件。
数字电路各章的重点、难点和教学要求
一、各章的重点、难点和教学要求（这里所的难点内容中的难点，不包括非重点内容中的难点。
）第一章逻辑代数基础逻辑代数是本书中分析和和设计数字逻辑电路时使用的主要数学工具，所以把它安排在第一章。
本章重点内容有：1、逻辑代数的基本公式和常用公式：2、逻辑代数的基本定理；3、逻辑函数的各种表示方法及相互转换；4、逻辑函数的化简方法；5、约束项、任意项、无关项的概念以及无关项在化简逻辑函数中的应用。
“最小项”和“任何一个逻辑函数式都可以化为最小项之和形式”是两个非常重要的概念，在逻辑函数的化简和变换中经常用到。
而“最大项”用得很少，不是本章的重点内容。
第一章里没有太难掌握的内容。
稍微难理解一点的是约束项、任意项、无关项这几个概念。
建议讲授过程中多举几个例子，这样可加深对这几个概念的理解。
第二章门电路虽然这章讨论的只是门电路铁外特性，但无论集成电路内部电路多么复杂，只要它们和这一章所讲的门电路具有相同的输入、输出电路结构，则这里对输入、输出特性的分析对它们也同样适同。
因此，这一章是全书对电路进行分析的基础。
本章的重点内容包括以下三个方面：1、半导体二极管三极管（包括双极型和MOS型）开关装态下的等效电路和外特性；2、TTL电路的外特性及其应用；3、CMOS电路的外特性及应用。
为了正确理解和运用这些外特性，需要了解TTL电路和CMOS电路的输入电路和输出电路结构及它们的工作原理。
内部的电路结构不是重点内容。
鉴于CMOS电路在数字集成电路中所占的比重已远远超过了TTL电路，建议在讲授时适当加大C MOS电路的比重，并相应压缩TTL电路的内容。
其他类型的双极型数字集成电路属于扩展知识面的内容。
第2.8节两种集成电路的接口问题可以作为学生自学时的阅读材料。
TTL电路的外特性是本章的一个难点，同时也是一个重点。
尤其是输入端采用多发射极三极管结构时，对输入特性的全面分析比较复杂。
从实用的角度出发，只要弄清输入为高/低时输入电流的实际方向和数值的近似计算就可以了。
数字逻辑电路与系统设计蒋立平主编习题解答
第4章习题及解答用门电路设计一个4线—2线二进制优先编码器。
编码器输入为3210A A A A ，3A 优先级最高，0A 优先级最低，输入信号低电平有效。
输出为10Y Y ，反码输出。
电路要求加一G 输出端，以指示最低优先级信号0A 输入有效。
题 解：根据题意，可列出真值表，求表达式，画出电路图。
其真值表、表达式和电路图如图题解所示。
由真值表可知3210G A A A A =。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000000000000000000010100011111010110000103A 2A 1A 0A 1Y 0Y G真值表≥1&1Y 3A 2A 1&&1A 0Y &1GA 00 01 11 100010001111000000001101113A 2A 1A 0A 03231Y A A A A =+00 01 11 1000000011110001000011103A 2A 1A 0A 132Y A A =(b) 求输出表达式(c) 编码器电路图图 题解4.1试用3线—8线译码器74138扩展为5线—32线译码器。
译码器74138逻辑符号如图（a ）所示。
题 解：5线—32线译码器电路如图题解所示。
&&&&11EN01234567BIN/OCTENY 0&G 1G 2AG 2B42101234567BIN/OCTEN&G 1G 2A G 2B42101234567BIN/OCT EN&G 1G 2A G 2B42101234567BIN/OCT EN&G 1G 2A G 2B421A 0A 1A 2A 3A 4Y 7Y 8Y 15Y 16Y 23Y 24Y 31图 题解4.3写出图所示电路输出1F 和2F 的最简逻辑表达式。
数字逻辑电路课程教学大纲-物理与电子信息工程学院-闽江学院
2010级电子科学与技术专业课程教学大纲物理学与电子信息工程系编制2010年09月目录《数学物理方法》课程教学大纲 (2)《C语言程序设计》课程教学大纲 (10)《模拟电路》课程教学大纲 (20)《数字逻辑电路》课程教学大纲 (24)《信号与系统》课程教学大纲 (28)《电磁场与电磁波》课程教学大纲 (33)《数字信号处理》课程教学大纲 (41)《电路分析基础》课程教学大纲 (48)《Matlab语言》课程教学大纲 (53)《工程图学》课程教学大纲 (56)《专业英语》课程教学大纲 (60)《专业文献检索》课程教学大纲 (64)《新技术讲座》课程教学大纲 (67)《量子力学》课程教学大纲 (70)《固体物理与半导体物理》课程教学大纲 (74)《激光原理与技术》课程教学大纲 (80)《材料物理》课程教学大纲 (93)《微电子学》课程教学大纲 (98)《光电技术》课程教学大纲 (104)《光纤技术与应用》课程教学大纲 (110)《半导体器件工艺》课程教学大纲 (115)《半导体传感器》课程教学大纲 (121)《纳米材料与器件》课程教学大纲 (126)《LED制造技术与应用》课程教学大纲 (131)《信息光学》课程教学大纲 (135)《实时操作系统》课程教学大纲 (141)《嵌入式系统原理与应用》课程教学大纲 (147)《面向对象程序设计》课程教学大纲 (152)《互动多媒体技术》课程教学大纲 (159)《软件工程》课程教学大纲 (164)《数字信号处理》课程教学大纲 (170)《传感器原理及应用》课程教学大纲 (176)《语音信号处理》课程教学大纲 (182)《数字图像处理》课程教学大纲 (185)《DSP技术与应用》课程教学大纲 (189)《SoPC原理及应用》教学大纲 (195)《数学物理方法》课程教学大纲课程代号： 31100380总学时：64（讲授/理论 64学时，实验/技术/技能0学时，上机/课外实践0学时）适用专业：物理学先修课程：高等数学一、本课程地位、性质和任务本课程为后续的理论物理课程（如量子力学、电动力学等）和其它一些专业课程（如傅里叶光学等）提供必要的数学基础工具，是物理系的一门主要课程。
数字逻辑电路 fan8
可编程逻辑器件的软件开发系统支持两种设计
输入方式： 图形设计输入； 硬件描述语言输入。 现 在 比 较 流 行 的 硬 件 描 述 语 言 有 ABEL 和 VHDL。 计算机对输入文件进行编译、综合、优化、 配置操作，最后生成供编程用的文件，可直接编 程到可编程逻辑器件的芯片中。
2. 可编程逻辑器件的开发方法
1
0
0
组合逻辑专用输出
1
1
1
组合逻辑带反馈双向I/O输出
0
1
1
时序逻辑组合I/O输出
0
1
0
时序逻辑寄存器输出
只要写入不同的结构控制字，就可以得到不同 类型的输出电路结构。
8. 3
复杂的可编程逻辑器件（CPLD）
CPLD是阵列型高密度可编程控制器，其基本结 构形式和PAL、GAL相似，都由可编程的与阵列、 固定的或阵列和逻辑宏单元组成，但集成规模都比 PAL和GAL大得多。 基本包含三种结构： 逻辑阵列块（LAB） 可编程I/O单元 可编程连线阵列（PIA）。
③ 有上电复位功能和加密功能，可以防止非法
复制。
2．通用可编程逻辑器件（GAL） 20世纪80年代初，美国Lattice半导体公司研制。 GAL的结构特点：输出端有一个组态可编程的输 出逻辑宏单元OLMC，通过编程可以将GAL设置成不 同的输出方式。这样，具有相同输入单元的GAL可以 实现PAL器件所有的输出电路工作模式，故而称之为 通用可编程逻辑器件。 GAL与PAL的区别： ① PAL是PROM熔丝工艺，为一次编程器件，而 GAL是E2 PROM工艺，可重复编程； ② PAL的输出是固定的，而GAL用一个可编程的 输出逻辑宏单元（OLMC）做为输出电路。GAL比 PAL更灵活，功能更强，应用更方便，几乎能替代所 有的PAＬ器件。
数字电路答案第八章
第八章脉冲产生与整形在时序电路中，常常需要用到不同幅度、宽度以及具有陡峭边沿的脉冲信号。
事实上，数字系统几乎离不开脉冲信号。
获取这些脉冲信号的方法通常有两种：直接产生或者利用已有信号变换得到。
本章主要讨论常用的脉冲产生和整形电路的结构、工作原理、性能分析等，常见的脉冲电路有：单稳态触发器、施密特触发器和多谐振荡器。
第一节基本知识、重点与难点一、基本知识（一）常用脉冲产生和整形电路1. 施密特触发器（1）电路特点施密特触发器是常用的脉冲变换和脉冲整形电路。
电路主要有两个特点：一是施密特触发器是电平型触发电路；二是施密特触发器电压传输特性具有回差特性，或称滞回特性。
输入信号在低电平上升过程中，电路输出状态发生转换时对应的输入电平称为正向阈值电压U T+，输入信号在高电平下降过程中，电路状态转换对应的输入电平称为负向阈值电压U T－，U T+与U T－的差值称为回差电压ΔU T。
（2）电路构成及参数施密特触发器有多种构成方式，如：门电路构成、集成施密特触发器、555定时器构成。
主要电路参数：正向阈值电压U T+、负向阈值电压U T－和回差电压ΔU T。
（3）电路应用施密特触发器主要应用范围：波形变换、波形整形和幅度鉴别等。
2. 单稳态触发器（1）电路特点单稳态触发器特点如下：①单稳态触发器有稳态和暂稳态两个不同的工作状态；②在外加触发信号的作用下，触发器可以从稳态翻转到暂稳态，暂稳态维持一段时间，自动返回原稳态；③暂稳态维持时间的长短取决于电路参数R和C。
（2）电路构成及参数单稳态触发器有多种构成方式，如：门电路构成的积分型单稳态触发器、门电路构成的微分型单稳态触发器、集成单稳态触发器、555定时器构成的单稳态触发器等。
主要电路参数：暂稳态的维持时间t w、恢复时间t re 、分辨时间t d、输出脉冲幅度U m。
（3）电路应用单稳态触发器主要应用范围：定时、延时、脉冲波形整形等。
3. 多谐振荡器多谐振荡器是一种自激振荡器，接通电源后，就可以自动产生矩形脉冲，是数字系统中产生脉冲信号的主要电路。
逻辑门电路及组合逻辑电路讲解
A 0 1
F 1 0
有0出1 有1出0
1
F
A F
非门
非门的波形为：
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
(二)复合逻辑运算及其复合门
用两个以上基本运算构成的逻辑运算。包括与非、或非、与或非、异 或和同或运算。和三个基本运算一样，它们都有集成门电路与之对应。 真值表（除与或非运算外）
F 1 0 0 1
两个变量取相同值时，输出为1；取不同值时，输出为0
同或逻辑
第八章 逻辑门电路及组合逻辑电路 8.2 组合逻辑电路
例8-13 分析图8-33所示电路的逻辑功能。
ABC A ABC B ABC C
解 ① 写出逻辑表达式并化简
ABC B ABC A ABC C
第八章 逻辑门电路及组合逻辑电路
• 本章的主要内容：
1)基本逻辑运算及逻辑门电路 2)逻辑代数的基本运算法则、公理、定理，逻辑关 系式的化简 3)组合逻辑电路的分析及设计 4)加法器、编码器、译码器逻辑功能分析 重点：逻辑关系式的化简及组合逻辑电路的分析和 设计
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
F ABC BD BD F A C D BD BD
CD AB 00
BD
01 1 5 13 1 1 3 7 15 11
11 2 1 1 6 14 10
10
00 01 11 10
0 4 12 8
1
1
1
ACD
AB C
1
9
1
BD
第八章 逻辑门电路及组合逻辑电路 8.2 组合逻辑电路
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
数字逻辑电路王秀敏第8章7.10
数字逻辑电路王秀敏第8章7.10第⼋章检测题⼀、可以⽤来暂时存放数据的器件叫寄存器。
⼆、移位寄存器除寄存数据功能外，还有移位功能。
三、某寄存器由D触发器构成，有4位代码要存储，此寄存器必须由 4 个触发器构成。
四、⼀个四位⼆进制加法计数器，由0000状态开始，问经过18个输⼊脉冲后，此计数器的状态为 0010 。
五、n级环形计数器的计数长度是n，n级扭环形计数器的计数长度是2n。
六、集成计数器的模值是固定的，但可以⽤清零法和置数法来改变它们的模值。
七、通过级联⽅式，把两⽚4位⼆进制计数器74161连接成为8位⼆进制计数器后，其最⼤模值是 256 ；将3⽚4位⼗进制计数器74160连接成12位⼗进制计数器后，其最⼤模值是4096 。
⼋、设计模值为38的计数器⾄少需要 6 个触发器。
习题[题8.1] 试画出⽤2⽚74LS194A 组成8位双向移位寄存器的逻辑图。
74LS194A 的功能表见表8.1.4。
解：电路逻辑图如图A8.1所⽰图A8.1[题8.2] 图P8.2所⽰电路是⽤8选1数据选择器74LS151和移位寄存器CC40194组成的序列信号发⽣器。
试分析在C P 脉冲作⽤下电路的输出序列信号（Y ）。
图P8.2解：74LS194A 组成3位扭环形计数器210Q Q Q :000→001 →011 →111 →110 →100 →000,因此74LS151输出013764Y D D D D D D …=111100…。
[题8.3] 分析图P8.3的计数器电路，画出电路的状态转换图，说明这是多少进制计数器。
⼗六进制计数器74161的功能表如表8.2.2所⽰。
图P8.3解：采⽤同步预置数法，31LD Q Q =。
计数器起始状态为0011，结束状态为1010，所以该计数器为⼋进制加法计数器。
状态转换图略。
[题8.4] 分析图P8.4的计数器电路，说明这是多少进制的计数器，并画出电路的状态转换图。
⼗进制计数器74160的功能表如表8.2.6所⽰。
数字电子技术基础第8章可编程逻辑器件
数字电子技术基础第8章可编程逻辑 器件
PLD是70年代发展起来的新型逻辑器件，是一种通用大规模 集成电路，用于LSI和VLSI设计中，采用软件和硬件相结合的方 法设计所需功能的数字系统。相继出现了ROM、PROM、PLA、 PAL、GAL、EPLD和FPGA等，它们组成基本相似。
数字电子技术基础第8章 可编程逻辑器件
2020/11/21
数字电子技术基础第8章可编程逻辑 器件
传统的逻辑系统，当规模增大时 （SSI MSI)
焊点多，可靠性下降 系统规模增加成本升高 功耗增加 占用空间扩大
连接线与点增多 抗干扰下降
数字电子技术基础第8章可编程逻辑 器件
从逻辑器件的功能和使用方法看，最初的逻辑器件全部采用标准通用 片，后来发展到采用用户片和现场片。
通用片的功能是器件厂制造时定死的，用户只能拿来使用而不能改变 其内部功能。
通用片有门、触发器、多路开关、加法器、寄存器、计数器、译码器 等逻辑器件和随机读写存储器件。
用户片是完全按用户要求设计的VLSI器件。它对用户来讲是优化的， 但是设计周期长，设计费用高，通用性低，销售量少。用户片一般称为专 用集成电路(ASIC)，但是它也向通用方向发展。
PROM----可编程存储器
P
PLA----可编程逻辑阵列
L
PAL----可编程阵列逻辑
D
GAL----通用可编程阵列逻辑
FPGA----现场可编程门阵列
ispLSI----在系统可编程大规模集成电路
数字电子技术基础第8章可编程逻辑 器件
1.与固定、或编程： 与阵列全固定，即全译码；ROM和PROM
数字电子技术基础第8章可编程逻辑 器件
数字逻辑电路智慧树知到答案章节测试2023年长春理工大学
第一章测试1.数字系统中，采用（）可以将减法运算转化为加法运算。
A:补码B:原码C:ASCII码D:BCD码答案:A2.下列四个数中最大的数是（）。
A:二进制数（10100000）B:十进制数（198）C:16进制数（AF）D:8421BCD码（001010000010）答案:D3.已知十进制数（10.4），下列结果与之相等的是（）。
A:二进制数（1010.1）B:八进制数（12.4）C:五进制数（20.2）D:十六进制数（A.8）答案:C4.有一数码10010011，（）。
A:作为2421BCD码时，它相当于十进制数93B:作为自然二进制数时，它相当于十进制数93C:作为余3码时，它相当于十进制数60答案:C5.将8421BCD码10000011转换成二进制数为（）。
A:000100110001B:01000011C:01010011D:10000011答案:C6.二进制数（01100111）对应的格雷码是（）。
A:01010100B:01100111C:00110001D:01101000答案:A7.格雷码（01100111）对应的二进制数码为（）。
A:01010101B:01111010C:01010100D:01111110答案:C8.8421BCD码（01100001）对应的2421BCD码为（）。
A:00011110B:00110001C:11001110D:11000001答案:D9.十进制数（35.72）对应的余3码为（）。
A:01101000.10100101B:00110101.01110010C:00110101.11010010D:00111010.11010010答案:A第二章测试1.在变量A和B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。
（）A:错B:对答案:B2.约束项在函数化简时可以当作1，是因为在实际电路中，这种输入组合根本不可能会让其发生。
（）A:对B:错答案:A3.下列关于异或运算的式子中，不正确的是（）。
数字逻辑设计习题(7、8章)答案
第七章 存储器和可编程器件7—1 填空1．半导体存储器按功能分有＿RAM ＿＿和＿＿ROM ＿两种。
2．ROM 主要由＿＿存储矩阵＿＿＿＿和＿＿地址译码器＿＿＿＿和输出缓冲器三部分组成，按照工作方式的不同进行分类，ROM 可分为＿MROM ＿＿、＿PROM ＿＿和＿EPROM ＿＿三种。
3．某EPROM 有位8数据线，13位地址线，则其存储容量为＿8K ×8b ＿＿。
4．随机存储器按照存储原理可以分为_____SRAM ______和___DRAM ________，其中______DRAM_____由于具有“漏电”特性，因此需要进行_____刷新______操作。
7—2 图7.2是16⨯4位ROM ，3A 2A 1A 0A 为地址输入，3D 2D 1D 0D 为数据输出，试分别写出3D 2D 1D 0D 的逻辑表达∑=)15,10,6,2(3m D ∑=)15,12,11,8,7,4,3(2m D ∑=)12,9,6,3,0(1m D ∑=)14,13,12,11,8,7,6,5,2,0(0m D7—3 由一个三位二进制加法计数器和一个ROM 构成的电路如图7.3（a ）所式。
1. 写出输出1F 2F 3F 的表达式；2. 画出CP 作用下1F 2F 3F 的波形（计数器的初态为“0”）。
答：∑=)5,4,2,1(1m F ∑=)6,5,3(2m F∑=)6,5,4,2,1,0(3m F2、波形如图所示。
注意：F 为组合逻辑。
A A A A 3210图7.2123F F F 图7.3（a ）123F F F 图7.3（a ）图7.3（b ）W 7第8章 脉冲波形的产生及整形8-1 图8.1（a ）为由555定时器和D 触发器构成的电路，请问： 1. 555定时器构成的是哪种脉冲电路？ 2. 在图（b ）中画出C U O1U O2U 的波形； 3. 计算O1U O2U 的频率；4. 如果在555定时器的第5脚接入4V 的电压源，则O1U 的频率将为多少？答：1、该电路为多谐振荡器。
数字逻辑电路教学大纲.doc
西安交通大学《数字逻辑电路》课程教学大纲英文名称：Digital Logic Circuits课程编号：EELC2006课程类型：工程科学学时：80 （讲课64实验16）学分：5适用对象：信息工程专业本科生、教改班、学硕连读班先修课程：大学物理、电路、电子技术基础使用教材及参考书：1.鲍家元等.数字逻辑.高等教育出版社.1997年2.王毓银.数字电路逻辑设计.第三版.高等教育出版社，1999年3.王楚等.数字逻辑电路.高等教育出版社.1999年一、课程的性质、目的和任务“数字逻辑电路”是电子信息类专业本科生必修的重要骨干课程。
其基本目的是要通过逻辑代数和数字电路设计知识的学习，使学生掌握数字系统的理论基础和实现技术，从而为进一步掌握现代信息处理技术和计算机技术打下坚实的基础。
该课程的主要任务有两个方面：系统地介绍数字系统设计的理论知识；培养学生解决数字电路实现问题的实践能力。
二、教学基本要求通过本课程的学习，学生在数字系统的分析、设计和应用知识方面应当达到以下基本要求：1,在掌握逻辑代数运算规则的基础上，深刻理解数字系统的作用、功能和原理。
对数字电路与模拟电路的区别和联系有清晰的概念。
2,熟练掌握组合逻辑电路和时序逻辑电路的分析和设计方法，熟悉常用数字器件的功能、原理和使用方法。
3,掌握数字系统EDA的基本概念，能够使用EDA设计工具进行数字系统设计。
熟悉可编程逻辑器件和其它超大规模集成数字器件的结构、工作原理和使用方法。
4,突出数字系统的抽象和描述能力培养，能够根据实际应用需求建立对应的数字系统模型。
强调实践动手解决数字电路实现问题能力的培养。
三、教学内容及要求第一章数制和编码1.数制及其转换；带符号数的代码表示；十进制数的常用代码；可靠性编码；数的定点及浮点表示法。
2.基本要求：理解自然数的表示方法和进位数制，掌握二、十、十六进制的转换方法，掌握带符号数的代码表示方法；掌握常用符号编码的概念和规则；掌握数的定点表示方式和浮点表示方式。
数字电路习题-第八章
例题 8.1 分析例题 8.1 图（a）所示脉冲电路的工作原理，设门电路均为TTL电路，其阈值 电压为UTH；设二极管的导通电压为UD。说明电路的功能，画出电路的电压传输特性。
G1
1
G2
uI
&
uO UOH
&
D
uO
UOL
G3 G3
O UTH-UD UTH
uI
（a）
（b）
例题 8.1 图
引脚名称 TR TH R
表 8.1 5 5 5 集成定时器引 脚 名 称 及 功 能
功能
引脚名称
低电平触发
OUT
高电平触发
D
复位端
CO
功能 输出端 放电端 控制电压端
555 集成定时器的功能如表 8.2 所示。
TH(6) ×
>2 UDD/3 <2 UDD/3 <2 UDD/3
TR(2) × ×
> UDD/3 < UDD/3
三、考核题型与考核重点
1. 概念与简答 题型 1 为填空、判断和选择； 题型 2 为叙述基本概念与特点。 建议分配的分数为 2～4 分。 2. 综合与设计 题型 1 根据已知脉冲电路，分析其工作原理，画出电路中各关键点的信号波形以及输出波 形的参数计算等； 题型 2 根据需要选择合理的脉冲电路； 题型 3 分析在应用系统中脉冲电路的作用。 建议分配的分数为 5～10 分。
进行，uC逐渐升高，当uC≥uI时，uO由高电平变为低电平，⑦引脚导通。 电容放电，电 容 C经 过 ⑦引脚放电，放电时间常数τ放=R2C，随着放电过程的进行，uC逐
渐下降，当下降到uC≤uI/2 时，uO由低电平变为高电平，⑦引脚截止。 电容再次充电，电 路 重 复 上 述 过 程 ，进 入 下 一 个 周 期 ，电 路 输 出 周 期 性 的 矩 形 脉 冲 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
编辑ppt
2
对数字系统进行分析和设计时，通常把系统从逻辑 上划分成控制单元CU和信息处理单元两大部分。其中：
信息处理单元对信息进行不同的处理和传递，
控制单元保证信息处理单元按规定的微操作序列处 理数据。
控制单元——不断生成和发送控制信号序列，控制信息 处理单元不断地执行特定的操作；
——接收来自信息处理单元的状态信息，用以 选择下一个需执行的操作。
若由功能部件级组成一个功能复杂、规模较大的数
字系统时，虽然在理论上仍可以把它看成是一个大型时
序逻辑电路，仍可以采用凑试法，但实际实现上很难、
甚至无法达到完整地描述其逻辑功能。 因为这种设计方
法：原始、受限制最多、效率与效果均欠佳、局限性大。
要用方框图、定时图、逻辑流程图、ASM图、MDS图
等系统描述工具。
第八章 数字系统设计
编辑ppt
1
第八章 数字系统设计 Digital System Design
组合逻辑电路和时序逻辑电路只能完成某些特定的 逻辑功能，属功能部件级。电路分析和设计是建立在真 值表、卡诺图、逻辑方程式、状态表和状态图的工具基 础上，主要依赖于设计者的的熟练技巧和经验，称“凑 试法” 。
状态信息表及操作表举例
S的编码位 该编码位定义的状态标志
S1
S1: = (x ＞0)
S2
S2: = (x =0)
S3
S3: = (x ＜0)
控制信号C C1: = CLR C2: =ADD C3: = SUB
执行的操作 Q1 ← 0 Q1←Q1+ x Q1 ← Q1 － x
••• ••• ••• •••
11
例 一个智能仪表的方框图。
••• •••
输 统系 入
(a)
数据
输 分解
输入 数据
数据 输出
显示
出
采集
处理
数据
C
C
打印
控制器
输入/输出接口
(b)
C
A寄存器 M寄存器
细化
再分解
C
C
ALU
C
(d)
数据
输入 数据
数据 输出
显示
采集
处理
数据
C
C
打印
控制器
编辑ppt
(c)
12
上例设计的这种结构框图，其任何一处的功能修改和扩充 均涉及全局，而且总控制器的设计将十分复杂。
S
C
外部输入 控制信息
组合逻辑网络
外部输出 控制信息
y
算法的现态
算法的次态
Q 状态
Y
寄存器
编辑ppt
7
τ
8.1.2 控制单元CU的构成
控制单元的核心是时序电路，本质上是一个状态寄存 器。状态寄存器主要有两个功能——寄存控制单元的现态， 生成次态。采用触发器作为状态寄存器的元件。
存在着两种不同的控制单元实现方法：
在方框图中：
• 每一个方框定义了一个信息处理、存储或传递的子系统 （或模块）；
• 方框内用文字、表达式、例行符号、图形表示该模块的名 称或主要功能；
• 方框之间用指向线相连，表示模块之间的数据流或信息流 的信息通道及方向，连线旁的文字或符号是通道的名称、功能 或信息类型。
方框图的设计过程：自顶编而辑p下pt 、逐步细化。
显然，采用不同的实现方法，将影响控制单元的组成
和结构。在现代计算机控制编器辑中ppt ，常常两者混用。
8
数字系统逻辑设计的基本步骤
第一步：确定系统的逻辑功能。
设计者应对系统仔细分析、消化和理解，逐步明确其逻辑 功能，输入、输出信号等内容。
第二步：确定系统方案。
这是设计工作中最困难、最有创造性的工作，设计者根据 设计要求分析推演出信息处理的基本原理和可供选择的结构形 式，因为可以采用不同的原理和方法实现某一逻辑功能。为此 设计者要进行认真的比较和权衡，从中选取较为满意的方案。
输出信息
4
••• •••
8.1.1 信息处理单元的构成
x1
输入信息
xk
内部寄存器组
Q1
τ1
Qm
τm
组合逻辑网络
有 R位，表 示执行时的 2R 种状态
S
状态信息
C
控制信号
编辑ppt
通用寄存器 专用寄存器
存储器
数据通路： 总线结构 专用线
z1
输出信息
zk τ1 ••• τm
控制网络
τ
传送脉冲
有P位，表示 可执行的P种 基本操作， 且可并行、 或互斥5
Sr
Sr: = (Q1=x) ∨ (Q2=x)
ቤተ መጻሕፍቲ ባይዱ
（a） 状态信息表
Cp: = INC
Q1 ←Q1+ 1
（b） 操作表
编辑ppt
6
8.1.2 控制单元CU的构成
将数字系统执行的复杂任务转化成一个操作和测试序 列，称为“算法”。
用控制单元产生与操作序列相对应的控制信号序列， 每一个控制信号控制信息处理单元执行与算法相关的一个 操作。所以，控制单元的基本功能具体上是对指令流和数 据流实施时间上和空间上的正确的控制。
• 定义要求信息处理单元必须执行的处理和操作，列出操作 表；
• 提出实现的算法，确定控制单元必须保存的、或产生的状 态及状态之间的转换关系；
• 由系统的控制状态、信息处理单元产生的状态信息和要求 生成的控制信号建立控制单元的状态转换表；
• 根据信息处理单元的操作表和状态信息、控制单元的状态 转换表, 进行逻辑设计。
——接收外来的控制信息，用以改变正在执行 的操作序列。
控制单元是区别数字系统与功能部件的标志。
编辑ppt
3
8.1 数字系统的基本模型
外部输入的 控制信号
时钟
输入信息
输入 接口
输入 接口
控制流
控制 单元
控
状
制
态
信
信
号
号
信息处 理单元
数据流
数字逻辑 系编统辑ppt
输出 接口
外部输出的 控制信号
输出 接口
第三步：对系统进行逻辑划分。
将系统按信息处理单元和控制单元划分为两大部分，列出
信息处理单元的说明，并用流程图等方法描述信息处理的算法
（即控制单元的逻辑要求）。每个部分应具备基本独立的逻辑
功能。逻辑划分和确定系统方案的过程要同时进行、相辅相成。
编辑ppt
9
数字系统设计的基本步骤
第四步：设计信息处理单元和控制单元。
硬件逻辑方法——用逻辑电路生成每一个微操作的控 制信号；特点：速度高、动一发而动全身。
微程序方法——计算机的每一条指令的功能通过执行 一个微指令序列(微程序)来实现的。设计好的微程序被固 化在只读存储器中，这个存储器称为控制存储器。控制器 按微程序的执行步骤逐个发出控制信号。特点：速度低、 但设计、修改及扩充容易。
• 选择逻辑功能部件，如SSI、MSI、LSI等，进行合理连接， 构成严格能协调工作的系统。
编辑ppt
10
8.2 数字系统设计的描述工具
8.2.1 方框图
设计系统首先应当建立模型，方框图是描述模型最常用、 最重要的工具。
方框图不涉及过多的技术细节，直观易懂，具有：
结构化设计——系统结构清晰和易理解性，易构思设计等