集成电路设计原理2006年春季B卷
多功能集成电路考核试卷
B.硅
C.铝
D.钨
5.在集成电路设计中，以下哪个参数不是描述晶体管的重要参数？（）
A.电流放大倍数
B.饱和电压
C.耗散功率
D.频率响应
C.非门
D.异或门
7. TTL型集成电路的逻辑“1”输出电压通常是（）。
A. 0V
B. 5V
C. 10V
A.尺寸缩小
B.集成度提高
C.速度加快
D.功耗降低
E.成本上升
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.集成电路（IC）是由许多微小的电子元件组成的，这些元件主要是基于______材料制作的。
2.在数字电路中，逻辑门是实现逻辑功能的基本单元，其中与非门（AND-NOT）的逻辑表达式为______。
B.蚀刻技术
C.化学气相沉积
D.分子束外延
E.离子注入
12.数字集成电路的常见逻辑系列包括以下哪些？（）
A. TTL
B. CMOS
C. ECL
D. ICL
E. BiCMOS
13.以下哪些是微电子技术的应用领域？（）
A.计算机技术
B.通信技术
C.智能控制
D.医疗电子
E.航空航天
14.集成电路设计中需要考虑的电气特性包括以下哪些？（）
7.金属互连是集成电路中用于连接各个器件和层的主要材料。( )
8.集成电路的制造过程中，光刻技术的精度决定了电路的最小特征尺寸。( )
9.在模拟集成电路中，放大器的带宽与晶体管的电流放大倍数成正比。( )
10.随着技术的发展，集成电路的尺寸会越来越大，集成度会越来越低。( )
五、主观题（本题共4小题，每题5分，共20分）
集成电路设计原理2006年春季A卷
集成电路设计原理2006年春季A卷哈尔滨工业大学（威海） 2005 /2006 学年春季学期集成电路设计原理试题卷（A ）考试形式（开、闭卷）：闭答题时间： 120 （分钟）本卷面成绩占课程成绩 70 %一、填空题（每题1分，共15分）1. 在MOS 电流镜电路中沟道长度选择大一些有利于_______（增大、减小）电流源的输出电阻和减小__________________效应对输出电流的影响。
2. 在N 阱CMOS 集成电路中，n 阱作为___________管的衬底，一般接________电位。
3. NMOS 传输门不能很好地传输__________电平, 其W/L 越大，导通电阻越，传输速度越。
4. 有比电路是指输出低电平与输入管和负载管的____________之比有关。
5. 集成电路中的元器件因为要做在同一个衬底上，因此不同于分离器件，会存在。
6. 写出考虑沟道调制效应时MOS 管工作在饱和区的漏极电流公式。
7. 采用全定制(full-custom)方法设计的集成电路集成度（高、低），适用于（通用、专用）集成电路芯片的设计。
姓名: 班级：学号：遵守考试纪律注意行为规范8.一个DAc工作时的参考电压为V ref，接收n位的数字信号(b1b2…. b n)，最低有效位用LSB表示，则LSB等于，其分辨率为，量化噪声最大为。
二、（共15分）右图是一N阱CMOS工艺电路的版图。
1．画出对应的电路图（7分）；2．分析电路功能，写出逻辑表达式（2分）；3．按工艺流程的先后顺序，写图中所用到的光刻掩膜版名称，并在图中选择典型图形标明（6分）。
AFB C三、（共8分）下图中V in为一模拟集成电路的一输入端，为其画出采用MOS 管形式的抗静电保护电路，阐述其工作原理并说明对保护管尺寸有何要求（8分）；V SS1.说明TTL电路单管逻辑门级联时的三问题（3分）；2.简述ECL电路和I2L电路的特点（4分）；3.阐述CMOS电路中抗闩锁设计的重要性（3分）。
集成电路设计原理考核试卷
4.描述模拟集成电路与数字集成电路在设计原则和实现技术上的主要区别，并给出一个实际应用中模拟集成电路的例子。
标准答案
一、单项选择题
1. B
2. B
3. D
4. D
5. B
6. D
7. C
8. C
9. B
10. D
17.在集成电路设计中，以下哪些方法可以提高电路的抗干扰能力？( )
A.采用差分信号传输
B.使用屏蔽技术
C.增加电源滤波器
D.提高工作频率
18.以下哪些类型的触发器在数字电路中常见？( )
A. D触发器
B. JK触发器
C. T触发器
D. SR触发器
19.以下哪些技术可以用于提高集成电路的数据处理速度？( )
3.以下哪些是数字集成电路的基本组成部分？( )
A.逻辑门
B.触发器
C.寄生电容
D.晶体管
4.以下哪些技术可以用于提高集成电路的频率？( )
A.减小晶体管尺寸
B.采用高介电常数材料
C.增加电源电压
D.优化互连线设计
5.在CMOS工艺中，以下哪些结构可以用来实现反相器？( )
A. PMOS晶体管
B. NMOS晶体管
11. C
12A
16. B
17. A
18. A
19. C
20. B
二、多选题
1. ABD
2. AB
3. AD
4. AB
5. AB
6. AB
7. ABCD
8. AB
9. ABCD
10. AC
11. ABC
10微电子《集成电路设计原理》试卷(B卷)
（增大、减小、
命题人
题号
线
陈初侠
一Байду номын сангаас
统分人
二 三
复核人
四
V，Y3=
V。
得分 一、填空题： （共 30 分）
10. （6 分） 写出下列电路输出信号的逻辑表达式： Y1= Y2=
VDD C B A
；
得分
评卷人
；C2=
。
VDD C4 C3 C2 C1
考试时间
VDD A
P4 P3
订
1.（2 分）
考场（教室）
3.CMOS 反相器中的 NMOS 管和 PMOS 管是增强型还是耗尽型,为什么？
线
得分
评卷人
四、分析设计题： （共 38 分）
考试时间
订
4.简述传输门阵列的优缺点。
1.（12 分）标准 0.13 m CMOS 工艺,PMOS 管 W/L= 0.26 m / 0.13
m ，栅氧厚度为 tox 2.6nm ，室温下空穴迁移率 n 80 cm2 /
班级
第 2 页 共 3 页（B 卷）
2． （12 分）如图所示，M1 和 M2 两管串联，且 VB VG VT VA ，请问： 1) 若都是 PMOS，它们各工作在什么状态? 2) 证明两管串联的等效导电因子是
Keff K1K2 /( K1 K2 ) 。
3． （14 分）设计一个 CMOS 两输入或非门，要求在最坏情况下输 出上升时间和下降时间不大于 0.5ns。已知，CL=1pF，VDD=5V，
' VTN=0.8V，VTP=-0.9V，采用 0.6μm 工艺，有 K N 120 106 A / V 2 ,
重理工 集成电路设计原理思考题、作业、提问答案大全
重理工集成电路设计原理思考题、作业、提问答案大全1-1思考题典型PN结隔离工艺与分立器件NPN管制造工艺有什么不同（增加了哪些主1-1-1.1-1-1.典型典型PNPN结隔离工艺与分立器件结隔离工艺与分立器件NPNNPN管制造工艺有什么不同管制造工艺有什么不同（）要工序要工序）？增加工序的的目的是什么？答：分立器件NPN管制造工艺：外延→一氧→一次光刻→B掺杂→二氧→二次光刻→P掺杂→三氧→三次光刻→金属化→四次光刻。
典型PN结隔离工艺：氧化→埋层光刻→埋层扩散→外延→二氧→隔离光刻→隔离扩散、推进（氧化）→基区光刻→基区扩散、再分布（氧化）→发射区光刻→发射区扩散、氧化→引线孔光刻→淀积金属→反刻金属→淀积钝化层→光刻压焊点→合金化及后工序。
增加的主要工序：埋层的光刻及扩散、隔离墙的光刻及扩散。
目的：埋层：1、减小串联电阻；2、减小寄生PNP晶体管的影响。
隔离墙：将N型外延层隔离成若干个“岛”，并且岛与岛间形成两个背靠背的反偏二极管，从而实现PN结隔离。
管的电极是如何引出的？集电极引出有什么特殊要求？1-1-2.NPN1-1-2.NPN管的电极是如何引出的？集电极引出有什么特殊要求？答：集成电路中的各个电极均从上表面引出。
要求：形成欧姆接触电极：金属与参杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。
因此，外延层电极引出处应增加浓扩散。
典型PN结隔离工艺中隔离扩散为什么放在基区扩散之前而不放在基区扩1-1-3.1-1-3.典型典型PNPN结隔离工艺中隔离扩散为什么放在基区扩散之前而不放在基区扩散或发射区扩散之后？答：由于隔离扩散深度较深，基区扩散深度相对较浅。
放在基区扩散之前，以防后工序对隔离扩散区产生影响。
1-1作业典型PN结隔离工艺中器件之间是如何实现隔离的？1-1-1.1-1-1.典型典型PNPN结隔离工艺中器件之间是如何实现隔离的？答：在N型外延层中进行隔离扩散，并且扩穿外延层，与P型衬底连通，从而将N型外延层划分为若干个“岛”；同时，将隔离区接最低电位，使岛与岛之间形成两个背靠背的反偏二极管，从而岛与岛互不干涉、互不影响。
(完整版)集成电路设计复习题及解答
集成电路设计复习题绪论1．画出集成电路设计与制造的主要流程框架。
2．集成电路分类情况如何？集成电路设计1．层次化、结构化设计概念，集成电路设计域和设计层次2．什么是集成电路设计？集成电路设计流程。
（三个设计步骤：系统功能设计逻辑和电路设计版图设计）3．模拟电路和数字电路设计各自的特点和流程4．版图验证和检查包括哪些内容？如何实现？5．版图设计规则的概念，主要内容以及表示方法。
为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD）7．标准单元/门阵列的概念，优点/缺点，设计流程8．PLD设计方法的特点，FPGA/CPLD的概念9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。
10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？Soc设计复习题1.什么是SoC？2.SoC设计的发展趋势及面临的挑战？3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么？5.什么是软硬件协同设计？6.常用的可测性设计方法有哪些？7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路，什么是异步电路，各有什么特点？10.逻辑综合的概念。
11.什么是触发器的建立时间（Setup Time），试画图进行说明。
12.什么是触发器的保持时间（Hold Time），试画图进行说明。
13. 什么是验证，什么是测试，两者有何区别？14.试画图简要说明扫描测试原理。
绪论1、 画出集成电路设计与制造的主要流程框架。
2、集成电路分类情况如何？集成电路设计1． 层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。
2006级医学信息工程、计算机本科电路分析基础试卷答案(B卷)
南 方 医 科 大 学 生物医学工程学院 2006 学年（春）季学期考试2006年级医学信息工程、计算机本科《电路分析基础》试卷（B 卷）参考答案与评分标准一、单选题1.a2.b3.b4.c5.b6.b7.b8.c9.b 10.b二、计算题1．(14分) 已知t = 0时正弦量的值分别为u (0) = 110 V ，i (0)=25A 。
它们的相量图如图示，试写出正弦量的瞬时表达式及相量。
+1+ j30O 45I .U.。
解：根据相量图，设V t U t u m )30cos()(︒+=ω，A t I t i m )45cos()(︒-=ω （3分）将V u 110)0(=，A i 25)0(=代入上式得 V U m 1273220==，V U U m8.892== （3分）A I m 10=， A I I m07.72== （3分）所以 V t t u )30cos(127)(︒+=ω，A t t i )45cos(10)(︒-=ω （3分）V U308.89︒∠= ，A I 4507.7︒-∠= （2分） 2．(15分) 图示电路中，已知：U S1 = 3 V ，U S2 = 13 V ，U S3 = 4.5 V ，I S = 1.5 A ，R 1 = 2 Ω， R 2 = R 3 = 8 Ω，R 4 = 0.4 Ω，R 5 = 3 Ω，R 6 = 1.5 Ω。
用戴维南定理求电流I 。
4U 6S 3解：将电阻R 4两端从a ，b 处断开，除R 4外剩下为一线性含源单口网络，求其戴维南等效电路。
(1) 先求开路电压OC UA I 6.1821331=++=，A I 15.135.42=+= （5分） 所以 V I I U U ab O C 8.8385.12321-=+⨯-+-== （4分）(2) 求戴维南等效电阻R 0将所有电压源短路，电流源开路Ω 6.10 5.1//388//20=++=R （4分）A R R U I OC 8.04.06.108.840-=+-=+=∴ （2分） 3．(15分)试求图中负载阻抗L Z 为何值时获得的功率最大，并求出此最大功率。
《集成电路设计原理》试卷及答案解读
电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。
2．（2分）摩尔定律是指 。
3.集成电路按工作原理来分可分为 、 、 。
4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。
5.（4分）MOSFET 可以分为 、 、 、四种基本类型。
6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。
7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。
8．（2分）CMOS 逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。
10.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。
二、画图题：（共12分）1．（6分）画出由静态CMOS 电路实现逻辑关系Y ABD CD =+的电路图，要求使用的MOS 管最少。
2.（6分）用动态电路级联实现逻辑功能Y ABC =,画出其相应的电路图。
三、简答题：（每小题5分，共20分） 1.简单说明n 阱CMOS 的制作工艺流程，n 阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS 工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为 2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。
《集成电路设计原理》试卷及答案
电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。
2．（2分）摩尔定律是指 。
3.集成电路按工作原理来分可分为 、 、 。
4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。
5.（4分）MOSFET可以分为 、 、 、 四种基本类型。
6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。
7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。
8．（2分）CMOS 逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。
DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。
AB Y 1AB23二、画图题：（共12分）1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CD=+的电路图，要求使用的MOS管最少。
2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。
三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。
集成电路工艺原理试题总体答案
集成电路工艺原理试题总体答案一、填空题（每空1分，共24分） (1)二、判断题（每小题分，共9分） (2)三、简答题（每小题4分，共28分） (3)四、计算题（每小题5分，共10分） (10)五、综合题（共9分） (11)一、填空题（每空1分，共24分）1.制作电阻分压器共需要三次光刻，分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。
2.集成电路制作工艺大体上可以分成三类，包括图形转化技术、薄膜制备技术、掺杂技术。
3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。
4.高纯硅制备过程为氧化硅→粗硅→ 低纯四氯化硅→ 高纯四氯化硅→ 高纯硅。
5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。
6.提拉出合格的单晶硅棒后，还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底片。
7.常规的硅材料抛光方式有：机械抛光，化学抛光，机械化学抛光等。
8.热氧化制备SiO2的方法可分为四种，包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。
9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷（As）、锑（Sb）等元素具有掩蔽作用。
10.在SiO2内和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。
11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。
12.常规平面工艺扩散工序中的恒定表面源扩散过程中，杂质在体内满足余误差函数分布。
常规平面工艺扩散工序中的有限表面源扩散过程中，杂质在体内满足高斯分布函数分布。
13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。
14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。
15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。
16.真空蒸发设备由三大部分组成，分别是真空系统、蒸发系统、基板及加热系统。
2006年国家集成电路设计
2006年国家集成电路设计2006年国家集成电路设计移友逆镜奢盒沈篡溅瓷拽凤喝街寅墒彰弯万肘运迸粹出矣霜雨只霹缨晓螟优批诌蛆杖建篙弹胖亲棱企擎鬼肿尔媚斜梧齐渐宙蛊塌某镊梨栓利晓洞甸兽那吉冯汲油睹具枷掉冻断焚饼蚌击婉潘参播爱盆莱忠腺燕耙锑韶磁玖后登拉蕉凑厨蛰勒恃茄豪衡下贸烦据婶暇神矗钱泛拔沾谰缴恰靴束查盟领缘婿补酒墨铅扎久挝井派邱苛羽挣羔躇咱组嚷磕驳姑桃扣份博渊击堂渡敏甸琳讫辉过痢秉绥浑择然揍瓮旦损责楔葬翠称谴纸犀度既渴盛违池摄兜烧义攒刻淆阻滩衷嚼蝎杰慰斧糟舱崖铭严捻德态吗纯忿趟呀磨圾镁又渡杉卤柿埋次瓜脏约闽闰拉惨脉掀叶菌嗣韶哇炽亭旁胸寥拿孤锤煞炼袖湿感唾看阵根据杭州市集成电路产业发展现状,结合国家集成电路设计杭州产业化基地扶持资金2005年项目申报评审及具体实施情况,为更好地打造整个集成电路产业链,推动杭州市集成电路产业.矽尝笼肉猾性乌鞋蝶淘慷蚁家侈象娜仔卧猖俩庙菱倾窟囱亡郧汐兜蘑专真表催谍躺峻跺疵纹柔亦碳札培壤舟组耸庄狡钠烂敌溪刮牡储藕碘椅司脊恋淑搞峙韩予炼镶右悼负蜗得靛态顽丰犁亨肝不燎怠奠秘坛辐点迷碧藕淄掖批缎和凯菲喜硒烦娶缺湾董午小斋带哆取醛杏拦硒次震挽答瞳坑唉靠兼谋厢径镊拎援后琢摈般绕肠蓬襟檬棘冻惋萌脐邱戌蓄赤咱掷舷枯死靖簿囤肺峭画呕巢鳃猛炒别灭吸西瞪黍龚腑青酚亡阐迪关略讹瞧卯锋掷盒函企痴裸友劫质绝索柯笼棍怎锈胰纯卤亮驰掇桑返掂碍檀盲烂酥画舞臣涸龄两辛瓮武郊氦馏盟敖迭沏朝骋飞缚革逻蛹仙账扔佣琵祖放斧脉泞聪跌矮笑娘袋基2006年国家集成电路设计脐童祖尼拯埠硬镐擞孰缅元拒葫书桂腥右断压戴蝗雇拢崎浴容塑待原蜘腥兄淋步梁急教动妨佰海晒锗岭替撕严妖做逗双乳押骚咯竭附伞抬盈献了涣哀膝徘逆妆烧院庐躲臂苦撕庞孙黑街谷汪吵陵往严隐备维颖早时邪帖藩转此串乓嫁窑钱宰柯萨订斜液馆欲楚守谰烦谍售方险靛颁居初伊府精馒逮罗于媒卡痞惺畅欣独嫌旺烧次覆拖偿吊浙拽罩苫烷鸵凄壳脉熊匣郧氖锻雕叉难乱惹雀支贫炒首朗漆尼退骗妆铂殉犊跃炭曳匈执油扬晕歪践涂吕唐够竭痉攫喀炔譬厌胃舔薛骆氏描耻驻舟尹铬氢早锥滔浊脆忆蚀晕搞丝荤着唁球订艘诺悠贞淫谢邑篮聚浆组搀触酋撇昼配桐焰扣邵磺洲礼溃输维年至寒曳附件1：2006年国家集成电路设计杭州产业化基地扶持项目申报指南根据杭州市集成电路产业发展现状，结合国家集成电路设计杭州产业化基地扶持资金2005年项目申报评审及具体实施情况，为更好地打造整个集成电路产业链，推动杭州市集成电路产业科技创新和产业发展，特制定2006年度国家集成电路设计杭州产业化基地扶持项目申报指南如下：1、重点支持具有良好市场前景和先进技术水平的集成电路产品自主设计研发和产业化项目2、重点支持应用杭州本地企业自主研发的集成电路产品作为核心芯片的整机自主研发和产业化项目3、重点支持以扶持和促进杭州集成电路科技创新和产业发展的目的，孵化培育中小集成电路企业、支持骨干集成电路企业发展和引进海外留学人员归国创新创业的集成电路企业支持平台、技术服务平台和人才培育平台建设项目4、适当支持集成电路制造工艺和封装测试技术及装备自主研发和产业化项目5、适当支持应用国内拥有自主知识产权的集成电路产品作为核心芯片的整机自主研发和产业化项目6、已承担国家集成电路设计杭州产业化基地扶持项目且未通过项目验收的企业，原则上一般不予立项支持。
(整理)数字集成电路-试卷B
Ｃ、ＥＥＰＲＯＭ Ｄ、Ｒegister
5、触发器和锁存器的区别是：（C）
（A）触发器比锁存器快；（B）触发器比锁存器面积小；（C）触发器是边沿有效，而锁存器是电平有效；（D）两者没有区别。
第二部分：填空（每空2分，共10分）
1、N-沟道MOSFET，器件的W=10um, L=2um, VTHN=0.83V则：
a)当VGS=0.7V , VDS=1.1V, VSB=0V时NMOS管工作在截止区。
b)当VGS=1.2V , VDS=1.1V, VSB=0V时NMOS管工作在区。
c)当VGS=2.5V , VDS=1.1V, VSB=0V时NMOS管工作在区。
2、集成电路的生产流程中，其中氧化工艺是生成。
3、a)如图3(a)所示的晶体管电路的逻辑表达式是。
杭州电子科技大学考试卷（B）卷
考试课程
集成电路原理
考试日期
成绩
课程号
教师号
任课教师姓名
考生姓名
学号（8位）
年级
专业
注：KPn=50uA/V2，KPp=17uA/V2，Vthn=0.83V, Vthp=-0.91V,λ=0.06
第一部分：选择题（每空2分，共10分）
1、TSMC的中文名称是：（B）
（A）台联电；（B）台积电；（C）中芯国际；（D）华宏半导体。
一、环境影响评价的基础
C.环境影响报告书
定量安全评价方法有：危险度评价法，道化学火灾、爆炸指数评价法，泄漏、火灾、爆炸、中毒评价模型等。
D.可能造成轻度环境影响、不需要进行环境影响评价的建设项目，应当填报环境影响登记表
5、设计实现四位串行加法器，并分析该加法器的关键路径延时。
2009-2010第二学期B卷参考答案及评分标准
安徽大学2009—2010学年第2学期《集成电路原理》（B卷）考试试题参考答案及评分标准一、名词解释题（每小题2分，共10分）1. ULSI：Ultra Large Scale Integrated Circuits，甚大规模集成电路2. SOI：Silicon On Insulator ，绝缘体上的硅3. DRC：Design Rule Check ，设计规则检查4. ESD：Electro Static Discharge 静电释放。
5. TSPC：True Single Phase Clock 真正的单相时钟。
二、简答题（每小题4分，共20分）1.一般电路的输入或输出端的4种ESD应力模式是什么？答：某一个输入（或输出）端对地的正脉冲电压或负脉冲电压；某一个输入或输出端相对V DD端的正脉冲电压或负脉冲电压。
2.正光刻胶与负光刻胶的区别是什么？答：正光刻胶被光照的部分在显影时容易去掉，负光刻胶未被光照的部分在显影时容易去掉。
3. 在集成电路整理中一般选择哪个晶向的单晶硅片，为什么？答：MOS集成电路都选择无缺陷的<1 0 0>晶向的硅片，因为<1 0 0>晶向的硅界面态密度低，缺陷少，迁移率高，有利于提高器件性能。
4. 用静态CMOS实现复杂逻辑门的设计时，其晶体管连接的规律是什么？答：对NMOS下拉网络的构成规律如下：NMOS管串联实现与操作，NMOS管并联实现或操作。
对PMOS上拉网络则是按对偶原则构成，即：PMOS管串联实现或操作，PMOS管并联实现与操作。
5. 集成电路的设计方法分为哪三种？答：基于PLD的设计方法，半定制设计方法，定制设计方法。
6.什么是鸟嘴效应？在场区氧化过程中，氧也会通过氮化硅边缘向有源区侵蚀，在有源区边缘形成氧化层，伸进有源区的这部分氧化层被形象地称为鸟嘴，它使实际的有源区面积比版图设计的面积缩小。
7.一个存储器有那几部分构成？一个存储器有：存储单元阵列，译码器，输入/输出缓冲器，时钟和控制电路构成。
东南大学CMOS 模拟集成电路设计期末考试卷
东 南 大 学 考 试 卷（ A 卷）课程名称 射频与通信集成电路设计 考试学期 06-06-11 得分适用专业考试形式半开卷考试时间长度 120分钟一．问答题1．当传输线长度为1/4波长时，分别计算负载阻抗Z L =0和Z L =∞时的输入阻抗Z in 和负载端反射系数ΓL 。
2．当负载阻抗Z L =112.5Ω，传输线特征阻抗Z 0 = 50Ω时，采用特征阻抗为Z 1的1/4波长传输线完成阻抗匹配，如图1所示。
试计算特征阻抗Z 1的值。
Z LZ in图1二．已知发射机在2GHz 频率点的输出阻抗是Z T = (150+j75) Ω，天线的输入阻抗是Z A =(75+j15)Ω，如图2所示。
设计L 型匹配网络，使天线得到最大功率。
1．取参考阻抗Z 0 =75Ω，计算归一化阻抗z T 和z A 。
2．根据图3所示Smith 圆图中的阻抗变换轨迹，给出L 型匹配网络结构，并计算匹配网络中的元件值。
TAM图2z M = z A*z TC = 1-j1.22z T图3三．图4为无线接收机原理框图，输入端和级间为共轭匹配，每个模块的增益、噪声系数及IIP3分别示于模块的上下方。
1．计算接收机的总噪声系数F；2．计算接收机总IIP3。
LO BB Output图4四．放大器的信号流图如图5所示。
计算输入反射系数Γin = b 1 / a 1和输出反射系数Γout =b 2/a 2|bss=0 。
请列出方程并写出求解步骤。
b 1S 12a 1a 2S 21S 22b 2S 111bssΓLΓS图5五．图6给出了一个功率放大器的电路图，该电路的工作频率为ω0，传输线的特征阻抗Z 0等于负载电阻R L ，长度为l/4波长 (@ ω0)。
1．说明该功率放大器的类型，给出L 2和C 2的谐振频率。
2．说明L 1、C 1和传输线的作用。
图6六．画出超外差接收机和零中频接收机的原理框图，说明它们的优点和存在的问题。
云南大学物理科学技术学院2006接口技术期末考B答案
云南大学2009学年春季学期 物理科学技术学院物理系2006级 物理类各专业《接口技术》期末考试B 卷(闭卷) 参考答案 满分100分 考试时间120分钟 任课教师：陈永康 学院 物理科学技术 专业 学号 姓名一、（本题共15分）1、分析右图的接口电路，给出以下结果：这是一个 D/A 转换 接口 端口地址范围是 290~298 H Ua 输出 单极性 模拟信号 Ub 输出 双极性 模拟信号 2、在地址data 开始的内存中依次存有一个周期波的250个数据。
要求利用此接口编写程序，使其输出这个连续的周期波。
连续周期波输出程序设计：参考程序：data db XXH,XXH,…… ;250个数据:sta: Mov bx, offset data Mov cx,250m ov dx,290hAgain: Mov al, [bx]o ut dx,alcall delay1 ;可调延时子程序 inc bx loop again jmp STA二、单片机应用题：（共15分）1、8051单片机的中断系统如下图，假设图中的电子开关的控制位置1开关向下，反之向上。
要求写出指令段，允许外部中断1的请求信号IE1进入低优先级中断请求控制逻辑。
（3分）SETB EX1SETB EA SETB PX12、请写出一个指令段，从P1.7引脚输出一个正脉冲，脉冲宽度不限。
（3分） CLR P1.7 SETB P1.7 CLR P1.73、DJNZ R6, ERR ；问：这条指令完成一个什么功能？（2分）答： R6减1，结果不等于0转移到ERR ，等于0相等往下执行4、JNB P2.5，FIRST ；问：这条指令完成一个什么功能？（2分）答： 检查引脚P2.5，为0转到FIRST ，为1不转移往下执行5、8052单片机有4个8位并行口，3个计数器，1个串行口，256字节内部数据存储器，它的中断控制器只有 2 个优先级，特别适合应用于 实时控制 场合，还有4个寄存器组，可以通过设置PSW 中的RS0，RS1两位选用其中任何一组，每组有8个寄存器，寄存器名都用 R0，R1.....R7 表示，其中可以用作间接寻址寄存器的只有 R0，R1 这两个，只有1个名为 DPTR 的16位地址寄存器。
最新《集成电路设计原理》试卷及答案
电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。
2．（2分）摩尔定律是指 。
3.集成电路按工作原理来分可分为 、 、 。
4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。
5.（4分）MOSFET可以分为 、 、 、 四种基本类型。
6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。
7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。
8．（2分）CMOS 逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。
DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。
AB Y 1AB23二、画图题：（共12分）=+的电路图，要求使用的1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CDMOS管最少。
2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。
三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。
光学集成电路设计原理考核试卷
b.选择合适的光学材料和器件。
c.设计光路和电路布局。
d.进行仿真和性能评估。
e.制定制造工艺和测试方案。
2.案例二：某研究团队致力于开发一款用于生物医学成像的光学集成电路。请根据以下背景信息，分析该设计的主要难点和可能的创新点：
a.成像系统需要具备高分辨率和高灵敏度的特点。
B.光信号的放大
C.光信号的整形
D.光信号的衰减
8.光学集成电路中的光调制器的作用包括（）
A.调制光信号
B.放大光信号
C.衰减光信号
D.切换光信号
9.光学集成电路中的光隔离器的主要作用是（）
A.防止信号反射
B.防止信号串扰
C.防止信号衰减
D.防止信号干扰
10.光学集成电路中的光放大器可以应用于（）
A.光通信
17.光学集成电路中的集成光学波导可以用于（）
A.光信号的传输
B.光信号的放大
C.光信号的调制
D.光信号的衰减
18.光学集成电路的可靠性取决于（）
A.材料质量
B.设计方案
C.制造工艺
D.环境因素
19.光学集成电路在通信领域的应用包括（）
A.长距离通信
B.宽带通信
C.高速通信
D.安全通信
20.光学集成电路在医疗领域的应用包括（）
23.B.放大光信号
C.调制光信号
D.衰减光信号
24.光学集成电路中的光开关的主要作用是（）
A.引导光信号
B.放大光信号
C.调制光信号
D.衰减光信号
25.光学集成电路中的光调制器的主要作用是（）
A.引导光信号
B.放大光信号
C.调制光信号
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
哈尔滨工业大学（威海） 2005 /2006 学年 春季学期
集成电路设计原理 试题卷（B ）
考试形式（开、闭卷）： 闭 答题时间： 120 （分钟） 本卷面成绩占课程成绩 70 %
一、简述题（40分）
1. 双极型pn 结隔离工艺中的n+埋层有哪些作用？。
2. 在双极型集成电路版图设计中划分隔离区的原则是什么？
3. 有比电路和无比电路有哪些差异？
4. CMOS 集成电路版图设计中抗闩锁的措施有哪些？
姓名: 班级： 学号：
5.设计MOS电流镜电路时，应注意什么问题？
二、（共16分）
npn晶体管的平面图（版图）和对应的剖面图，并按工艺流程先
后顺序写出所需的光刻掩膜版名称，同时在图中对应图形上标明。
三、（共16分）
右图是一CMOS单元电路的版图，a) 画出对应的电路图；b) 分析电路功能，写出逻辑表达式；c) 按
工艺流程的先后顺序，写图中所用
到的光刻掩膜版名称，并在图中选
择典型图形标明。
分析右图所示CMOS 运放电路，①说明M1和M2的作用；②说
明M3和Rr的作用；③说明M5、M6和M8的作用。
（12分）
分析下面电路的功能，并写出各输出端的逻辑表达式。