计算机组成原理实验 2.2 进位加法器 赖晓铮
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
●
掌握串行进位加法器和并行进位加法器的原理及设计方法。
实验内容：
●
设计拥有共同输入端的4位带符号位串行加法器和并行加法 器，比较两者运算结果。
实验步骤：
● 请根据逻辑图和真值表制作
全加器
半加器和全加器电路。 半加器
（二）进位加法器 实验 电路图
串行进位 运算器原理图
OF Fn-1
[A]补=An-1An-2…A1A0 [B]补=Bn-1Bn-2…B1B0 Fi = Ai⊕ Bi⊕Ci Ci+1=Ai· Bi+(Ai ⊕Bi)· Ci
Cn+1=Yn+XnCn
并行进位加法器 电路图
（二）进位加法器 实验
实验步骤：
●
启动仿真，令BUS_[7..4]=0101，BUS_[3..0]=0010，M=0， 记录并比较串行与并行加法器的运算结果，是否溢出？如 果改为BUS_[3..0]=0011，结果如何？ 启动仿真，令BUS_[7..4]=0101，BUS_[3..0]=0011，M=1， 记录并比较串行与并行加法器的运算结果，是否溢出？如 果运算器输入改为BUS_[7..4] =0011，BUS_[3..0]=0101， M=1不变，结果如何？ 启动仿真，令BUS_[7..4]=1101，BUS_[3..0]=0011，M=0， 记录并比较串行与并行加法器的运算结果。是否溢出？如 果改为M=1，结果如何？
●
●
（二）进位加法器 实验
思考题：
●
请问本实验的运算器是补码运算器。原码运算器还是无符 号数运算器？与串行进位加法器相比，并行进位加法器的优 势是什么？所谓的“并行”在哪里？ 本实验中，运算器可以表示的数值范围是多少？请把运算 器电路分别修改为四位无符号数运算器和五位补码运算器 （一位符号位），并分别写出各自新的数值范围。
……
Fn-2
F1
F0
Cn B’n-1
FA
Cn-1 B’n-2
FA
Cn-2
C2
B’1 ……… …
FA
C1
FA B’0
C0
M=0加 M=1减
方式控制M Bn-1
An-1
Bn-2
An-2
……
B1
A1
B0
A0
符号位
An-1和Bn-1是符号位，判断溢出：OF ＝ Cn ⊕ Cn-1
串 行 进 位 加 法 器 电 路 图
wenku.baidu.com
●
计算机组成原理 实验系列 一、总线与寄存器 二、进位加法器 三、比较器（仲裁器） 四、计数器 五、运算器 六、存储器 七、时序发生器 赖晓铮 博士 华南理工大学 八、微程序控制器 laixz@scut.edu.cn 九、硬布线控制器 QQ: 68046508
（二）进位加法器 实验
实验目的：
● 了解半加器和全加器的电路结构。
并行进位加法器的进位链
C1=Y0+X0C0 C2=Y1+X1C1 =Y1+X1Y0 +X1X0C0 C3=Y2+X2C2=Y2+X2Y1 +X2X1Y0 +X2X1X0C0 C4=Y3+X3C3=Y3+X3Y2 +X3X2Y1 +X3X2X1Y0 +X3X2X1X0C0
串行 并行
令Yn= An· Bn Xn= (An⊕Bn) 称Yn为4位进位加法链的进位产生函数。 称Xn为4位进位加法链的进位传递函数。
掌握串行进位加法器和并行进位加法器的原理及设计方法。
实验内容：
●
设计拥有共同输入端的4位带符号位串行加法器和并行加法 器，比较两者运算结果。
实验步骤：
● 请根据逻辑图和真值表制作
全加器
半加器和全加器电路。 半加器
（二）进位加法器 实验 电路图
串行进位 运算器原理图
OF Fn-1
[A]补=An-1An-2…A1A0 [B]补=Bn-1Bn-2…B1B0 Fi = Ai⊕ Bi⊕Ci Ci+1=Ai· Bi+(Ai ⊕Bi)· Ci
Cn+1=Yn+XnCn
并行进位加法器 电路图
（二）进位加法器 实验
实验步骤：
●
启动仿真，令BUS_[7..4]=0101，BUS_[3..0]=0010，M=0， 记录并比较串行与并行加法器的运算结果，是否溢出？如 果改为BUS_[3..0]=0011，结果如何？ 启动仿真，令BUS_[7..4]=0101，BUS_[3..0]=0011，M=1， 记录并比较串行与并行加法器的运算结果，是否溢出？如 果运算器输入改为BUS_[7..4] =0011，BUS_[3..0]=0101， M=1不变，结果如何？ 启动仿真，令BUS_[7..4]=1101，BUS_[3..0]=0011，M=0， 记录并比较串行与并行加法器的运算结果。是否溢出？如 果改为M=1，结果如何？
●
●
（二）进位加法器 实验
思考题：
●
请问本实验的运算器是补码运算器。原码运算器还是无符 号数运算器？与串行进位加法器相比，并行进位加法器的优 势是什么？所谓的“并行”在哪里？ 本实验中，运算器可以表示的数值范围是多少？请把运算 器电路分别修改为四位无符号数运算器和五位补码运算器 （一位符号位），并分别写出各自新的数值范围。
……
Fn-2
F1
F0
Cn B’n-1
FA
Cn-1 B’n-2
FA
Cn-2
C2
B’1 ……… …
FA
C1
FA B’0
C0
M=0加 M=1减
方式控制M Bn-1
An-1
Bn-2
An-2
……
B1
A1
B0
A0
符号位
An-1和Bn-1是符号位，判断溢出：OF ＝ Cn ⊕ Cn-1
串 行 进 位 加 法 器 电 路 图
wenku.baidu.com
●
计算机组成原理 实验系列 一、总线与寄存器 二、进位加法器 三、比较器（仲裁器） 四、计数器 五、运算器 六、存储器 七、时序发生器 赖晓铮 博士 华南理工大学 八、微程序控制器 laixz@scut.edu.cn 九、硬布线控制器 QQ: 68046508
（二）进位加法器 实验
实验目的：
● 了解半加器和全加器的电路结构。
并行进位加法器的进位链
C1=Y0+X0C0 C2=Y1+X1C1 =Y1+X1Y0 +X1X0C0 C3=Y2+X2C2=Y2+X2Y1 +X2X1Y0 +X2X1X0C0 C4=Y3+X3C3=Y3+X3Y2 +X3X2Y1 +X3X2X1Y0 +X3X2X1X0C0
串行 并行
令Yn= An· Bn Xn= (An⊕Bn) 称Yn为4位进位加法链的进位产生函数。 称Xn为4位进位加法链的进位传递函数。