多相抽取滤波器的FPGA实现
一种改进型整数倍多相滤波器在FPGA中的应用
关键词 ： 多相 滤波 器 ； 取 器 ； 抽 插值 器 ；Ｐ Ａ ＦＧ Βιβλιοθήκη 中图分类号 ：Ｎ １ Ｔ ７３
文献标识码 ： Ａ
Ａ ｍ ｐ ｏ ｅ ｎ ｅ ｒ ｌ ｏｙ ｈ ｓ ｉ ｅ ｐ ｉａ ｉ ｎｉ Ｐ￣Ａ Ｉ ｒ ｖ ｄＩ ｔｇ ａ ｌｐ ａ ｅＦ ｌ ｒＡｐ ｌ ｔｏ Ｆ ， Ｐ ｔ ｃ ｎ
ＬＩＢｅ ｉ （ ｈ ｎ ｒ ｇＴ ｌｃｍ ｑｉｍｅ ｔ ｏｐ ｒｔ ｎ Ｓ ｅｚ ｅ １０ ５Ｃｈｎ ） Ｚ ｏ ｇｄ ｅ ｏ Ｅ ｕｐ ｎ ｒｏａｏ ， ｈ ｎｈｎ５ ８５ ， ｉａ ｎ ｅ Ｃ ｉ
Ａｂ ｔａ ｔ Ｉ ｄ ｍ ｏ ｓｒ ｃ ： ｍｏ ｅ ｃ ｍｍｕ ｉａ ｏ ｙｔ ｎ ｎｃｔ ｎ ｓ ｅ ｄ＃ ￣ ｓ ｎ ｌ ｒｃ ｓｎ ｓａ ｐ ｅ ｎ ｓｅｔ Ｉ ． ｌ ｒ ｉ ｏ ｅ ｏ ｅ ｉ ｓ ｍ， ｉ ｔ ｉ ａ ｐ ｏ ｅ ｉｇ ｉ ｐ ｈ ｄ ｉ ｍａ ｙ ａ ｃ ．ＦＲ ｆｔ ｓ ｎ ｆｔ ｇ ｓ ｎ ｐ ｓ ｉｅ ｈ
ａ ｕｓｎ ｔ ｅ ｐｏｌｐ ｓ ｆ ｒ ａ ｓ ｎｄ ｉｇ ｈ ｙ ｈａｅ ｏ ｍ ｎｄ ｙｍｍ ｅｒ ｆｌ ｒ ｏｅ ｉｉｎｔ ｉ ｕｔｎｅｔ， ｔ ｅ ｔｙ ｉ ｔ ｃ ｆ ｃｅ ｓ ｅ ｍ ｌａ ｉｙ ｈ ｍ ｏ ｉ ｅ ｐｏｙ ｓｅ ｉ ｔｒ ａ ｃ ｓ ｍ ｅ ｅｓ ｄ ｆ ｄ ｌｐｈａ ｆ ｅ ｃ ｎ ｏｎ ｕ ｌｓ ｉ ｌ
第２ ０卷 第 １期
２ ０１ ２年 ２ 月
电
脑
与
信
息
技 术
Ｖｏ． ０ Ｎｏ １ １ ． ２
Ｆ ｂ ２ １ ｅ．０２
CIC抽取滤波器的MATLAB设计及FPGA实现
CIC抽取滤波器的MATLAB设计及FPGA实现杨翠娥【摘要】CIC抽取滤波器是无线通信中的常用模块,一般用于数字下变频(DDC)系统中.它可以在降低采样速率的同时,完成低通滤波的作用.本论文介绍了CIC抽取滤波器的工作原理,并给出了CIC滤波器的MATLAB程序及仿真结果.最后,利用FPGA高速、高稳定性的特点,在QUAR-TUS设计环境下进行了CIC滤波器的HDL模块设计.【期刊名称】《山西电子技术》【年(卷),期】2017(000)001【总页数】3页(P46-48)【关键词】CIC;抽取;MATLAB;FPGA【作者】杨翠娥【作者单位】太原工业学院,山西太原030008【正文语种】中文【中图分类】TN911.4随着数字通信技术的发展，信号传输的速度越来越快。
这就对数字信号处理提出了更高的要求。
多速率信号处理技术可以在一个数字信号处理系统中采用多个不同的采样率，同时可以实现不同采样率之间的相互转换。
这种技术在降低高速数字系统的复杂度，减少存储量及提高灵活性等方面具有较好的性能。
数字信号的速率可以通过内插和抽取来改变，其中，内插用于上变频系统中，抽取用于下变频系统中。
无论抽取还是内插，都需要设计一个满足抽取或内插(抗混叠)要求的数字滤波器。
该滤波器性能的好坏将影响取样速率变换的效果以及实时处理的能力。
为此，积分级联梳状(CIC)滤波器得到了广泛的应用。
本文将以单级CIC抽取滤波器的设计为例进行CIC抽取滤波器的MATLAB分析设计及FPGA的实现。
积分级联梳状(CIC)抽取滤波器即实现对输入信号采样率的抽取和低通滤波，以完成信号的降速处理。
在数字下变频系统中得到了广泛应用。
CIC抽取滤波器包括积分和梳状两个基本组成部分。
如图1所示。
以单级CIC抽取系统为例，取级数N=1。
积分器实际上是单极点的FIR滤波器，反馈系数为1时的状态方程如下：根据z变换，积分器的传输函数可以表示为：梳状器也是一个对称FIR滤波器，其状态方程可以表示为：式中，D为设计参数，称为微分延迟，其传输函数为：则单级CIC滤波器的传递函数为：其传递函数的幅频特性为：如图2所示为单级CIC滤波器的幅频特性。
基于FPGA的多相DDC设计与实现
基于FPGA的多相DDC设计与实现摘要：雷达数字接收机中往往存在前端ADC输出的高速数据流与后端DSP的低吞吐率之间难以匹配的问题。
因此，本文从工程角度出发，给出了一种基于现场可编程门阵列（FPGA，Field Programmable Gate Array）的数字下变频设计方案，通过对中频信号分为4相处理以及对FIR滤波器、NCO模块进行优化，在得到有效信号的同时可以节省部分资源。
关键词：DDC；FPGA；FIR滤波器；NCO；0 引言为了提高雷达系统的作用距离和分辨力，数字阵列雷达必须具有较大的时宽和带宽，同时也就需要较高的采样率。
这就推动着高速采样器件的不断发展，使中频采样甚至射频直接采样成为可能。
然而，高速采样器件与数字信号处理器件的处理速度往往不在一个量级，很大程度上限制了电子侦察系统的发展。
目前，解决这一问题的通用方法是：高频模拟信号先进行模拟下变频至中频，AD采样中频信号，然后通过数字下变频技术，使高速率的中频信号变为低速率的基带信号，提供给后端进行数字信号处理。
同时，FPGA因其开发成本低、研发周期短、灵活方便等优点，成为复杂的数字电路或器件开发的必备手段。
因此，本文介绍一种基于FPGA的多相DDC技术，将高速率的中频信号进行多相DDC处理变为低速率的基带信号。
1 多相DDC的设计1.1DDC基本架构数字下变频（Digital Down Converter-DDC）是指将数字中频信号下变频至零中频且使数据率降至适宜DSP处理的过程。
其基本架构如图1所示，主要由数字混频器、数字控制振荡器（Numerically Controlled Osillator-NCO）、FIR滤波器以及抽取等部分构成。
图1 DDC基本架构示意图NCO产生正交本振信号送入数字混频器中，对A/D采样得到的中频信号进行混频处理，处理结果传入FIR滤波器以滤除谐波分量以及带外信号，再经过抽取模块降低数据率。
1.2多相DDC架构本实验中采用的A/D转换芯片为AD9680，有效位数14位，采样率设置为800M，中心频率为600M，传输方式采用204b协议。
改进型CIC抽取滤波器设计与FPGA实现
改进型CIC抽取滤波器设计与FPGA实现张杰;戴宇杰;张小兴;吕英杰【摘要】为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点,给出一种改进型CIC滤波器.该滤波器在采用COSINE滤波器提高阻带特性的基础上,级联了一个SINE滤波器,补偿了其通带衰减.硬件实现时,采用新的多相分解方法结合非递归结构,不仅大大减少了存储单元数量,还使电路结构更加规则.经仿真和FPGA 验证,改进型CIC滤波嚣使用较少硬件,实现了阻带衰减100.3 dB,通带衰减仅为0.000 1 dB.【期刊名称】《现代电子技术》【年(卷),期】2009(032)010【总页数】3页(P22-24)【关键词】CIC抽取滤波器;COSINE滤波器;SINE滤波器;设计优化;FPGA【作者】张杰;戴宇杰;张小兴;吕英杰【作者单位】南开大学,南开大学微电子所,天津,300071;南开大学,南开大学微电子所,天津,300071;南开大学,南开大学微电子所,天津,300071;南开大学,南开大学微电子所,天津,300071【正文语种】中文【中图分类】TP368.1抽取滤波器是Σ-Δ模/数转换器中的重要组成部分，积分梳状滤波器经常作为第一级滤波器,用以实现抽取和低通滤波[1]。
其优点是实现时不需要乘法器电路，且系数为整数，不需要电路来存储系数，同时通过置换抽取可以使部分电路工作在较低频率，与相同滤波性能的其他FIR滤波器相比，节约了硬件开销[2]。
经过仿真，抽取率为32的一阶积分梳状滤波器第一旁瓣相对于主瓣的衰减最大约为15 dB，这样的阻带衰减根本达不到实用滤波器的设计要求。
为了改变滤波性能，一般采用级联积分梳状滤波器(CIC)[3]。
但经过CIC降频滤波系统降频后会产生信号混叠现象，并且主瓣曲线不平，需要用新的算法或新结构来修正改善这些特性。
1 CIC抽取滤波器原理经典的抽取滤波器为Hogenauer [3]CIC滤波器，其传输函数表达式为：(1)式中：参数M为降频因子，决定了CIC的通带大小；K为滤波器的阶数，对阻带衰减起到加深作用。
多相滤波器组信道化接收机的FPGA仿真实现
维普资讯
巾 国 集 成 电 路
Ｃ ｈｉ ｎａ ｎｔ Ｉ ｅｇｒ ｅｄ ＩＧｕｌ ａｔ Ｃ ｒ ｔ
设计
个原型理想低通滤波器 ｈ ） ｎ 的频率响应为 ：
Ｈ ｍ ） ≤ （ １ ）
然而 ， 上述的低通型实现结构实现起来是 比较 困难的 ， 尤其是信道数多 ， Ｄ值很大时 ， 图中的低通
１ 引言
ＦＧ Ｐ Ａ在硬件结构描述上具有极 大的灵活性 ，正适
合于这种需要并行处理的理论 ，所 以本文选择 Ｆ — Ｐ Ａ对其进行 了实现。实验的结果显示 ， 设计达到了 在软件无线 电理念逐渐兴起的最近几年 中， 基 Ｇ 于多相滤波器组的信道化接收机理论正受到越来越 预期的要求 。
滤波器阶数可能会变得很 大， 若每信道配一个的话 ，
实现效率更低。多相滤波实现法 的出现就解决 了这 则低通型实现的实信号滤波器组结化接收机
示：
【ｏ ， 其它
的结构如图 ２ 所示 。
图 ２中第一个乘法器 的本振信号 ， Ｄ为偶数 当
Ｚ ＨＡＯ Ｗ ｅ ｉ ＡＮＧ ｉｇ Ｉ ｉｗｅ Ｗ Ｊｎ Ｌ — ｉ Ｗｅ
（ａａ ａ ｔ ｅ ｎ ｅ ｉ ， ｉ ｎ ｇＤ ｌｎ１６２ ） Ｄ ｉ Ｍ ｒｉ ｉ ｒｔ Ｌ ｏｉ ， ａａ １０ ６ ｌ ｎ ｉ Ｕ ｖ ｓｙ ａ ｎ ｍ ｉ
Ａｂ ｔａ ｔ Ｔ ｅ ｃ ａ ｎ ｌ ｅ ｅ ｅｖ ｒｔｅ ｒ ｅｓｉ ｒｇｎ ｌ ｄ ａ ｔｇ ｓｏ ｌ ｓ ｎ ｌ ｘｒｃｉｇａ ｄ ｓ ｍｐｅｒｔ ｓｒ ｃ ： ｈ ｈ ｎ ｅｉ ｄ ｒｃ ｉｅ ｈ ｏ ｙｇ ｔ ｓ ｏｉｉａ ｖ ｎ ａ ｅ ｎ ｍｕｔ ｉ ａ ｔａ ｔ ｎ ａ ｌ ａｅ ｚ ｔ ａ ｉ ｇ ｅ ｎ
多的重视。 过去主要是军用 ， 实现在复杂的战场电磁
基于FPGA的sinc3结构的数字抽取滤波器
基于FPGA的sinc3结构的数字抽取滤波器基于FPGA的sinc3结构的数字抽取滤波器基于FPGA的sinc3结构的数字抽取滤波器，今年电子设计大赛D 题必用的模块，实测效果非常好，做西格玛-德尔塔ADC必用的滤波器module sinc3(mdata1, mclk1, reset, DATA ,word_clk,mode);input mclk1; /*滤波器工作时钟*/input reset; /*滤波器复位*/input mdata1; /*接收到的待滤波的数据*/input [1:0]mode;output [15:0] DATA; /*滤波完成的数据*/output word_clk;integer location;integer info_file;reg [35:0] ip_data1;reg [35:0] acc1;reg [35:0] acc2;reg [35:0] acc3;reg [35:0] acc3_d1;reg [35:0] acc3_d2;reg [35:0] diff1;reg [35:0] diff2;reg [35:0] diff3;reg [35:0] diff1_d;reg [35:0] diff2_d;reg [15:0] DATA;reg [11:0] word_count;reg word_clk;reg init;/*Perform the Sinc ACTION*/always @ (mdata1)if(mdata1==0)ip_data1 <= 0; /* change from a 0 to a -1 for 2's comp */elseip_data1 <= 1;/*ACCUMULATOR (INTEGRATOR) Perform the accumulation (IIR) at thespeed of the modulator.Z = one sample delayMCLKOUT = modulators conversion bit rate*/always @ (posedge mclk1 or posedge reset)if (reset)begin/*initialize acc registers on reset*/acc1 <= 0;acc2 <= 0;acc3 <= 0;endelsebegin/*perform accumulation process*/acc1 <= acc1 + ip_data1;acc2 <= acc2 + acc1;acc3 <= acc3 + acc2;end/*DECIMATION STAGE (MCLKOUT/ WORD_CLK)*/ always @ (negedge mclk1 or posedge reset)if (reset)。
基于 FPGA 的数字滤波器设计与实现
基于 FPGA 的数字滤波器设计与实现引言：数字滤波器是现代信号处理的重要组成部分。
在实际应用中，为了满足不同信号处理的需求，数字滤波器的设计与实现显得尤为重要。
本文将围绕基于 FPGA的数字滤波器的设计与实现展开讨论，介绍其工作原理、设计方法以及优势。
同时，还将介绍一些实际应用场景和案例，以展示基于 FPGA 的数字滤波器在实际应用中的性能和效果。
一、数字滤波器的基本原理数字滤波器是一种将输入信号进行滤波处理，改变其频谱特性的系统。
可以对频率、幅度和相位进行处理，实现信号的滤波、去噪、增强等功能。
数字滤波器可以分为无限脉冲响应滤波器（IIR）和有限脉冲响应滤波器（FIR）两种类型。
IIR滤波器是通过递归方式实现的滤波器，其输出信号与过去的输入信号和输出信号相关。
FIR滤波器则是通过纯前馈结构实现的，其输出信号仅与过去的输入信号相关。
两种类型的滤波器在性能、复杂度和实现方式上存在一定差异，根据具体的应用需求选择适合的滤波器类型。
二、基于 FPGA 的数字滤波器的设计与实现FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，通过可编程逻辑单元（PLU）、可编程连线（Interconnect）和可编程I/O（Input/Output）实现。
其可编程性使得 FPGA 成为数字滤波器设计与实现的理想平台。
1. FPGA的优势FPGA具有以下几个优势，使得其成为数字滤波器设计与实现的首选平台：灵活性：FPGA可以根据设计需求进行自定义配置，可以通过修改硬件逻辑来满足不同应用场景的需求。
可重构性：FPGA可以重复使用，方便进行修改和优化，减少芯片设计过程中的成本和风险。
高性能：FPGA具有并行处理的能力，可以实现多通道、高速率的实时数据处理，满足对于实时性要求较高的应用场景。
低功耗：FPGA可以进行功耗优化，通过减少冗余逻辑和智能布局布线来降低功耗。
2. 数字滤波器的实现方法基于 FPGA 的数字滤波器的实现方法主要有两种：直接法和间接法。
多相滤波数字信道化的FPGA实现
用 性 和 通 用性 。
关键词 ： 电子 战接 收机 ； 多相 滤 波 ； 字信 道 化 数
中图分 类 号 ： Ｎ １ Ｔ ７３ 文献标 志码 ： Ａ ｄｉ１ ．９ ９ ｉｉ ｎ １０ —８３ ．０ ２０ 。２ ｏ：０ ３ ６ ／ ． ｓ ．０ １ ９ ｘ ２ １ ．８０ ５ ｓ
了全频段 、 概率 盖 、 全 全子 信道 并行 接收 的数字 信
１ 引 言
理 想 的 电子 战接 收 机 应具 备 宽 输 入带 宽 、 灵 高
道 化功 能 。基 于 Ｘｌ ｘ Ｖｒ ｘ ｓ ５系 列 Ｆ Ｇ ｉｎ ｉｅ４ｘ ｉ ｔ ３ Ｐ Ａ实 现
的方 法有较 好 的 实用 行 ， 且 其 思 路 在类 似 的设 计 并 中有 较 强 的通 用性 。
Ａｂｓｒ ｃ ： ｍｐｅ ｎ ａｉｎ ｏ ｉｉ ｌｃ ａ ｎ ｌｚ ｔ ｎ ｉ ｒ ｓ ｎ ｅ ａ ｅ ｎ ｐ ｌｐ ａ ｅｆｌ ｒ ｎ ｔ ｔｒ ｅ Ｕ ｔａ ｔ Ｉ ｌｍｅ ｔｔ ｆｄ ｇｔ ｈ ｎ ｅｉａｉ ｓｐ ｅ ｅ ｔｄ ｂ ｓ ｄ ｏ ｏｙ ｈ ｓ ｔ ｓａ ｄ ｓｍｃｕ ｅ ｏ ｔ — ｏ ａ ｏ ｉ ｅ ｆ ｈ ｎ ｆｒ ｆｌ ｒ ｎ ０％ ｏ ｅｌｐ ｏ ｕ ｃ ａ ｅ ｓｄｖｓｏ ｉｏｍ ｔｓ ａ ｄ ５ ｉ ｅ ｖ ｒａ ｆｓ ｂ ｈ ｎｎ ｌ ｉｉｉｎ．Ｔ ｅ ｃ ｎ ｒｄ ｃｉｎ ｂ ｔ ｅ ｉｈ—ｓ ｅ ｄ ｒ ａ ｈ ｏ ｔａ ｉｔ ｅｗｅ ｎ ｈ ｇ ｏ ｐ ｅ ｅｌ—ｔｍｅ ｐ ｉ ｍ—
第５ ２卷 第 ８ 期
２１ ０ ２年 ８ 月
多相滤波的数字相干检波原理及FPGA实现
通 常 ，对 于载 频为 的带 限 （ 带宽 Ｂ） 中频 信号 ，
圩 （）＝ ∑ ＾ｎｚ （）
对 式 （ ） 开变换后 ，可得 １展
Ｄ 一１ ＋∞
（） １
若 以采 样率 为 ＝４ｏ （ ｍ ＋１ ，ｍ ：０ ，２ ｆ／ ２ ） ，１ ，… ，
且
ｃ ｈ ｒｎ ｅｅ ｔ ｎ， ｗｈｃ ａ ｒ ｖｄ ｉｈ ｆ ｅｉ ｕ ｄ ａｕ ｅ ｓｇ ａ ｏ ｉｉ ｌｓｇ ａ ｒｃ ｓｉ ｇ ｏ ａ ａ ， ｓ ｎ ｒ ｏ ｅｅ ｔｄ ｔｃｉ ｏ ｉｈ ｃ ｎ ｐ ｏ ｉｅ ｈｇ ｄ ｌｔ ｑ ａ ｒｔ ｒ ｉｎ ｌｆｒｄ ｇｔ ｉｎ ｌｐ ｏ ｅ ｓｎ ｆｒｄ ｒ ｏ ａ ， ｉ ｙ ａ
要 多相 滤波是 实现数 字下变频及数字相干检 波的关键技术 ，是雷达、声纳和通信等 系统 中为数 字信 号处理
提供 高质量的正交信号的有效手段 。文中讨论 了多相 滤波的基本原理 ，给 出了采 用多相滤 波的方法对 中频 带限信 号处
理的仿真分析 ，并结合 一款脉 冲压缩雷达 中频数 字化接收机的 实现 方案进行 工程验证 ，结果表 明，在技术指标上 可有
（ ｏ ｒｈ ｎｉｅＰａ ｎｎ ｎｔ ０ ｅｅｒｈ Ｉｓ ｔｔ ｆ Ｔ Ｃ ｍｐｅ ｅ ｓ ｌｎ ｉｇＵ ｉ，２ Ｒ ｓａｃ ｎｔｕｅｏ ＧＣ，Ｘｉ ｎ７ ０ ６ ，Ｃ ｉａ ｖ ｉ Ｅ ’ １ ０ ８ ｈｎ ） ａ
Ａｂ ｔａ ｔ Ｐ ｏｙ ｈ ｓ ｌ ｒ ｇｉ ｎ ｆ ｈ ｅ ｅ ｈ ｏｏ ｙｔ ｍｐｅ ｎ ｉｉ ｌｄ ｗｎ ｃ ｎ ｅｓｏ ｎ ｕ ｄ ａｕ ｅ ｓｒ ｃ ｈ ｌｐ ａ ｅｆ ｔ ｉ ｓｏ ｅｏ ｅｋ ｙｔｃ ｎ ｌｇ ｏｉ ｌｍｅ ｔｄ ｇｔ ｏ ｏ ｖ ｒｉｎ ａ ｄ ｑ ａ ｒｔｒ ｉ ｅｎ ｔ ａ
软件无线电中抽取滤波器的研究与FPGA实现
』２ ＝一
２
所 以 随意对 （ ） 进行 抽 取 是不 行 的 ，只有 在抽 取
之 后 的抽 样 率 仍 然 符 合 抽 样 定理 的 要 求 时才 能 恢 复 出原 来 的信 号 ｘｔ （ ），否 则 就 必 须 采 取 抗 混 迭 滤
维普资讯
电子 科 技 ２ ０ ０ ６年 第 ７期 （ 第 ２ ２期 ） 总 ０
软件 无线 电中抽取滤波器 的研 究与 Ｆ Ｇ ＰＡ实现
刘瀛祺 ，金力 军，陈吉锋
（ 西安电子科 技大学 综合 业务网国家重点实验室 ，陕西 西安 ７ ０ ７ ） １０ １ 摘 要 简述软件无线 电 中抽取 滤波器的原理与结构 ，分析 并比较 了多种抽取 滤波器的性能 ，最后给 出了在
ＬｕＹｎ ｑ，ｉ ｉ ｎ Ｃ ｅ ｆｎ ｉ ｉｇ ｉＪｎ ｊ ， ｈｎＪ ｅｇ Ｌｕ ｉ
（ ｔ ｎ ｌ ｙ Ｌ ｂ Ｏｆ ｎｅ ｒｔｓＳ ｒ ｉｅ ｔ ｒｓ ＸｉｉｎＵｎｖ ｒｉ ， ｎ７１ ０ ， ｉ ａ Ｎａｉ ａ ｏ Ｋｅ ａ ． ｔｇａｅ ｅｖｃ ｓＮｅｗｏ ｋ ， ｄ ａ ｉｅｓｔ Ｘｉ ａ ０ ７１ Ｃｈｎ ） Ｉ ｙ
抽 取器 ） 。
调算法，如果其数据吞吐率太高是很难满足实时性
要 求 的 ， 以很 有必要 对 Ａ Ｄ 后 的数据 流进行 降速 所 ／
处理 。同时一个实际的无线 电通信信号带宽一般为 几十千赫兹到几百千赫兹 ，实际对单信号采样 时所
需 的采 样速 率 是不 高 的 ，所 以对 这种 窄 带信号 的采 样 数 据 流 进 行 降速 处理 或 者 二 次 采 样 是 完 全 可 能
ｙ ｅ ） （ｊ ： １ 矾
Ｘ（Ｊ ｊ ｎ ｊ２ 足 ） ２
一
（） ３
基于FPGA的数字滤波器设计与实现
基于FPGA的数字滤波器设计与实现数字滤波器是信号处理中常用的工具，可以通过滤除不需要的频率成分或者增强需要的频率成分对信号进行处理。
在数字信号处理领域，基于FPGA的数字滤波器设计与实现是一项重要的研究课题。
本文将介绍FPGA数字滤波器的设计原理、实现方法和应用领域。
首先，我们来了解一下FPGA（可编程逻辑门阵列）是什么。
FPGA是一种可重构的硬件平台，它由大量的可编程逻辑门电路构成。
相比于传统的ASIC（专用集成电路）设计，FPGA具有更高的灵活性和可重构性，可以实现多种不同的电路功能。
在数字滤波器设计中，FPGA可以用来实现各种类型的滤波器，如低通滤波器、高通滤波器、带通滤波器和带阻滤波器等。
FPGA数字滤波器的设计通常包括以下几个步骤：1. 规格定义：确定滤波器的工作频率范围、滤波器类型（如FIR滤波器或IIR滤波器）、滤波器阶数和滤波器的性能指标等。
2. 滤波器设计：根据规格定义，选择适合的滤波器结构和滤波器系数设计方法，如窗函数法、频率采样法或者最小二乘法等。
设计好的滤波器可以通过MATLAB等工具进行模拟验证。
3. 滤波器实现：将滤波器设计转化为可在FPGA上实现的硬件描述语言（如VHDL或Verilog）。
在这个步骤中，需要将滤波器结构转化为逻辑电路，并根据具体的FPGA平台选择适合的资源分配和布局策略。
4. 仿真验证：使用EDA（电子设计自动化）工具对滤波器进行仿真验证，确保其在FPGA上的功能和性能与设计规格一致。
5. 实际实现：将经过仿真验证的滤波器设计烧录到FPGA 芯片中，并进行实际的性能测试。
测试结果可以与仿真结果进行比较，来评估滤波器的实现质量。
FPGA数字滤波器的设计和实现具有以下几个优势：1. 高性能：FPGA提供了大量的逻辑资源和高速IO接口，可以实现复杂的滤波器结构和算法，并能够处理高速数据流。
2. 低功耗：相比于通用处理器，FPGA的功耗较低，可以在不牺牲性能的情况下降低系统的功耗。
基于fpga的滤波器设计与实现
基于fpga的滤波器设计与实现基于FPGA的滤波器设计与实现一、引言滤波器是信号处理中常用的一种工具，它可以通过剔除或增强信号中的特定频率分量来改变信号的特性。
而基于FPGA的滤波器是一种利用可编程逻辑器件FPGA来实现滤波功能的方法。
本文将介绍基于FPGA的滤波器的设计与实现过程。
二、滤波器的基本原理滤波器主要通过改变信号的频谱特征来实现滤波效果。
它可以分为两类：低通滤波器和高通滤波器。
低通滤波器通过剔除高频分量，保留低频分量；高通滤波器则相反，剔除低频分量，保留高频分量。
滤波器的设计需要根据具体的需求选择合适的滤波器类型和参数。
三、基于FPGA的滤波器设计与实现基于FPGA的滤波器设计与实现可以分为以下几个步骤：1. 确定滤波器类型和参数：根据实际需求，选择合适的滤波器类型和参数。
例如，如果需要设计一个低通滤波器，需要确定截止频率和滤波器阶数等参数。
2. 数字滤波器设计：将滤波器的模拟设计转化为数字滤波器的设计。
常见的数字滤波器设计方法有FIR滤波器设计和IIR滤波器设计。
FIR滤波器是一种无反馈的滤波器，具有线性相位特性；IIR滤波器则具有反馈结构，可以实现更高阶的滤波器。
3. 将数字滤波器转化为FPGA可实现的结构：将数字滤波器转化为FPGA可实现的结构，可以采用直接形式实现、级联形式实现或者管线化实现等方法。
其中，直接形式实现是最简单直观的方法，但其硬件资源占用较多；级联形式实现可以减少硬件资源的占用，但增加了延迟；管线化实现则可以兼顾硬件资源和延迟。
4. 使用HDL语言进行FPGA设计：使用HDL语言，如VHDL或Verilog，进行FPGA设计。
根据设计的结构和功能，编写相应的HDL代码。
在编写代码时，需要注意代码的可重用性和可维护性，以便后续的设计和调试。
5. 硬件验证和性能优化：完成HDL代码后，进行FPGA的硬件验证和性能优化。
通过仿真和验证，确保设计的正确性和稳定性。
同时，可以根据实际需求对硬件进行优化，如减小资源占用、降低功耗等。
基于FPGA的CIC抽取滤波器设计与实现
（ ） ４
Ｃ Ｉ Ｃ 抽取滤波器的幅频特性如图 ２ 所示 。 ／ 其中 ［ 为其 主 瓣， 其 它 的 区 间 为 旁 瓣。由 图 ０． ２ ＤＭ ］ π 可见 ， 随着频率的增 大 ， 旁 瓣 电 平 不 断 减 小， 但旁瓣电平相 对主瓣电平较大 ， 阻带衰减较差 。 为降低 旁 瓣 电 平 ， 可以采 用多级 Ｃ Ｉ Ｃ 滤波器级联的办法来实现 。
总第 ２ ６ ７期 ２ ０ １ ２ 年第 １ 期
计算机与数字工程 Ｃ ｏ ｍ ｕ ｔ ｅ ｒ ＆Ｄ ｉ ｉ ｔ ａ ｌ Ｅ ｎ ｉ ｎ ｅ ｅ ｒ ｉ ｎ ｐ ｇ ｇ ｇ
Ｖ ｏ ｌ ． ４ ０Ｎ ｏ ． １ １ ３ ７
基于 Ｆ Ｐ Ｇ Ａ的Ｃ Ｉ Ｃ 抽取滤波器设计与实现
雷能芳
（ ） 渭南师范学院物理与电气工程学院 渭南 ７ １ ４ ０ ０ ０
［ ２］ ／ 可以由 Ｆ Ｐ ＧＡ Ｃ Ｐ Ｌ Ｄ 开发工具 Ｑ ｕ ａ ｒ ｔ ｕ ｓ Ⅱ来完成 。采用 比直接采用 该方法进行数字信 号 处 理 系 统 的 Ｆ Ｐ ＧＡ 设 计 ，
图 ５ 测试电路
在Ｑ 对测试电路进行编译 ， 下载到 ｃ ｕ ａ ｒ ｔ ｕ ｓ Ⅱ 环境中 ， － ｙ 就可以对硬件进行测 ｃ ｌ ｏ ｎ ｅ系列 Ｅ Ｐ １ Ｃ １ ２ Ｑ ２ ４ ０ Ｃ ８ 器 件 后， ／ 经Ｄ 试 。 调制器 的 输 出 信 号 为 数 字 信 号 ， Ａ 转换后可以通 过示波器进行测试 ， 也可以直接采用 Ｑ ｕ ａ ｒ ｔ ｕ ｓ Ⅱ 软件中的 嵌
图 ３ ３ 级 Ｃ Ｉ Ｃ 抽取滤波器模型图
滤波器常结合半带滤波器来完成采样速 率 的 抽 取 功 能 。 滤 波时只做加法运算 ， 大大简化了计算量 ， 从而降低后续电路 的处理速度 。 本文的创新之 处 在 于 ： 应用现代 Ｄ Ｓ Ｐ技术设计 Ｃ Ｉ Ｃ抽 取滤波 器 ， 图 形 化 界 面 使 设 计 简 单 易 行， 避免了繁琐的 设计者甚至 不 需 要 了 解 Ｆ ＶＨＤ Ｌ 语言编程 ； Ｐ ＧＡ 和 硬 件 描 述语言 ， 真正实现了电子系统设计的黑盒 子 化 、 积木化和简
基于多相滤波结构的信道化及FPGA实现
基于多相滤波结构的信道化及FPGA实现张诚;吴沁;贺浪【摘要】随着现代电子战中电磁环境的日益复杂,军用接收机需具备同时处理多个信道信号的能力,即具备全概率截获能力.信道化接收机可将一个复杂信号分成多个信道,从而方便后续处理.文中利用一种简化的结构验证了该种信道化方案的可行性,并节省了逻辑资源.【期刊名称】《电子科技》【年(卷),期】2014(027)003【总页数】4页(P102-105)【关键词】数字下变频;多相滤波;信道化【作者】张诚;吴沁;贺浪【作者单位】西安电子科技大学电子工程学院,陕西西安710071;西安电子科技大学电子工程学院,陕西西安710071;西安电子科技大学电子工程学院,陕西西安710071【正文语种】中文【中图分类】TN914在电子战中，传统上主要采用扫频式搜索接收机，但其截获概率受搜索速度的影响较为严重，且因其受到搜索速度与分辨率之间关系的制约，所以扫频式接收机对跳频信号的截获效果很不理想［1］。
信道化接收机是对某个频段的信号全概率接收的接收机，而基于多相结构的信道化接收机相对于传统意义上的信道化接收机对同一频段信号而言所需硬件资源更少，且更易于实现。
其相对传统的信道化接收机凭借其高效的多相结构，使其在多信道处理方面得到了广泛应用［2］，是接收机的发展趋势。
1 多相滤波结构的信道化原理1.1 信道的划分因实信号频谱具有对称特性，所以其频带划分较为特殊，这里只对［0，π］上的频谱进行信道划分［3］。
若划分K个信道，各信道的中心频率为ωk=kπ/K+π/2K，其中，k=0，1，…，K －1。
图1 实信号的信道排列形式由傅里叶变换可知，低通滤波器的频谱包括正负对称的两部分。
为使信道的划分如图1所示，需将滤波函数的频谱全部移到正半轴，这里对滤波器的频谱函数做如下变换此时反映到频域如图2所示，因此，采用复FIR滤波器对输入的实信号进行滤波。
图2 实信号与平移后的低通滤波器的频谱图1.2 基于多相结构滤波器的信道化原理信道化的主要过程为，先将每个信道乘以e－jωkn，对信号做频域的搬移［4］，再经过低通滤波器，滤除高频分量，并将频率均降到基带，做下变频［5］，最终进行抽取。
基于FPGA的CIC抽取滤波器设计与实现
计算机与数字工程
Ｃｏ ｕｅ ｍｐ ｔｒ＆ Ｄｉｉ ｌ ｇｎ ｅｉｇ ｇｔ ａ Ｅｎ ｉｅ ｒ ｎ
Ｖｏ ． ０ Ｎｏ １ １４ ．
１ ３７
２ １ 年第 １ ０２ 期
基 于 Ｆ ＧＡ 的 Ｃ Ｃ抽 取 滤 波器 设 计 与 实现 Ｐ Ｉ
雷能 芳
（ 渭南师范学 院物理与电气工程学 院 渭南 ７４０） １ ０ ０
ｖ ｒｆ ｄｂ ｏ ｔ ｒ ｉ ｕａｉｎ ａ ｄｈ ｒ ｗａ ｅｔｓ． ｅｉｉ ｙ ｓ ｆｗａ ｅｓｍ ｌｔ ｎ ａ ｄ ｒ ｅｔ ｅ ｏ
Ｋｅ ｏｒｓ ＣＩ ｆ ｔｒ ｅ ｉ ｔｏ ｙＷ ｄ Ｃ ｉ ｅ ，ｄ ｃｍａ ｉｎ，ＦＰＧＡ，ＤＳ ｉ ｅ ｌ Ｐ Ｂｕｌ ｒ ｄ Ｃｌｓ ａ ｓ Ｎｕｍｂｅ ＴＮ７ ３ ｒ １
１ 引 言
在数字信号处理 中， 随着采样速率 的提高 ， 采样 后的数 据流 的速率变得很高 ， 会导致后续 的信号 处理速度跟不 上 ， 因此有必要对 Ａ／ Ｄ后 的数 据流进 行 降速处理 。实现采 样 速率变换 （ 抽取 和内插 ） 的关键问题是如何实现抽取前 和 内 个 Nhomakorabea成的 。
图 １ 单 级 Ｃ Ｃ抽 取 滤 波器 框 图 Ｉ
单级 Ｃ Ｃ抽取 滤波 器积 分 部分 是单 极 点 的 Ｉ Ｉ Ｉ Ｒ滤波 器， 其传输 函数为 ：
Ｈ （） Ｆ Ｉ － ｚ
（） １ ｚ ＝ 一
（ １ ）
（） ２
梳状部分是一个对称 的 ＦＲ滤波器 ， Ｉ 其传 输函数 为 ：
Ａｂｓ ｒｃ Ｆｉｌ ｏ ｒｍ ｍａ ｅＧａ ｅＡｒａ （ ＧＡ ）ｄ ｖｃｓｉ ｄ ｌ ｓ ｄｉ ｈ ｉｌ ｆｄｇｔｌｓｇ ａ ｒ ｃ ｓｉｇ，ｂｕ ｔｉ ｃ ｍｐｉａｅ Ｏ ｔａ ｔ ｅｄＰｒ ｇ ａ ｂｌ ｔ ｒ ｙ ＦＰ ｅ ｉｅ ｓｗｉｅｙｕ ｅ ｎｔ ｅｆ ｄｏ ｉｉａ ｉｎ ｌｐ ｏ ｅ ｓｎ ｅ ｔｉ ｓ ｏ ｌｃｔ ｄｔ ｄ ｓｇ ｓｎ ｅ ｉｎ ｕ ｉｇ ＶＨ ＤＬ ｒＶｅ ｉ ｇＨ ＤＬ．Ｆｏ ｈｅｍｕ ｔ ｒ ｔ ｉ ａ ｒ ｃ ｓｉｇｔ ｃ ｎ ｏ ｙ ｉ ｏ ｔ ｒ ａ ｏ，ｔ ｓｐ ｐ ｒｐ ｐ ｅ ｃ ｅ ｏ ｍ— ｏ ｒｌ ｏ ｒｔ ｌｉ ａ ｅｓｇｎ ｌｐ ｏ ｅ ｓｎ ｅ ｈ ｏｌｇ ｎｓ ｆｗａｅｒｄｉ ｈｉ ａ ｅ ｏｒｏｓｄａｓ ｈ ｍｅｆ ｒｉ — ｐｅ ｅ ａ ｉｎｏ ｓａ ｅＩ ｔｇ ａ ｏ ｍ ｂｄ ｃｍａ ｉｎ ｆｌｅ ａ ｅ ｎ ＦＰ ｌｍ ｎｔｔｏ ｆＣａ ｃ ｄ ｎ ｅ ｒ ｔ ｒＣｏ ｅ ｉ ｔｏ ｉ ｒｂ ｓ ｄｏ ＧＡ ｎ ｔ ａ ｄ ＤＳＰ Ｂｕｌｅ ．Ｔｈ ｏｒｅｔ ｅ ｓａ ｄｆａ ｉｉｉ ｆｔ ｅｄ ｓｇ Ｓ ｉ ｒ ｄ ｅｃ ｒｃｎ ｓ ｎ ｅ ｓｂｌｔ ｏ ｈ ｅ ｉｎ ｉ ｙ
基于多相滤波的正交采样零中频数字化接收及QPSK高速解调的FPGA实现
文 章 编 号 ： １０ —２ ９（０ ０ ０ — １４０ ０７０ ４ ２ １） ２０ ３ －５
电路与系统学报
Ｊ ＯＵＲＮＡＬ ＯＦ ＣＩ ＵＩ ＲＣ ＴＳ ＡＮＤ ＹＳ Ｅ Ｓ Ｓ Ｔ Ｍ
ｖ０ ．５ Ｉ １
Ａｐ ｌ ｉ ｒ，
对 于 带通 过 采 样 技 术 ，ＡＤＣ 采 样 频 率 必须 满 足 ：
完 成 宽 带 中频 信 号 的 过 采样 。
收藕 日期 ｔ ０ ９０ ・７ ２ ０－２１ 修订 日期 ：２ ０ —５１ ０ ９０ － １
≥２ 。当
图 ２ 中频 宽 带 信 号 频 谱
中心 频 率 厂和 信 号 带 宽 Ｂ 较 高 时 ，需 要 很 高 的 ＡＤＣ采 样 频 率 才 能 ０
（） １
（ ） ２
≥Ｂ １ ） （＋ｒ
Ａ ，
， ＝０１ 一 ｍ ，２３ ，
十 ｌ
其 中 ， ｒ 一ｆ ） Ｂ一１ ＝（ Ｌ／ ，为 带 通 滤 波 器 的矩 形 系数 。 由 图 １ 以看 出 ，无 论采 用 过 采 样 和 欠 采 样 技 术 ， 中频 数 字 化 接 收机 都 需 要 对 采 样 的 信 号 进 行 正 可 交 数 字 下 变 频 。正 交数 字 下变 频 可 以产 生 完 全 正 交 的本 振 信 号 ，不 存 在 Ｉ 、Ｏ 两 路 幅 度 和 相 位 失 配 的
Ｎｏ ２ ． ２ ０ ０１
基 于多相滤 波 的正交采样零 中频 数字 化接 收 及ＱＰ Ｋ Ｓ 高速解 调 １ Ｐ Ａ ￣Ｆ Ｇ 实现 ｇ
赵 国栋 ２ ， 徐建 良
（ ． 信 系 统 信 息 控 制 技术 国家 级 重 点 实 验 室 ，浙 江 嘉 兴 ３ ４ ３ ；２ １通 １ ０ ３ ．中 国 电子 科 技 集 团公 司 第 三 十 六研 究所 ，浙 江 嘉 兴 ３４ ３ ） １０ ３
DDC中的抽取滤波器设计及FPGA实现
１ 引言
软件无线 电的思 想是使 宽带 Ａ Ｄ和 ＤＡ转 换器 尽可 能 ／ ／
ｌ＿
敷字 变 抽取 波 Ｃ 滤 下频 滤 Ｉ 波器 Ｈ 滤 器 ｎ 滤 嚣 Ｃ Ｂ波 Ｒ波
０ ｄｃ ａｏ １ ｎ ｅｒ ｆ ｅｉ ｔｎ矗 凹ａｄｂ ｉ ｍｉ ｔ ｈ 咖 ｍ ｇｒ ｌ ． ０ｇ ｅ 够－ ｎ ｅ州 ｎ ＩＩｂ ｎＩ ｌＩｈ ｃ
Ａｓａ ｂｔ ｄ Ｔｉｐｐｒ ｅ ｒ ｅ ｔ ｓ ｎ ｒ ｈ ａｅ ｄｓｉ ｓｈ ｓ ｔ ｓ ｃ ｂ ｅ ｙ￣
日 ） Ｄ ＆（ ）Ｓ （ （ ＝ ・ ・ ａ 等）
（） ３
运算简单的积分． 梳状滤波器， 其抽取因子为 Ｄ ， １中间为若 干级半带滤波器 ， 最后一级为滤波性能较好的普通 Ｆ Ｉ Ｒ低通
滤波器 。
ቤተ መጻሕፍቲ ባይዱ
设计系统应用 于某气 象雷达中频 信号处理 部分 ， 要求模 拟中频 输 入带 宽 Ｏ ３ Ｈ ， ．Ｍ ｚ 中心频 率 ６Ｍ ｚ采 样 频 率 ５ ． ０Ｈ， ２ ８ ｓ ， 出数据率 为 ｌ２ ｓ 。所 以我 们 必须 进行 ４ 倍 抽 Ｍｐ 输 ｓ 。Ｍ ｐ ｓ ４ 取 。设计分 三级 抽取 完 成 ４ 倍 抽取 。第一 级完 成 ｌ 倍 抽 ４ ｌ 取， Ｃ 用 Ｉ Ｃ滤波器实现 ； 二级完 成 ２ 第 倍抽 取 ， Ｈ 滤波 器 用 Ｂ
图 １ 抽取 滤波器框 图
频对模拟信号数字化。尽管如此， 中频部分的采样率仍然 比 较高， 而实际包含信息的基带信号往往带宽较窄， 因此需要 先进行下变频处理 ， 再使用 Ｄ Ｐ 件模 块处理基带数 据。而 Ｓ软 下变频中的降速则是由抽取滤波系统来实现的。因而抽取
多级抽取CIC滤波器的VerilogHDL设计
CIC滤波器
? CIC滤波器：
CIC(Cascaded Integral Comb) 抽取滤波器，最初由 Hogenauer提出，因为它结构简单，而且实现时无需乘法器和 系数的存储，是一种简单有效的抽样率转换方法。
? CIC抽取滤波器：
- 原理
CIC抽取滤波器通常是由一个积分梳状滤波器和一个抽取滤 波器级联组合而成，其中，级联的积分梳状滤波器又分为积 分部分和梳状部分。
Y_OUT
13
时序仿真结果图
CLK_GE的时序仿真结果图
RST_GE的时序仿真结果图
14
输入时钟信号
FPGA模块图
clk生成器
输入初始化信号
Reset生成器
输入数据
输出数据
3级CIC抽取滤波器的模块图
15
FPGA设计环境
电脑
下载
FPGA
输出信号
逻辑分析仪
FPGA设计流程图
实际FPGA测试环境
16
N
? ???
CIC抽取滤波器示意图
6
单级/多级CIC滤波器的原理
? 单级CIC抽取滤波器的原理 ? 多级CIC抽取滤波器的原理
单级CIC抽取滤波器示意图
多级CIC抽取滤波器示意图
7
单级CIC抽取滤波器的 Verilog HDL 设计
module cic_single(clk,clk1,reset,x_in,y_out); input clk,clk1,reset;
证明本设计方案的正确性、可行性。
- 处理器: EXCALIBUR ARM - FPGA集成块组件: EPXA4F672C3 - 逻辑单元: 180/16,640 - I/O端口: 21/463
基于fpga的滤波器设计与实现
基于fpga的滤波器设计与实现基于FPGA的滤波器设计与实现一、引言滤波器是信号处理中常用的工具，用于去除信号中的噪声或不需要的频率成分。
在数字信号处理中，滤波器可以通过软件算法实现，但随着现代电子技术的发展，使用基于FPGA的滤波器可以实现更高效、实时的信号处理。
本文将介绍基于FPGA的滤波器设计与实现的方法和步骤。
二、FPGA的基本原理FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，由大量的逻辑门、存储单元和可编程连接组成。
FPGA的特点是可重构性强，可以根据需要编程实现各种逻辑功能。
在数字信号处理中，可以将滤波器的算法实现在FPGA中，利用其并行处理的能力来提高处理速度和效率。
三、滤波器的基本原理滤波器可以根据其频率响应的特点分为低通滤波器、高通滤波器、带通滤波器和带阻滤波器等。
滤波器的设计目标是在保留需要的信号成分的同时，去除不需要的噪声或频率成分。
常用的滤波器设计方法有FIR滤波器和IIR滤波器。
四、基于FPGA的滤波器设计步骤1. 确定滤波器的类型和设计要求：根据信号处理的需求，确定滤波器的类型（低通、高通等）和性能指标（截止频率、通带衰减等）。
2. 确定滤波器的结构：选择合适的滤波器结构，如直接形式、级联形式等。
3. 设计滤波器的传递函数：根据滤波器的类型和设计要求，设计出满足要求的传递函数。
4. 将传递函数转化为差分方程：根据所选滤波器结构，将传递函数转化为差分方程。
5. 实现差分方程的计算：将差分方程转化为FPGA可以计算的形式，使用硬件描述语言（如Verilog、VHDL）编写计算模块。
6. 将计算模块综合到FPGA中：使用相应的工具将计算模块综合到FPGA中，生成比特流文件。
7. 下载比特流文件到FPGA：将生成的比特流文件下载到FPGA中，使其开始工作。
8. 测试和优化：对设计的滤波器进行测试，并根据测试结果进行优化，以满足设计要求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
』一１ ｖ
样率 的不 断提 高 ， 速 率 数 字 滤 波器 和滤 波 器 组 在 多
很 多 领域 有着 广 泛 的应 用 。 如数 字 音频 处理 、 音处 语
ＸＩ Ｈａｉｉ ＳＵＮ ｉｉｎ Ｅ ｘａ， Ｚｈｘｏ ｇ
（ ｃｏｌｆＥｅｔ ｎ ｎ ｎｏｍａｉｎＥ ｇｎｅ ｎ ＱｏｇｈｕＵ ｉ ｒｔ，ａｙ ａｎ ｎ５ ２ ２ ， ｈｎ Ｓｈ ｏ ｏ ｌ ｒ ｉ ａ ｄＩ ｒ ｔ ｃｏ ｃ ｆ ｏ ｎ ｉｅｒ ｇ， ｉ ｚｏ ｎｖ ｓｙ Ｓ ｎａＨ ｉａ ７ ０ ２ Ｃ ｉ ｉ ｎ ｅｉ ａ）
文献 标识 码 ： Ａ
文章 编号 ：０ ５ ９ ９ （ ０ ２ ０ — ３ １ ０ １０ — ４ ０ ２ １ ）３ ０ ３ — ３
多 速率指 的是一个 系 统 中存 在 着两 种或 者 两种 以上 的信 号采 样率 ， 速率 信号 处理 最早 于 ２ 纪 多 Ｏ世 ７ ０年代 提 出 ， 有 重 要 的 理 论 和 工 程 价 值 。近 １ 具 ０
多相 抽 取 滤 波 器 的 Ｆ Ｇ 实现 米 ＰＡ
谢 海 霞 ． 志 雄 孙
（ 琼州学院 电子信息 工程学院 ， 海南 三 亚 ５ ２ ２ ） ７０ ２
摘 要 ： 信号的多相分解在多抽样率信号处理中有着重要的作用。介绍了多相分解的基本理论， 结合 Ｆ Ｉ Ｒ抽取滤波器的多
相分解形 式 ， Ｖ ｒｏ Ｄ 用 ｅｉ ｇＨ Ｌ语 言来实现 ２倍抽取滤波器 的多相结构 ， ｕｒ ｓ ｌ Ｑ ａ ｕ Ⅱ软件仿真输 出波形 ， ｔ 并且用 ＭＡ Ｌ Ｂ对仿真 结 ＴＡ
第３ ５卷 第 ３期
２１ ０ ２年 ６ 月
电 子 器 件
Ｃ ｉ ｅｅ Ｊｕ ｎ ｌｏ ｌ ｃ ｏ ｅ ｉｅ ｈｎ ｓ ｏ ｒ ａ ｆ ｅ ｔ ｎ Ｄ ｖｃ ｓ Ｅ ｒ
Ｖ０ ＿ ５ Ｎｏ ３ ｌ３ ．
Ｊ ｎ ２ １ ｕ ．０２
Ｔｈ ａ ｉ ａ ｉ ｎ ｏ ｌ ｐｈ ｓ ｃｍ ａ ｉ ｎ Ｆｉ ｅ ｎ ｅ Ｒｅ ｌ ｔｏ ｆＰｏ ｙ ａ ｅ Ｄｅ ｉ ｔｏ ｌ ｒ ｏ ＦＰＧＡ ｚ ｔ
Ｋｅ ｏ ｄ ： Ｉ ｌ ｒＦ Ｇ Ｑ ａ ｕ ； ｅｉ ｇＨＤ ｙｗ ｒ ｓＦＲ ｆｔ ； Ｐ Ａ； ｕ ｒ ｓＩ Ｖ ｒｏ Ｌ ｉｅ ｔ Ｉ ｌ Ｅ Ａ Ｅ ＣＣ：２ ０ １ ７ Ｆ １ ０ ：２ ０ ｄ ｉ１ ． ９ ９ ｊ ｉ ｎ １ ０ － ４ ０ ２ １ ． ３ ０ ０ ｏ ：０ ３ ６ ／ ．ｓ ． ０ ５ ９ ９ ． ０ ２ ０ ． ２ ｓ
ｒ ｓ ｌ ａ ｄ ｃ ｍｐ ｒ ｄ ｉ ｔ ｈ ｈｅ ｒ ａｕｅ ｂ ｅ ｕ ｔ ｎ ｏ ａ ｅ ｔｗｉｈ ｔ ｅ ｔ ｏ ｖ ｌ ｙ ＭＡＴＬ ｙ ＡＢ， ｗｈｉｈ ｗａ ｏ ｒ ｃ ．Ｆ ｎ ｌ ｔ ｒ ｇ ａ ｃ ｓ ｃ ｒｅ ｔ ｉ ａ ｌ ｈｅ ｐ ｏ ｒ ｍｍａ ｌ ｌ ｓ ｙ， ｂ ｅ ｆ ｅ ｗａ ｉ ｄ ｗｎ ｏ ｄｅ ｏ ＦＰＧＡ． ｈｅ ｄ ｓｇ ｔ ｏ ｆｐ ｌｐｈ ｓ ｅ ｉ ｔｏ ｌｅ ｓ ｆ ａ ｉ ｌ ｔ ｅ ｅ ｔ ｅ ｄｅ ｉｎ ｐ ｏ ｅ ｓ ｗａ ｏ ｌ ａ ｄ ｔ Ｔ ｅ ｉｎ ｍｅｈ ｄ ｏ ｏ ｙ ａ ｅ ｄ ｃｍａｉ ｎ ｆ ｔ ｒｗａ ｅ ｓｂ ｅ；ｈ ｎ ｉ ｓｇ ｒ ｃ ｓ ｓ ｉ ｒ ｒ ａｉｅ ｙ ｓ ｆ ｒ ｅ ｓ ｏ ｍｏ ｉｙ ｔ ｅ ｐ ｒ ｍｅｅ ． ｅ ｌｚ ｄ ｂ ｏ ｔ ｅ， ａ ｙ ｔ ｄ ｆ ｈ ａ ａ ｔ ｒ ｗａ
年来 ， 着 大 规模 集 成 电 路 的 发 展 和 Ａ Ｄ、 ／ 随 ／ Ｄ Ａ采
１ 多 相 分 解 的 基 本 理 论
当在 Ｉ Ｉ Ｒ或者 ＦＲ滤 波器 和滤 波 器组 中实 现抽 Ｉ 取或 插值 时 ． 多相 分 解 是 非 常 有 用 的 。下 面 以 多 速 率抽 取滤 波器 为例 来 说 明多相分 解 的好处 ［７。 ６］ － 对 于 图 １中 的抽取滤 波 器 ， 果 Ｈ（ ） 如 Ｚ 是一 个用
ｒａ ｚｄ２ｔ ｅ ｏ ｐ ａｅｓｕ ｔｒ ｅｉ ａｉ ｌ ｒ ｉ ｅｉ ｇＨ Ｌ ｓ ｕａｅ ａｅ ｒ ｙＱ ａ ｕ ，ｅ ｆ ｄｔｅ ｅｌ ｅ ｍ ｓ ｌ ｈ ｓ ｒｃ ｅｄ ｃ ｔ ｎｆｔ ｔ Ｖ ｒｏ Ｄ ，ｉ ｌｔ ｗ ｖｆ ｂ ｕ ｒ ｓｖｒ ｅ ｉ ｉ ｐｙ ｔ ｕ ｍ ｏ ｉｅ ｗ ｈ ｌ ｍ ｄ ｏ ｍ ｔ ｉ ｉ ｈ
Ａｂｓｒ ｃ Ｐｏｙ ｈａ ｅ ｄｅ ｏ ｏ ｉ ｏ ｌｙ ｄ ａ ｍｐ ｒａ ｔｒ ｌ ｎ ｍｕ ｔ—ａｅ ｓｇ ａｓ ｐ ｏ ｅ ｓｎ ． ｅ ｐ ｐ ｒ ｉ ｔｏ ｕ ｅ ｔ ａ ｔ： ｌ ｐ ｓ ｃ ｍｐ ｓｔ ｎ ｐ ａ ｅ ｎ ｉ ｏ ｔ ｎ ｏ ｅ ｉ ｌｉｒ ｔ ｉ ｎ ｌ ｒ ｃ ｓｉ ｇ Ｔｈ ａ ｅ ｎ ｒ ｄ ｃ ｄ ｉ ｔ ｅ ｐ ｌｐｈ ｓ ｅ ｏ ｈ ｏ ｙ ａ ｅ ｄ ｃ ｍｐｏ ｉｉｎ ｔ ｅ ｒ ｃ ｍｂ ｎ ｄ ｗｉｈ ｔ ｅ ｐ ｌｐｈ ｓ ｅ ｏ ｏ ｉｉｎ ｆｒ ｏ ｈ Ｒ ｅ ｉ ｔｏ ｌｅ ， ｓｔｏ ｈ ｏ ｙ， ｏ ｉ ｅ ｔ ｈ ｏ ｙ ａ ｅ ｄ ｃ ｍｐ ｓｔ ｏ ｍ ｆｔ ｅ ＦＩ ｄ ｃｍａ ｉｎ ｆ ｔ ｒ ｏ ｉ
果进 行验证并作 比较 。结果正确 ， 最后将编程数 据文件下载到 Ｆ Ｇ Ｐ Ａ芯片上 。多相抽取滤 波器 的设计 方法是 可行 的 ， 整个 设 计过程 由软件实现 ， 参数易于修改 。
关键 词 ： 抽取滤波器； 多相分解；Ｐ Ａ Ｖ ｒｏ Ｄ Ｆ Ｇ ；ｅｌ Ｈ Ｌ ｉｇ
中图 类号 ： Ｎ９ １ ７ Ｔ １ ．２