高速ADC PCB布局布线技巧
高分辨率ADC的板布线
高速ADC(模/数变换器)是各种应用领域(如质谱仪,超声,激光雷达/雷达,电信收发机模块等)中关键的模拟处理元件。
无论应用是基于时域或频域,都需要ADC最高的动态性能。
更快和更高分辨率的ADC,可使超声系统具有更详明的图像,使通信系统具有更高数据的处理能力。
随着14位或更高分辨率ADC的采样率继续提高到百兆采样范围,随之而来的是系统设计人员必须成为时钟设计和分配及板布线方面的专家。
本文描述的是系统设计方面的一些关键性问题,特别关注印制电路板(PCB)地和电源平面布线技术。
现代化的ADC需要现代化的板设计。
没有精确的时钟源或仔细设计的板布线,则高性能变换器将达不到其性能指标。
单IF外差接收机结构和高级的功率放大器线性化算法,正在对ADC性能提出要求。
这样的系统正在把变换器的固有抖动性能推向低于1/2 PS。
同样,测试仪器工程师需要在宽带内有非常低的噪声性能,以便高级频谱分析仪开发。
因此,高速数据变换系统中最重要的子电路是时钟源。
这是因为时钟信号的定时精度会直接影响ADC的动态性能。
为了使这种影响最小,ADC时钟源必须具有非常低的定时抖动或相位噪声。
若在选择时钟电路时不考虑这种因数,则系统动态性能不会好。
这与前端模拟输入电路的质量或变换器的固有抖动性能无关。
精确的时钟在精确的时间间隔总能提供沿转换。
实际上,时钟沿在连续变化的时间间隔到达。
因此,这种定时的不确定性,可以借助数据变换过程综合评估采样波形的信噪比。
最大时钟抖动由下式确定:Tj(rms)=(VIN(p-p) /VINFSR)×(1/(2(N+1)×π×fin)假若输入电压(VIN)等于ADC的满标范围(VINFSR),则抖动要求变为ADC分辨率(N位)和被采样输入频率(fin)的因数。
对于70MHz 输入频率,总抖动要求是:Tj(rms)=1× (1/215π×70×106))Tj(rms)=140fs由于很多系统通过背板或另外连接分配参考时钟,这会降低信号质量,所以,通常用本机振荡器(低相位噪声的VCXD)做为ADC的定时源。
高速PCB设计九大布线原则
九大PCB设计布线原则:
1、一般情况下,首先应对电源线和地线进行布线,以保证电路板的电气性能。
在条件允许的范围内,尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:0.2~0.3mm,最细宽度可达0.05~0.07mm,电源线一般为1.2~2.5mm。
对数字电路的PCB可用宽的地导线组成一个回路,即构成一个地网来使用(模拟电路的地则不能这样使用)。
2、预先对要求比较严格的线(如高频线)进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。
必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。
3、振荡器外壳接地,时钟线要尽量短,且不能引得到处都是。
时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积,而不应该走其它信号线,以使周围电场趋近于零。
4、尽可能采用45°的折线布线,不可使用90°折线,以减小高频信号的辐射;(要求高的线还要用双弧线)。
5、任何信号线都不要形成环路,如不可避免,环路应尽量小;信号线的过孔要尽量少。
6、关键的线尽量短而粗,并在两边加上保护地。
7、通过扁平电缆传送敏感信号和噪声场带信号时,要用“地线-信号-地线”的方式引出。
8、关键信号应预留测试点,以方便生产和维修检测用。
9、原理图布线完成后,应对布线进行优化。
同时,经初步网络检查和DRC检查无误后,对未布线区域进行地线填充,用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。
或是做成多层板,电源,地线各占用一层。
相信你的PCB设计能力一定会大大提升的。
高速电路pcb设计方法与技巧
高速电路pcb设计方法与技巧
高速电路的PCB设计是一项复杂的任务,需要考虑到信号完整性、电磁兼容性和噪声抑制等因素。
下面列出了一些高速电路PCB设计的方法和技巧:
1. 确定信号完整性要求:根据设计要求和信号频率,确定信号完整性要求,如信号的上升/下降时间、功率边缘、噪声容限等。
2. 选择适当的材料:选择适当的PCB材料,比如具有较低介电常数和损耗因子的高频层压板材料,以提高信号完整性。
3. 排布设计:在PCB布局设计中,将信号线和地线层紧密地排布在一起,以降低传输延迟。
同时,尽量避免信号线交叉和平行布线,以减小串扰干扰。
4. 使用差分信号线:对于高速信号,采用差分信号线可以减少干扰和噪声。
差分信号线需要保持匹配长度和间距,并使用差分对地层。
5. 引脚分布:将相关的信号和地线引脚布局在相邻位置,并使用直接和短的连接,以减小传输延迟。
6. 电源和地线:在PCB设计中,电源和地线是非常重要的。
为了提高电源供应的稳定性和降低噪声,采用分层设计,并保持电源和地线的低阻抗连通。
7. 规避回流路径:设计中应尽量避免信号流经大电流回流路径,以降低电磁干扰。
8. 耦合和终端阻抗:为了提高信号的传输质量,需要合理设计耦合和终端阻抗,并在设计中考虑到信号的反射和幅度损耗。
9. 电磁兼容性:在PCB设计中,应遵循电磁兼容性规范,使用恰当的屏蔽和过滤技术,以减少电磁辐射和敏感性。
10. 仿真和调试:在最终的PCB设计中,使用仿真工具来验证信号完整性和电磁兼容性,并在实际测试中进行调试和优化。
以上是一些高速电路PCB设计的方法和技巧,设计人员可以根据实际需求和设计要求来选择和应用。
Altium_designer4层以上高速板布线的16个技巧
4层以上高速板布线的16个技巧-多年经验倾情奉献!当信号上升/下降沿时间< 3~6倍信号传输时间时,即认为是高速信号.,对于数字电路,关键是看信号边沿陡峭程度,即信号上升、下降时间,按照一本非常经典书《High Speed Digtal Design>理论,信号从10%上升到90%时间小于6倍导线延时,就是高速信号!高速板布线一直是个头疼的问题,这里结合自己的经验总结了一下,希望对大家的工作有帮助。
1、3点以上连线,尽量让线依次通过各点,便于测试,线长尽量短:2、引脚之间尽量不要放线,特别是集成电路引脚之间和周围。
3、不同层之间的线尽量不要平行,以免形成实际上的电容。
4、布线尽量是直线,或45度折线,避免产生电磁辐射。
5、地线、电源线至少10-15mil以上(对逻辑电路)。
6、尽量让铺地多义线连在一起,增大接地面积。
线与线之间尽量整齐。
7、注意元件排放均匀,以便安装、插件、焊接操作。
文字排放在当前字符层,位置合理,注意朝向,避免被遮挡,便于生产。
8、元件排放多考虑结构,贴片元件有正负极应在封装和最后标明,避免空间冲突。
9、目前印制板可作4—5mil的布线,但通常作6mil线宽,8mil线距,12/20mil焊盘。
布线应考虑灌入电流等的影响。
10、功能块元件尽量放在一起,斑马条等LCD附近元件不能靠之太近。
11、过孔要涂绿油(置为负一倍值)。
12、电池座下最好不要放置焊盘、过空等,PAD和VIL尺寸合理。
13、布线完成后要仔细检查每一个联线(包括NETLABLE)是否真的连接上(可用点亮法)。
14、振荡电路元件尽量靠近IC,振荡电路尽量远离天线等易受干扰区。
晶振下要放接地焊盘。
15、多考虑加固、挖空放元件等多种方式,避免辐射源过多。
16、设计流程:A:设计原理图;B:确认原理;C:检查电器连接是否完全;D:检查是否封装所有元件,是否尺寸正确;E:放置元件;F:检查元件位置是否合理(可打印1);G:可先布地线和电源线;H:检查有无飞线(可关掉除飞线层外其他层);I:优化布线;J:再检查布线完整性;K:比较网络表,查有无遗漏;L:规则校验,有无不应该的错误标号;M:文字说明整理;N:添加制板标志性文字说明;O:综合性检查。
高速PCB布线实践指南 (下).
高速PCB布线实践指南 (下接地平面实际上需要讨论的内容远不止本文提到的这些,但是我们会重点突出一些关键特性并鼓励读者进一步探讨这个问题。
接地平面起到公共基准电压的作用,提供屏蔽,能够散热和减小寄生电感(但它也会增加寄生电容的功能。
虽然使用接地平面有许多好处,但是在实现时也必须小心,因为它对能够做的和不能够做的都有一些限制。
理想情况下,PCB有一层应该专门用作接地平面。
这样当整个平面不被破坏时才会产生最好的结果。
千万不要挪用此专用层中接地平面的区域用于连接其它信号。
由于接地平面可以消除导体和接地平面之间的磁场,所以可以减小印制线电感。
如果破坏接地平面的某个区域,会给接地平面上面或下面的印制线引入意想不到的寄生电感。
因为接地平面通常具有很大的表面积和横截面积,所以使接地平面的电阻保持最小值。
在低频段,电流会选择电阻最小的路径,但是在高频段,电流会选择阻抗最小的路径。
然而也有例外,有时候小的接地平面会更好。
如果将接地平面从输入或者输出焊盘下挪开,高速运算放大器会更好地工作。
因为在输入端的接地平面引入的寄生电容,增加了运算放大器的输入电容,减小了相位裕量,从而造成不稳定性。
正如在寄生效应一节的讨论中所看到的,运算放大器输入端1 pF的电容能引起很明显的尖脉冲。
输出端的容性负载——包括寄生的容性负载——造成了反馈环路中的极点。
这会降低相位裕量并造成电路变得不稳定。
如果有可能的话,模拟电路和数字电路——包括各自的地和接地平面——应该分开。
快速的上升沿会造成电流毛刺流入接地平面。
这些快速的电流毛刺引起的噪声会破坏模拟性能。
模拟地和数字地(以及电源应该被连接到一个共用的接地点以便降低循环流动的数字和模拟接地电流和噪声。
在高频段,必须考虑一种称为“趋肤效应”的现象。
趋肤效应会引起电流流向导线的外表面——结果会使得导线的横截面变窄,因此使直流(DC电阻增大。
虽然趋肤效应超出了本文讨论的范围,这里还是给出铜线中趋肤深度(Skin Depth的一个很好的近似公式(以cm为单位:低灵敏度的电镀金属有助于减小趋肤效应。
九条高速PCB信号走线规则
九条高速PCB信号走线规则
1.电源回返路径:保持信号和相应的地面层尽可能近,在回路长度和电流路径上减小电磁辐射。
2.信号层叠:在多层PCB中,将信号层与相邻的地层尽可能靠近,以减小串扰和电磁辐射。
3.高速信号层位于中间层:将高速信号层放置在PCB的内部层,以减小对外部层的干扰,并提高中间层的信号完整性。
4.地层间引通孔:在PCB的不同地层之间设置引通孔,以提供更好的地面连接和减小回路长度,从而减小串扰。
5.信号层间引通孔:将不同信号层之间的引通孔放置在相同的位置,形成垂直连接通道,以便信号传输和阻止串扰。
6.信号层间隔层:在不同信号层之间设置隔离层,以提供额外的电磁屏蔽和减小与相邻信号层的干扰。
7.信号走线长度匹配:对于同一组相关信号,确保各信号的走线长度相等或相差很小,以维持信号的同步传输。
8.信号走线宽度匹配:对于同一组相关信号,确保各信号的走线宽度相等或相差很小,以维持阻抗匹配。
9.地平面引通孔:在PCB的地平面上设置引通孔,以提供更好的地面连接和减小回路长度,从而减小串扰。
以上是九条高速PCB信号走线规则的详细介绍。
通过遵循这些规则,设计师可以最大程度地提高高速电子产品电路板的信号完整性和性能。
PCB设计高速信号走线的九种规则
PCB设计高速信号走线的九种规则1.高速信号走线规则一:保持信号路径短。
信号路径越短,信号传输的延迟越小,干扰和信号衰减的可能性也就越小。
因此,要将高速信号尽可能地在PCB板上靠近彼此地布线。
2.高速信号走线规则二:保持差分信号路径等长。
差分信号是一对相位反向、幅度相等的信号,在高速信号传输中使用较多,通常用于减小干扰和提高传输性能。
为了保持差分信号的平衡,需要使两条差分信号的路径尽可能等长。
3.高速信号走线规则三:保持高速信号路径和地路径并行。
高速信号和地路径的平行布线可以减小信号引起的电磁辐射和接地电压的变化。
因此,高速信号走线时要尽可能与地路径并行,避免交叉和走线交错。
4.高速信号走线规则四:避免信号走线在验证域的边界上。
验证域是指高速信号传输的有效区域。
将信号走线远离验证域的边界,可以降低信号的反射和干扰,提高传输性能。
5.高速信号走线规则五:保持信号走线与平面垂直。
信号走线与地平面垂直布线可以减小信号与地平面的耦合,减少传输中的干扰和信号衰减。
所以,信号走线时应尽量与地平面垂直。
6.高速信号走线规则六:保持信号走线有足够的间距。
高速信号走线之间需要有足够的间距,以减小信号之间的串扰和干扰。
一般来说,走线间距应根据信号频率和走线长度进行选择。
7.高速信号走线规则七:避免锐角弯曲。
锐角弯曲会导致信号的反射和干扰,影响传输性能。
因此,在高速信号走线时应避免使用锐角弯曲,应选择圆弧或平滑的曲线。
8.高速信号走线规则八:避免信号走线在波峰和波谷处交叉。
信号走线在波峰和波谷处交叉会导致信号间的干扰和串扰,影响传输性能。
所以,在高速信号走线时要避免这种情况的发生。
9.高速信号走线规则九:使用合适的信号层。
选择合适的信号层可以改善高速信号的传输性能。
通常情况下,内层信号层是最佳选择,因为内层信号层可以提供更好的屏蔽和隔离效果。
同时,还应考虑信号层之间的层间间距和层间结构,以减小信号的耦合和干扰。
总之,在PCB设计中,遵循这些高速信号走线规则可以提高高速信号的传输性能和可靠性,减小信号的干扰和衰减。
高速ADC PCB的布局布线技巧
高速ADC PCB 的布局布线技巧在高速模拟信号链设计中,印刷电路板(PCB)布局布线需要考虑许多选项,有些选项比其它选项更重要,有些选项则取决于应用。
最终的答案各不相同,但在所有情况下,设计工程师都应尽量消除最佳做法的误差,而不要过分计较布局布线的每一个细节。
今天为各位推荐的这篇文章,将从裸露焊盘开始,依次讲述去耦和层电容、层耦合、分离接地四部分讲述。
裸露焊盘裸露焊盘(EPAD)有时会被忽视,但它对充分发挥信号链的性能以及器件充分散热非常重要。
裸露焊盘,ADI 公司称之为引脚0,是目前大多数器件下方的焊盘。
它是一个重要的连接,芯片的所有内部接地都是通过它连接到器件下方的中心点。
不知您是否注意到,目前许多转换器和放大器中缺少接地引脚,原因就在于裸露焊盘。
关键是将此引脚妥善固定(即焊接)至PCB,实现牢靠的电气和热连接。
如果此连接不牢固,就会发生混乱,换言之,设计可能无效。
实现最佳连接利用裸露焊盘实现最佳电气和热连接有三个步骤第一、在可能的情况下,应在各PCB 层上复制裸露焊盘,这样做的目的是为了与所有接地和接地层形成密集的热连接,从而快速散热。
此步骤与高功耗器件及具有高通道数的应用相关。
在电气方面,这将为所有接地层提供良好的等电位连接。
甚至可以在底层复制裸露焊盘,它可以用作去耦散热接地点和安装底侧散热器的地方。
第二、将裸露焊盘分割成多个相同的部分,如同棋盘。
在打开的裸露焊盘上使用丝网交叉格栅,或使用阻焊层。
此步骤可以确保器件与PCB 之间的稳固连接。
在回流焊组装过程中,无法决定焊膏如何流动并最终连接器件与PCB。
连接可能存在,但分布不均。
可能只得到一个连接,并且连接很小,或者更糟糕,位于拐角处。
将裸露焊盘分割为较小的部分可以确保各个区域都有一个连接点,实现更牢靠、均匀连接的裸露焊盘。
第三、应当确保各部分都有过孔连接到地。
各区域通常都很大,足以放置多个过孔。
组装之前,务必用焊膏或环氧树脂填充每个过孔,这一步非常重要,可以确保裸露焊盘焊膏不会回流到这些过孔空洞中,影响正确连接。
高速PCB布线设计的最佳实践
高速PCB布线设计的最佳实践在进行高速PCB布线设计时,采用最佳实践是至关重要的。
随着电子设备的发展,高速信号传输的需求越来越重要,因此,我们必须遵循一些规范和原则来确保电路板的性能和可靠性。
本文将介绍一些高速PCB布线设计的最佳实践,以帮助工程师们更好地应对这一挑战。
一、信号完整性的考虑在高速PCB布线设计中,信号完整性是至关重要的。
信号完整性指的是保持信号的稳定性和准确性,防止信号失真。
以下是一些考虑信号完整性的最佳实践:1. 短而直的走线:为了降低信号的传输延迟和损耗,应尽量采用短而直的走线。
避免使用过长的走线或过多的拐弯。
2. 控制阻抗:控制阻抗是确保信号传输稳定的重要因素。
在设计过程中,应根据信号特性选择合适的线宽和间距,以获得所需的阻抗。
3. 地线和电源线的布局:良好的地线和电源线布局对于信号完整性非常重要。
应尽量减小地线和电源线的回路面积,避免与高速信号走线交叉。
4. 终端匹配:为了减少信号的反射和干扰,需要对高速信号的发射和接收端进行匹配。
可以使用电阻、电容、电感等元件来实现匹配。
5. 绕线规则:在布线时,应尽量遵循绕线规则。
例如,将高速信号与低速信号分开布线,避免平行走线。
二、电磁兼容性的考虑电磁兼容性是高速PCB布线设计中另一个重要的方面。
电路板上的信号可能会产生电磁干扰,并且也容易受到外部电磁干扰的影响。
以下是一些考虑电磁兼容性的最佳实践:1. 地平面设计:良好的地平面设计可以起到屏蔽和引流作用,减少信号的辐射和接收到的外界干扰。
应尽量增加地平面的面积,并保持地网的连续性。
2. 屏蔽:对于一些特别敏感的信号,可以考虑使用屏蔽罩或屏蔽层来保护其不受干扰。
3. 波形整形:对于高速信号,可以使用波形整形器或滤波器来减少信号的波形畸变和噪音。
4. 分离模拟与数字信号:在高速PCB布线设计中,应尽量将模拟信号和数字信号分开布线,以减少相互之间的干扰。
5. 引入电磁兼容性测试:在设计完成后,应进行电磁兼容性测试,以确保电路板符合相关的电磁兼容性标准。
高速ADCDAC电路及PCB设计要点梳理
高速ADCDAC电路及PCB设计要点梳理概要在高速模拟信号链设计中,印刷电路板(PCB)布局布线需要考虑许多选项,有些选项比其它选项更重要,有些选项则取决于应用。
最终的答案各不相同,但在所有情况下,设计工程师都应兼顾全局,而不要过分计较布局布线的每一个细节。
很多情况下做不到面面俱到,只能根据电路板及产品的面积进行取舍。
下面就给大家分享一下ADC/DAC电路及PCB设计中几个比较重要的问题:1数字地模拟地是否分割的问题硬件工程师最常提出的问题是:使用ADC时是否应将接地层分为AGND和DGND接地层?简单回答是:视情况而定。
详细回答则是:通常不分离。
为什么不呢?因为在大多数情况下,盲目分离接地层只会增加返回路径的电感,它所带来的坏处大于好处。
从公式V = L(di/dt)可以看出,破坏了GND的完整性,随着电感增加,电压噪声会提高。
随着电感增加,设计人员一直努力压低的PDN阻抗也会增加。
随着提高ADC采样速率的需求继续增长,降低开关电流(di/dt)的方式却很有限。
因此,除非需要分离接地层,否则请保持这些接地连接。
所以我们的结论是大部分情况下推荐不做DGND AGND分割,这个和大家早期经验做法相左。
我们大部分的产品是有尺寸要求的,可能没有足够和理想的空间。
受尺寸限制的影响,电路板无法实现良好的布局分割时,就需要分离接地层。
这可能是为了符合传统设计要求或尺寸,必须将脏乱的总线电源或高噪声数字电路放在某些区域。
这种情况下,分离接地层是实现良好性能的关键。
然而,为使整体设计有效,必须在电路板的某个地方通过一个磁珠或局部连接点将这些接地层连在一起。
最终,PCB上往往会有一个连接点成为返回电流通过而不会导致性能降低或强行将返回电流耦合至敏感电路的最佳位置。
如果此连接点位于转换器、其附近或下方,则不需要分离接地。
2巴伦的选择问题,规格及类型ADI的参考设计里面一般推荐是mini circuit的巴伦,但也有有高端的marki的巴伦变压器,动则上千元一个。
高速电路pcb设计方法与技巧
高速电路pcb设计方法与技巧
高速电路 PCB 设计是非常重要的,因为它可能会对电路性能和信号完整性产生重要影响。
以下是一些高速电路 PCB 设计方法和技巧:
1. 布局规划:确保在 PCB 上正确布局各个电路模块,尽量减少信号路径长度和电流回路,避免交叉干扰和干扰耦合。
2. 地线规划:准确规划地线,减少回流路径和地回流阻抗,以确保信号完整性和抑制噪声。
3. 信号层分离:将信号层和电源层分离,减少干扰和耦合。
在有需要的地方使用地层分离。
4. 绕线规则:使用最短的路径和尽可能直线的路径连接信号源和接收器。
避免锐角和过于绕曲的路径,以减少信号损耗和延迟。
5. 信号完整性:在设计中使用适当的终端电阻、差分线、缓冲器和阻抗匹配等技术,以保持信号完整性和抑制回波和反射。
6. 电源和地线:确保电源和地线的良好连接和分配,减少电源噪声和地回流。
7. 绝缘:在高速电路附近使用绝缘层,以隔离高速信号和其他信号。
8. 过滤和抑制:在输入和输出端口使用合适的滤波器和抑制电路,以减少噪声和干扰。
9. EMI 和 RFI:在设计中采取一些措施来减少电磁干扰和无线干扰,如使用屏蔽层和地平面。
10. 模拟和数字信号分离:将模拟信号和数字信号分离,以减
少干扰和串扰。
总结来说,高速电路PCB 设计需要考虑布局规划、地线规划、信号层分离、绕线规则、信号完整性、电源和地线、绝缘、过滤和抑制、EMI 和 RFI、以及模拟和数字信号分离等因素。
这些方法和技巧可以帮助确保高速电路性能和信号完整性。
ADC 的布局小贴士
ADC 的布局小贴士
高速和高性能ADC 对于布局是很敏感的,而优良的PCB 布局对于实现正确的运作是不可或缺的。
以下诸点是有助实现最优性能的布局小贴士:
1. 必须使用具有一个完整接地平面的印刷电路板。
对于高分辨率或高速A/D 转换器,建议不要采用绕接板。
2. 印刷电路板(PCB) 的布局应确保数字信号线与模拟信号线尽可能地分开。
特别地,应谨慎地避免沿着模拟信号线或在ADC 的下方排布任何数字时钟或信号。
3. 利用接地来屏蔽模拟输入走线以最大限度地抑制来自其他走线的耦合。
4. 只要可能,应在模拟输入的周围采用一种对称布局以尽量减轻寄生元件的影响。
信号源与ADC 地之间的任何电位差都将表现为一个与输入信号相串联的误差电压。
5. 使走线尽可能保持简短。
6. 把电源旁路电容器布设在尽可能靠近电源引脚的地方。
使用简短的容性引线。
为每个旁路电容器采用一根低阻抗公共回线对于实现低噪声ADC 运作是必不可少的。
用于这些回线的铜箔应当尽可能地宽阔。
7. 如果适用,则把旁路电容器布设在尽可能靠近基准和基准缓冲器引脚之处。
8. 尽可能地降低接地通路阻抗。
9. 使用分离的模拟和数字接地平面或许是有益的。
如果是这样,可把这两个接地平面一起连接在电源接地线上。
10. 把数字输出锁存器和ADC 采样时钟的回线连接至数字接地平面。
凌力尔特为我们的高速流水线ADC 和高性能SAR ADC 提供了许多的演示。
高精度ADC电路板的布局与布线案例
高精度ADC电路板的布局与布线案例在设计一个高性能数据采集系统时,勤奋的工程师仔细选择一款高精度ADC,以及模拟前端调节电路所需的其他组件。
在几个星期的设计工作之后,执行仿真并优化电路原理最优PCB 布局布线对于使ADC 达到预期的性能十分重要。
当设计包含混合信号器件的电路时,你应该始终从良好的接地安排入手,并且使用最佳组件放置位置和信号路由走线将设计分为模拟、数字和电源部分。
参考路径是ADC 布局布线中最关键的,这是因为所有转换都是基准电压的一个函数。
在传统逐次逼近寄存器(SAR)ADC 架构中,参考路径也是最敏感的,其原因是基准引脚上会有一个到基准源的动态负载。
由于基准电压在每次转换期间被数次采样,高电流瞬变出现在这个终端上,其中的ADC 内部电容器阵列在这个位置位时被开启和充电。
基准电压在每个转换时钟周期内必须保持稳定,并且稳定至所需的N 位分辨率,否则的话会出现线性误差和丢码错误。
由于这些动态电流,需要使用高质量旁路电容器(CREF)对基准引脚进行去耦合操作。
此旁路电容器被用作一个电荷存储器,在这些高频瞬变电流期间提供瞬时充电。
你应该将基准旁路电容器放置在尽量靠近基准引脚的位置上,并使用较短的低电感连接将他们连接在一起。
在这个四层PCB 电路板示例中,设计人员使用了一个位于器件正下方的坚固接地平面,并且将电路板划分为模拟和数字部分,以使敏感输入和基准信号远离噪声源。
他用10μF,X7R 级,尺寸0805 的陶瓷电容器(CREF-x)来旁路REFOUT-A 和REFOUT-B 基准输出,以实现最优性能,并且将他们连接至使用小型0.1 ?串联电阻的器件上,以保持总体低阻抗和高频时的恒定阻抗;他还使用宽迹线来减少电感。
我强烈建议把CREF 与ADC 放置在同一层上。
你还应该避免在基准引脚和旁路电容器之间放置导孔。
ADS7851 的每一个基准接地引脚都具有一个单独的接地连接,而每个旁路电容器都有单独到接地路径的电感连接。
PCB小常识23——高速信号PCB布线技巧
PCB小常识23——高速信号PCB布线技巧高速信号布线的时候,需要用到传输线理论,布线过程中,有些方法和传统的一般信号布线也有所不同,下面大致给出了一些高频信号线的布线技巧。
1.多层布线高速信号布线电路往往集成度较高,布线密度大,采用多层板既是布线所必须的,也是降低干扰的有效手段。
合理选择层数能大幅度降低印板尺寸,能充分利用中间层来设置屏蔽,能更好地实现就近接地,能有效地降低寄生电感,能有效缩短信号的传输长度,能大幅度地降低信号间的交叉干扰等等,所有这些都对高速电路的可靠二工作有利。
有资料显示,同种材料时,四层板要比双面板的噪声低20dB。
但是,板层数越高,制造工艺越复杂,成本越高。
2.引线弯折越少越好高速电路器件管脚间的引线弯折越少越好。
高速信号布线电路布线的引线最好采用全直线,需要转折,可用45°折线或圆弧转折(如图1所示),这种要求在低频电路中仅仅用于提高钢箔的固着强度,而在高速电路中,满足这一要求却可以减少高速信号对外的发射和相互间的耦合,减少信号的辐射和反射。
图1 布线的转折方式3.引线越短越好高速信号布线电路器件管脚间的引线越短越好。
引线越长,带来的分布电感和分布电容值越大,对系统的高频信号的通过产生很多的影响,同时也会改变电路的特性阻抗,导致系统发生反射、振荡等。
这些我们要避免的问题。
4.引线层间交替越少越好高速电路器件管脚间的引线层间交替越少越好。
所谓“引线的层间交替越少越好”,是指元件连接过程中所用的过孔越少越好。
据测,一个过孔可带来约0.5pf的分布电容,导致电路的延时明显增加,减少过孔数能显着提高速度。
这个在后面的过孔的高频特性中将详细说明。
5.注意平行交叉干扰高速信号布线电路布线要注意信号线近距离平行走线所引入的“交叉干扰”,若无法避免平行分布,可在平行信号线的反面布置大面积“地”来大幅度减少干扰。
同一·层内的平行走线几乎无法避免,但是在相邻的两个层,走线的方向务必取为相互垂直。
高速电路pcb设计方法与技巧
高速电路pcb设计方法与技巧高速电路的PCB设计方法和技巧包括以下几个方面:1. 布局设计:将高速信号的传输路径尽量短,减少信号的传播延迟和损耗。
较重要的信号路径应尽量接近直线,减少信号的反射和串扰。
同时,将高速信号路径与低速信号路径、电源路径和地线路径分开布局,减少干扰。
将容易产生电磁干扰的元件,如发射器和接收器,与其他元件远离。
2. 信号线的走线规则:高速信号线应遵循尽量短、尽量宽、尽量平行的原则。
信号线的走线应尽量避免拐弯和角度过多,减少信号的反射和串扰。
信号线之间应保持一定的间距,避免互相干扰。
对于差分信号线,应保持差分对的长度一致,减少时钟抖动。
3. 地线规划:地线是高速电路中非常重要的一部分,对于信号的传输和干扰抑制起着至关重要的作用。
地线的设计应尽量短、宽,减小地电阻和电感。
可以使用填充地方式减小地回流路径。
对于多层PCB,应设计好地引脚和地面的连接方式。
4. 耦合电容与电感:在高速电路中,耦合电容和电感起着衰减高频噪声和滤波的作用。
需要合理选择耦合电容和电感的数值,以满足高速信号的传输需求。
电容和电感的布局也需要注意,尽量靠近需要耦合或滤波的信号线。
5. 电源规划:电源线是高速电路中非常重要的一部分,对于信号的传输和干扰抑制同样起着至关重要的作用。
电源线的设计应尽量短、宽,减小电源电阻和电感。
可以使用填充电源方式减小电源回流路径。
对于多层PCB,应设计好电源引脚和电源面的连接方式。
6. 综合考虑:在PCB设计中,需要考虑到信号的传输需求、干扰抑制、布局和走线的规则等多个方面。
综合考虑这些因素,可以在高速电路的PCB设计中取得较好的效果。
总的来说,高速电路的PCB设计需要充分考虑信号的传输需求和干扰抑制,合理的布局和走线规则是必不可少的。
此外,还需要综合考虑其他因素,如地线规划、耦合电容和电感、电源规划等,以确保高速电路的正常工作。
高速PCB设计的布局布线优化方法
高速PCB设计的布局布线优化方法高速PCB设计|pcb设计|pcb layout|pcb design|SI仿真|EMC设计|PCB生产|承接PCB外包设计|PCB制板焊接加工|-中国电子工程师专业导航网站旗下-夜猫PCB工作室随着半导体工艺的发展,器件的工作频率越来越高,使得高速PCB的设计成为产品设计中的一个重要环节,而高速PCB设计所面临的过冲、下冲、振铃、延迟和单调性等信号完整性问题,将成为传统设计的一个瓶颈,设计人员仅仅凭经验将越来越难设计出完整的解决方案,因此设计人员只有借助一套完整的信号完整性分析工具才能准确预测并消除这些问题。
下面我们结合高速PCB设计分析工具SpecctraQuest来分析以上的PCB级信号完整性问题。
拓扑结构对信号的影响当信号在高速PCB板上沿传输线传输时遇到阻抗不匹配,将有部分能量从阻抗不连续点沿传输线传回,造成反射现象。
在高速PCB设计中,有很多问题都是由反射引起的,因此应该特别注意。
在高速PCB板上,一条导线已经不再是单纯的导线,而须当作传输线看待,按照传输线理论来处理。
阻抗的不匹配,以及在不同分支上传输时间的不一致都会造成信号完整性问题。
图1图1是一个典型的单驱动器多接收器的拓扑结构,在接收器端开路,阻抗为无穷大,因此信号在终端会发生全反射,沿传输线原路返回。
串接电阻阻值为Z0,传输线阻抗为2Z02=Z01=Z0,信号沿Z01通过连接点传递到两个分支时,由于两个分支并联,因此从Z01看过去的阻抗正好为Z0,因此信号在从Z01传递到两个分支时信号不会发生反射。
信号继续沿分支传递到终端,终端开路,因此信号被反射回来;由于是不平衡的拓扑结构,信号沿原路返回时就会有时间上的不一致,因此在节点处就会有信号完整性问题出现。
图2采用对称的拓扑结构可以解决这个问题。
结合如图2所示实际工作中的一个例子来分析,这是在一个路由器中收发器到内存的拓扑结构图,驱动器是BCM5625,接收器是存储器。
高速adc电路设计及布局布线分析
《工业控制计算机》2019年第32卷第12期模数转换器(ADC)广泛用于各种应用中,尤其是需要处理模拟传感器信号的测量系统,比如测量压力、流量、速度和温度的数据采集系统。
为了能最大限度发挥高速ADC的性能,获得尽量高的有效位数与信噪比等关键参数,在高速采样电路系统设计中,低噪声、低相位失衡等因素是设计人员在设计采样电路时必须考虑的因素,这些参数的获得和提高取决高速AD采集系统的各个电路环节。
本文基于ADC的工作原理,结合工程设计经验,讨论了高速ADC电路设计时需要重点考虑的几个问题,包含模拟输入、输入时钟、基准电压源以及参考平面,希望能够对高速采集系统的设计工作起到一定的借鉴和指导作用。
1关键信号设计1.1模拟输入设计大多数现代高性能ADC使用差分输入抑制共模噪声和干扰。
由于采用了平衡的信号处理方式,这种方法能将动态范围提高2倍,进而改善系统总体性能。
虽然差分输入型ADC也能接受单端输入信号,但只有在输入差分信号时才能获得最佳ADC 性能,所以需要将单端射频输入信号转换为差分信号。
转换方式一般有差分驱动器、差分变压器以及差分双巴伦耦合等方式。
在基带应用中,AD8138、ADA4937-2和ADA4938-2等差分驱动器能够为ADC提供出色的性能和灵活的接口,利用放大器驱动转换器的模拟输入端时,会引起有源不平衡,它一般发生于元件容差不够时。
在SNR为关键参数的基带应用中,建议使用的输入配置是差分变压器耦合。
当输入频率处于第二或更高奈奎斯特区域时,大多数放大器的噪声性能无法满足要求以达到ADC真正的SNR性能,在SNR为关键参数的应用中,建议使用的输入配置是差分双巴伦耦合。
一般在100MHz至150MHz左右的频率,利用变压器或巴伦将信号耦合到转换器的模拟输入端时,会引起无源不平衡,所以使用两个变压器或巴伦可以减小耦合差异,改善相位平衡。
以AD9268为例,差分双巴伦耦合原理图如图1所示。
在差分输入情况下,模拟输入的相位平衡对于整个信号链至关重要,如果没有适当的平衡,二次谐波和偶次阶失真就会增大。
高速PCB设计指南之三
高速PCB设计指南之三引言高速PCB设计是现代电子领域中非常重要的一环。
随着数字电子设备的快速发展,高速信号传输已经成为现代电路设计的常态。
为了确保高速信号的稳定性和可靠性,需要遵循一系列设计准则和技巧。
本文将介绍高速PCB设计中的一些关键指南,帮助读者轻松应对高速PCB设计挑战。
1. PCB布局准则高速PCB布局是确保信号完整性的第一步。
下面是一些常见的布局准则:1.1 信号和地平面分层为了减小信号回路面积,降低信号耦合和EMI,应采用分层布局。
将信号层与地层尽可能分开,并通过适当的细分来减小共模电流。
1.2 信号走线长度匹配对于多个高速信号,需要确保它们的走线长度相等,以避免信号传输延迟差异带来的问题。
可以通过布局规划和走线路径规划来实现长度匹配。
1.3 规避回流路径避免信号回流路径通过高速区域,可以减小信号回路面积和互相干扰的机会。
可以通过合理的布局规划和分层技术来实现。
1.4 分离噪声敏感区将噪声敏感区域与高速信号路径分离开来,可以降低噪声对高速信号的干扰。
例如,可以将时钟信号路径与噪声源分离,以减小时钟抖动的影响。
2. 信号走线准则高速信号的走线是确保信号完整性的关键。
下面是一些常见的信号走线准则:2.1 适当的层次规划根据设计需求,选择适当的层次进行走线。
比如,对于差分信号,可以选择内层信号层进行走线,以减小差分对的引脚间距。
2.2 管理引脚引导对于高速信号,需要避免引脚的过长引导,以减小信号的传输延迟。
可以通过按照信号走线的顺序安排引脚,减小信号走线的路径长度。
2.3 路由宽度控制根据信号的需求和设计规范,合理控制信号的走线宽度。
对于高速信号,需要适当增加走线宽度,以降低传输的串扰。
2.4 信号间距和地线间距为了减小信号间的串扰,需要适当增加信号间的距离。
对于差分信号,还需要注意地线间的距离,并保持一致。
3. PCB布线技巧除了布局和信号走线的准则外,还有一些布线技巧可以提高高速PCB设计的性能和可靠性:3.1 时钟布线对于时钟信号,需要特别注意布线。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
INTRODUCTION
In today’s industry, the layout of the system board has become an integral part of the design itself. Therefore, it is of paramount importance that the designer has an understanding of the mechanisms that affect the performance of a high speed signal chain design.
REVISION HISTORY
1/12—Revision 0: Initial Version
Application Note
Plane Coupling...................................................................................4 Splitting Grounds ..............................................................................5 Conclusion..........................................................................................6 References ...........................................................................................6
DECOUPLING CAP
Figure 1. Exposed Pad Layer Layout Example
DIELECTRIC LAYERS
10484-001
Rev. 0 | Page 1 of 8
AN-1142
TABLE OF CONTENTS
Introduction ...................................................................................... 1 Exposed Paddles ............................................................................... 1 Revision History ............................................................................... 2 Decoupling and Plane Capacitance................................................ 3
Finally, make sure that each of those partitions has via connections to ground. Usually, the partition is big enough so that several vias can be placed. Make sure each of these vias is filled with solder paste or epoxy before assembly. This important step ensures the EPAD solder paste will not be reflowed into those via voids thus possibly interfering with proper connection.
ADC
LAYER 1 - TOP SIGNAL LAYER 2 - GROUND1 LAYER 3 - POWER1
EPAD EPAD
VIAS
LAYER 4 - POWER2 LAYER 5 - GROUND2 LAYER 6 - BOTTOM SIGNAL
DECOUPLING CAP
EPAD EPAD
Rev. 0 | Page 2 of 8
Application Note
NOTICE THE BUBBLES.
AN-1142
10484-002
Figure 2. Poor EPAD Layout Example
Second, partition the EPAD into equal segments like a checkerboard. Use either a silkscreen crosshatch on the open EPAD or solder mask. This ensures a robust connection between the part and the PCB. During the reflow assembly process, there is no way to guarantee how the solder paste will flow and ultimately connect the part to the PCB. It is possible that the connection would be present, but not evenly distributed. It is possible to get only one connection and that connection could be small or, worse yet, situated in a corner. Dicing the EPAD into smaller partitions ensures a connection point in each separate area giving a more robust and evenly connected EPAD (see Figure 2 and Figure 3).
from the die to a central point under the part. Note the lack of ground pins in many converters and amplifiers today. The EPAD is the reason why. The key is to tie this pin down, that is, soldered well to the PCB to make a robust electrical and thermal connection. When this connection is not solid, havoc can occur. In other words, the design may not work. Achieving the Best Connection
EXPOSED PADDLES
Exposed paddles, or EPADs, are sometimes overlooked; however, they are essential to getting the most performance out of the signal chain as well as getting the most heat out of the device.
25
PLANE
DECOUPLING CAPACITANCE
CAPACITANCE
2.5
10µF ONLY
0.25
HALF 0.1µF HALF 10µF
ALL CAP VALUES
IMPEDANCE (Ω)来自0.02510mΩ REFERENCE
0.0025
0.00025
Figure 3. Better EPAD Layout Example
There are three basic steps to take to achieve the best connection, electrically and thermally, with the EPAD. First, if possible, replicate the EPAD on each PCB layer. Doing so creates a thick thermal connection to all grounds and ground layers so that the heat can dissipate and spread out quickly. This is pertinent for high power parts and for applications that have high channel counts. Electrically, this gives a good equal connection to all the ground layers. One can even replicate the EPAD on the bottom layer (see Figure 1). This can serve as a thermal relief ground point for decoupling and a placeholder to attach a heat sink on the bottom side.
the question remains: how many capacitors are needed? A good deal of the relevant literature states that lowering the power delivery system (PDS) impedance must be done with many capacitors and many values; however, that is not entirely true. Instead, simply select the right values and the right kinds of capacitors to make the PDS impedance low.