第四章-逻辑门电路-作业题(参考答案)
数电第四章习题答案
第四章习题答案4.1 分析图4.1电路的逻辑功能解：（1）推导输出表达式Y2=X2；Y1=X1⊕X2；Y0=(MY1+X1⎺M)⊕X0A 、B 、C 、F 1、F 2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。
A BCF 1F 2－被减数减 数借 位差4.3分析图4.3电路的逻辑功能 解：（1）F 1=A ⊕B ⊕C ；F 2=(A ⊕B)C+AB (2)(3)4.4 设ABCD 是一个8421BCD 码，试用最少与非门设计一个能判断该8421BCD 码是否大于等于5的电路，该数大于等于5，F= 1；否则为0。
解：(1)列真值表10 1 1 010 1 0 100 1 0 000 0 1 110 1 1 100 0 1 000 0 0 100 0 0 0F A B C D Ø1 1 1 0Ø1 1 0 1Ø1 1 0 0Ø1 0 1 1Ø1 1 1 1Ø1 0 1 011 0 0 111 0 0 0F A B C D(2)写最简表达式F = A + BD + BC=⎺A · BD · BC&&&DBC AF&4.6 试设计一个将8421BCD码转换成余3码的电路。
（F2=⎺C⎺D+CD F1=⎺D 电路图略。
4.7 在双轨输入条件下用最少与非门设计下列组合电路：（1）F（ABC）=∑m（1,3,4,6,7）(2) F（ABCD）=∑m（0,2,6,7,8,10,12,14,15）解：F=⎺B⎺D+A⎺D+BC∑+∑m)3(φ(DCFAB,,,7,4,0(10=) ,)12),9,8,6,5,2(解：函数的卡诺图如下所示：4.10 电话室对3种电话编码控制，按紧急次序排列优先权高低是：火警电话、急救电话、普通电话，分别编码为11，10，01。
试设计该编码电路。
F 1=A+BF 2=BA +4.11 试将2/4译码器扩展成4/16译码器 解：A 3A 2A 1 A 0⎺Y 0⎺Y 1⎺Y 2⎺Y 3 ⎺Y 4 ⎺Y 5⎺Y 6⎺Y 7 ⎺Y 8⎺Y 9⎺Y 10⎺Y 11 ⎺ Y 12⎺Y 13⎺Y 14⎺Y 154.12 试用74138设计一个多输出组合网络，它的输入是4位二进制码ABCD ，输出为： F 1 ：ABCD 是4的倍数。
逻辑门电路习题
逻辑门电路习题一、选择题1.门电路的平均传输时间是（）。
A．t pd=t PHL B．t pd=t PLH C．t pd=(t PHL+t PLH)/2 D． t pd=(t PHL-t PLH)/22.对TTL与非门多余输入端的处理，不能将它们（）。
A．与有用输入端并联 B．接地 C．接高电平 D．悬空3.输出端可直接连在一起实现“线与”逻辑功能的门电路是（）。
A．与非门 B．或非门 C．三态门 D．OC门4.为实现数据传输的总线结构，要选用（）门电路。
A．或非 B．OC C．三态 D．与或非5.标准TTL电路的开门电阻R ON=2.1KΩ，一个3输入与门的A端接一个电阻R到地，要实现Y=BC，则R的取值应（）。
A．小于700Ω B．大于2.1KΩ C．小于2.1KΩ D．可取任意值二、填空题6.用作线与逻辑的门只能是门。
7.三态门的输出可以出现、、三种状态。
8.可用作多路数据分时传输的逻辑门是门。
9.对CMOS逻辑门，未使用的输入端应当按逻辑要求接或接，而不允许。
10.标准TTL门输出高电平典型值是伏，低电平典型值是伏。
11.在TTL门电路中，输入端悬空在逻辑上等效于输入电平。
12.把两个OC门的输出端直接连在一起实现“与”逻辑关系的接法叫。
13.正逻辑系统规定，高电平表示逻辑态；低电平表示逻辑态。
14.TTL、CMOS电路的抗干扰能力是强于。
三、判断题15.CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平。
16.用作线与逻辑的TTL门只能是OC门。
17. TTL或非门的多余输入端可以与其他使用端连接在一起，或者悬空处理。
18. CMOS与非门的多余输入端可以悬空处理。
数电第四章参考答案
第四章 组合逻辑电路 作业 参考答案【题4-1】 分析图示组合逻辑电路，列出真值表，写出输出Y 1、Y 2与输入的逻辑函数式，说明整个电路所实现的逻辑功能（不是单个输出与输入的关系，而是把2个输出与3个输入综合起来看）。
解：该电路的逻辑功能为全加器，Y 1是和，Y 2是进位。
【题4-2】某汽车驾驶员培训班进行结业考试，有三名评判员，其中A 为主评判员，B 和C 为副评判员。
在评判时，按照少数服从多数的原则通过，但主评判员认为合格，方可通过。
请填写真值表，写出逻辑表达式，并用一片74LS00（内含四个2输入端与非门）或一片74LS02（内含四个2输入端或非门）这2种方法实现此评判规定。
解：设评判员评判合格为“1”，反之为“0”； 考试通过，F 为“1”，反之为“0”。
根据题意，列真值表如下。
据此可得：ABC12ABCC B A C B A C B A AC BC AB C B A ABC Y +++=+++++=)()(1AC BC AB Y ++=2ACAB AC AB F =+=CB AC B A F ++=+=)(FB CA FB CA【题4-3】设计一个“4输入1输出”的组合逻辑电路，实现“五舍六入”的功能：即当输入的四位8421BCD 码不大于5时，输出0；否则输出1。
要求： (1) 画出卡诺图、化简逻辑函数；(2) 用1片CD4001（内含四个2输入端或非门）实现该逻辑功能（标出管脚号）。
【题4-4】设计一个代码转换电路，输入为3位二进制代码、输出为3位格雷码（见下表），要求从CD4011、CD4001、CD4030中选用1个最合适的芯片实现逻辑功能。
解：CDAB Y 00X X 0X 011001X XXCA B A C A B A BC A Y +++=++=+=))((FB CA21313546121101000111XABC00011011YABC0010111ZABCAX =BA B A B A Y ⊕=+=CB C B C B Z ⊕=+=B CAYZX【题4-5】用一片74HC138（3-8译码器）辅以“4输入与非门”实现“1位全减”。
数字电路与逻辑设计习题_4第四章组合逻辑电路剖析
数字电路与逻辑设计习题_4第四章组合逻辑电路剖析第四章组合逻辑电路一、选择题1．下列表达式中不存在竞争冒险的有。
A.Y=B +A BB.Y=A B+B CC.Y =A B C +ABD.Y =(A+B )A D 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。
A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。
A.1B.2C.4D.16 4.下列各函数等式中无冒险现象的函数式有。
A.B A AC C B F ++= B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++= 5．函数C B AB C A F ++=，当变量的取值为时，将出现冒险现象。
A.B=C=1B.B =C=0C.A =1，C=0D.A =0，B=0 6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = 。
A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有个。
A.1 B.2 C.3 D.4 E.8 8．在下列逻辑电路中，不是组合逻辑电路的有。
A.译码器B.编码器C.全加器 D.寄存器9．八路数据分配器，其地址输入端有个。
A.1B.2C.3D.4E.8 10．组合逻辑电路消除竞争冒险的方法有。
A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出位二进制代码。
A.2B.6C.7D.812．用三线-八线译码器74LS 138实现原码输出的8路数据分配器，应。
A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D C.A ST =1，BST =0，CST =D D.A ST =D ，BST =0，CST =013．以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。
逻辑门电路 作业题(参考答案)
第四章逻辑门电路（Logic Gates Circuits）1．知识要点CMOS逻辑电平和噪声容限；CMOS逻辑反相器、与非门、或非门、非反相门、与或非门电路的结构；CMOS逻辑电路的稳态电气特性：带电阻性负载的电路特性、非理想输入时的电路特性、负载效应、不用的输入端及等效的输入/输出电路模型；动态电气特性：转换时间、传输延迟、电流尖峰、扇出特性；特殊的输入/输出电路结构：CMOS传输门、三态输出结构、施密特触发器输入结构、漏极开路输出结构。
重点：1．CMOS逻辑门电路的结构特点及与逻辑表达式的对应关系；2．CMOS逻辑电平的定义和噪声容限的计算；3．逻辑门电路扇出的定义及计算；4．逻辑门电路转换时间、传输延迟的定义。
难点：1．CMOS互补网络结构的分析和设计；2．逻辑门电路对负载的驱动能力的计算。
（1）PMOS和NMOS场效应管的开关特性MOSFET管实际上由4部分组成：Gate，Source，Drain和Backgate，Source和Drain之间由Backgate连接，当Gate对Backgate的电压超过某个值时，Source和Drain之间的电介质就会形成一个通道，使得两者之间产生电流，从而导通管子，这个电压值称为阈值电压。
对PMOS管而言，阈值电压是负值，而对NMOS管而言，阈值电压是正值。
也就是说，在逻辑电路中，NMOS管和PMOS管均可看做受控开关，对于高电平1，NMOS导通，PMOS截断；对于低电平0，NMOS截断，PMOS导通。
（2）CMOS门电路的构成规律每个CMOS门电路都由NMOS电路和PMOS电路两部分组成，并且每个输入都同时加到一个NMOS管和一个PMOS管的栅极（Gate）上。
对正逻辑约定而言，NMOS管的串联（Series Connection）可实现与操作（Implement AND Operation），并联（Parallel Connection）可实现或操作（Implement OR Operation）。
计算机应用基础第四章习题及答案
第四章习题4．1 基本RS触发器的逻辑符号和输入波形如图4—1所示。
试画出Q，Q端的波形。
图4－14．2 由各种TTL逻辑门组成图4－2所示电路。
分析图中各电路是否具有触发器的功能。
图4－2（a）图4－2（b）图4－2（c）图4－2（d）4．3 同步RS触发器的逻辑符号和输入波形如图4—3所示。
设初始Q＝0。
画出Q，Q端的波形。
图4－34．4 主从RS触发器输入信号的波形如图4－4所示。
已知初始Q＝0，试画出Q端波形。
图4－44.5 主从JK触发器的输入波形如图4－5所示。
设初始Q＝0，画出Q端的波形。
图4－54.6 主从JK触发器的输入波形如图4－6所示。
试画出Q端的波形。
图4－64.7 主从JK触发器组成图4－7（a）所示电路。
已知电路的输入波形如图4－7（b）所示。
画出Q1～Q4端波形。
设初始Q＝0。
图4－7（a）图4－7（b）4.8 下降沿触发的边沿JK触发器的输入波形如图4－8所示。
试画出输出Q的波形。
图4－84.9 维持阻塞D 触发器的输入波形如图4－9所示。
试画出Q 端波形。
图4－94.10 维持阻塞D 触发器组成的电路如图4－10（a ）所示，输入波形如图4－10（b ）所示。
画出Q1、Q2的波形。
图4－10（a ）图4－10（b ）4.11 表题4－11所示为XY 触发器的功能表。
试写出XY 触发器的特征方程，并画出其状态转换图。
4.12 如图4－12所示为XY 触发器的状态转换图。
根据状态图写出它的特征方程，并画出其特性表。
图4－124.13 已知XY 触发器的特征方程n n n Q X Y Q X Y Q )()(1+++=+，试根据特征方程，画出其状态转换图和特性表。
XY=01XY=0XY=1XY=14．14 XY 触发器的功能表如表题4－14所示。
画出此触发器的状态转换图。
4.15 T 触发器组成图4－15所示电路。
分析电路功能，写出电路的状态方程，并画出状态转换图。
图4－154.16 RS 触发器组成题图4－16所示电路。
电工学《逻辑门电路》习题及答案
电工学《逻辑门电路》习题及答案一、 填空题：1. 在时间上和数值上均作连续变化的电信号称为 模拟 信号；在时间上和数值上离散的信号叫做 数字 信号。
2. 数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。
在 逻辑 关系中，最基本的关系是 与逻辑 、 或逻辑 和 非逻辑 关系，对应的电路称为 与 门、 或 门和 非 门。
3．在正逻辑的约定下，“1”表示 高 电平，“0”表示 低 电平。
4. 在正常工作状态下，TTL 门的高电平为3.6 伏，低电平为 0.3 伏。
5. 最简与或表达式是指在表达式中 与项 最少，且 变量个数 也最少。
6．功能为有1出1、全0出0门电路称为 或 门； 相同出0,相异出1 功能的门电路是异或门；实际中 与非 门应用的最为普遍。
7. 在逻辑中的“1”和“0”用来表示 “真”和“假”、“高”和“低”…… 。
二、选择题：1．逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ B ）。
A 、逻辑加 B 、逻辑乘 C 、逻辑非 2．十进制数100对应的二进制数为（ C ）。
A 、1011110B 、1100010C 、1100100D 、10001003．和逻辑式表示不同逻辑关系的逻辑式是（ B ）。
A 、B 、C 、D 、4. 数字电路中机器识别和常用的数制是（A ）。
A 、二进制B 、八进制C 、十进制D 、十六进制 5. 一个两输入端的门电路，当输入为1和0时，输出不是1的门是（C ）。
A 、与非门 B 、或门 C 、或非门 D 、异或门 三、问答题：1．如图1所示当ｕA 、ｕB 是两输入端门的输入波形时，对应画出下列门的输出波形。
① 与门 ② 与非门 ③ 或非门 ④ 异或门 解：①与门“有0出0， 全1出1” ②与非门“有0出1, 全1出0” ③或非门“有1出0, 全0出1”④异或门“相异出1,相同出0”AB B A +B A ⋅B B A +⋅A B A +u A tuBt图1四、计算题1.在图2示的电路中，判断三极管工作在什么状态？解：(a)(mA)(mA)(mA)因>,所以三极管处于饱和状态。
第4章 习题与参考答案20-35
第4章 习题与参考答案【题4-1】 写出图题4-1的输出逻辑函数式。
图题4-1解：（1）C A A AC B A Y +=++=1（2）D B C B A CD B A CD B A D BD CD A B A Y ++=++=+=++=）（2 【题4-2】 使用与门、或门实现如下的逻辑函数式。
（1）1Y ABC D =+ （2）2Y A CD B =+（） （3）3Y AB C =+ 解：&1≥AB C DY11≥&&A B C DY2&A B 1≥Y3C....【题4-3】 使用与门、或门和非门，或者与门、或门和非门的组合实现如下的逻辑函数式。
（1）1Y AB BC =+（2）2Y A C B =+（） （3）3Y ABC B EF G =++（）ABC.Y2A B C .E F G...【题4-4】试写出图题4-4所示电路的逻辑函数式，列出真值表，并分析该电路的逻辑功能。
图题4-4解：=1+ACBCABY+此电路是三人表决电路，只要有两个人输入1，输出就是1。
Y+CDABCDBA++⋅=⋅⋅=2BCDABCDCDDABCABBDCAABCDA该电路在4个输入中有3个为1时，输出Y2为1。
【题4-5】 逻辑电路与其输入端的波形如图题4-5所示，试画出逻辑电路输出端Y 的波形。
图题4-5解：B A Y +=BA.Y..【题4-6】 图题4-6所示的逻辑电路中，与非门为74LS00，或非门是74LS02，非门是74LS04。
试分析该电路的最大传输延迟时间。
图题4-6解：74LS00、74LS02和74LS04的最大t PHL 和t PLH 都是15ns ，因为A 信号经过4级门达到输出端X ，因此最大传输延迟时间为4×15ns=60ns 。
【题4-7】 图题4-7所示的是家用报警器装置，该装置具有6个开关，各开关动作如下：ALARM....图题4-7人工报警开关M ，该开关闭合时，报警信号ALARM=1，开始报警。
数字电子技术_第四章课后习题答案_(江晓安等编)
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：ABSF+⊕=++ABSSSABB将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。
习题册答案-《数字逻辑电路(第四版)》-A05-3096
第一章逻辑门电路§1-1 基本门电路一、填空题1.与逻辑；Y=A·B2.或逻辑；Y=A+B3.非逻辑；Y=4.与；或；非二、选择题1. A2. C3. D三、综合题1.2.真值表逻辑函数式Y=ABC§1-2 复合门电路一、填空题1.输入逻辑变量的各种可能取值；相应的函数值排列在一起2.两输入信号在它们；异或门电路3.并；外接电阻R；线与；线与；电平4.高电平；低电平；高阻态二、选择题1. C2. B3. C4. D5. B三、综合题1.2.真值表逻辑表达式Y1=ABY2=Y3==A+B 逻辑符号3.第二章组合逻辑电路§2-1 组合逻辑电路的分析和设计一、填空题1.代数；卡诺图2.n；n；原变量；反变量；一；一3.与或式；1；04.组合逻辑电路；组合电路；时序逻辑电路；时序电路5.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1. ×2. √3. √4. √5. ×6. √四、综合题1.略2.（1）Y=A+B（2）Y=A B+A B(3) Y=ABC+A+B+C+D=A+B+C+D3. (1) Y=A B C+A B C+ A B C + ABC=A C+AC(2) Y=A CD+A B D+AB D+AC D(3) Y=C+A B+ A B4. （a）逻辑函数式Y= Y=AB+A B真值表逻辑功能：相同出1，不同出0 （b）逻辑函数式Y=AB+BC+AC真值表逻辑功能：三人表决器5.状态表逻辑功能：相同出1，不同出0逻辑图1. 6.Y=A ABC+B ABC+C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。
§2-2 加法器一、填空题1.加数与被加数；低位产生的进位2.加数与被加数；低位产生的进位3.加法运算二、选择题1. A2. C三、综合题1.略2.略3.§2-3 编码器与比较器一、填空题1. 编码2. 101011；010000113. 十；二；八；十六4. 0；1；逢二进一；10；逢十进一5. 二进制编码器；二—十进制编码器6. 两个数大小或相等7. 高位二、选择题1. A2. B3. C4. B三、综合题1.略2.（1）10111；00100011（2）00011001；19（3）583. （1）三位二进制（2）1,1,0（3）1,1,14.§2-4 译码器与显示器一、填空题1. 编码器；特定含意的二进制代码按其原意；输出信号；电位；解码器2. 二进制译码器；二—十进制译码器；显示译码器3. LED数字显示器；液晶显示器；荧光数码管显示器4. 1.5～3；10mA/段左右5. 共阴极显示译码器；共阳极显示译码器；液晶显示译码器二、选择题1. A；D2. A三、判断题1.√2.×3.×4.√5.√四、综合题七段显示译码器真值表f=D C B A +D C B A +D C B A+D CB A +D C B A +D C B A =D+B A +C A +C B =DB AC AC B§2-5 数据选择器与分配器一、填空题1.多路调制器；一只单刀多掷选择开关；地址输入；数字信息；输出端2.从四路数据中，选择一路进行传输的数据选择器3.地址选择；输出端二、选择题1. D2. A；C三、判断题1. √2. ×四、综合题1.略2. Y=A B D0+A BD1+A B D2+ABD3第三章触发器§3-1 基本RS触发器与同步RS触发器一、填空题1.两个；已转换的稳定状态2.R S+RSQ n;R+S=13. R S Q n+ R S;RS=04.置0；置15.相同；低电平；高电平6.时钟信号CP7.D触发器8.空翻二、选择题1.D2.B3.A4.B5.B6.D三、判断题1. ×2. ×3. √4. ×5. ×6. ×四、综合题1.略2.3.4.5.略§3-2主从触发器与边沿触发器一、填空题1.空翻2.置0、置1、保持、翻转3.Ｄ、J Q n+K Q n4.保持、置1、清0、翻转5.电平、主从6.一次变化7.边沿触发器8.不同、做成9.置0、置1、时钟脉冲二、选择题1.A2.A3.D4.B5.A6.C7.D8.B9.A10.D三、判断题1. √2. ×3. ×4. ×5. √6. ×7. √8. √四、综合题1.2.3.4.略5.略6.§3-3触发器的分类与转换一、填空题1.T、T'2. T Q n+ T Q n、Q n3.1、04. Q n、Q n5. 16. T'7. T8. T'二、选择题1.D2.D3.D4.B5.B三、判断题1. ×2. ×3. ×4. ×四、分析解答题1.2.3.略4.略5.略第四章时序逻辑电路§4-1 寄存器一、填空题1.输入信号；锁存信号2.接收；暂存；传递；数码；移位二、选择题1. C2. B；A三、判断题1. √2. ×3. √四、综合题1.JK触发器构成D触发器，即Q n+1= D。
基本门电路复习题及答案
基本门电路复习题及答案1. 什么是逻辑门，它在数字电路中的作用是什么？逻辑门是数字电路中的基本组件，它根据输入信号的逻辑状态，产生相应的输出信号。
逻辑门的作用是实现基本的逻辑运算，如与、或、非等，是构建复杂数字系统的基础。
2. 列举三种基本的逻辑门，并说明它们的符号和功能。
三种基本的逻辑门包括：- 与门（AND）：当所有输入信号都为高电平时，输出为高电平；否则输出为低电平。
- 或门（OR）：只要有一个输入信号为高电平，输出即为高电平；所有输入都为低电平时，输出为低电平。
- 非门（NOT）：输出信号与输入信号相反，即输入高电平时输出低电平，输入低电平时输出高电平。
3. 描述一个简单的逻辑电路，该电路使用与门和或门实现一个简单的加法器。
一个简单的加法器可以由两个与门和一个或门组成。
首先，两个与门分别接收两个输入信号，并将它们的输出连接到一个或门。
或门的另一个输入连接到两个输入信号的异或结果。
这样，当两个输入信号相同时，与门输出低电平，或门输出高电平，表示加法结果为1；当两个输入信号不同时，与门输出高电平，或门输出低电平，表示加法结果为0。
4. 什么是德摩根定律，它在逻辑电路设计中有何应用？德摩根定律是逻辑代数中的一个基本定理，它指出逻辑表达式的否定可以通过交换逻辑运算符和否定输入信号来实现。
在逻辑电路设计中，德摩根定律可以用来简化电路，减少所需的逻辑门数量，从而降低成本和功耗。
5. 如何使用逻辑门实现一个简单的触发器？一个简单的触发器可以通过使用两个交叉耦合的非门来实现。
当一个非门的输出连接到另一个非门的输入，反之亦然时，就形成了一个稳定的反馈回路。
这个回路可以保持一个状态，直到外部信号改变其中一个非门的输入，从而改变整个触发器的状态。
这种触发器通常用于存储一位二进制数据。
6. 解释什么是三态逻辑门，它在数字系统中的作用是什么？三态逻辑门是一种可以输出三种状态的逻辑门：高电平、低电平和高阻抗状态。
在数字系统中，三态逻辑门的作用是允许多个设备共享同一通信线路。
电工学《逻辑门电路》习题及答案
电工学《逻辑门电路》习题及答案一、 填空题：1. 在时间上和数值上均作连续变化的电信号称为 模拟 信号；在时间上和数值上离散的信号叫做 数字 信号。
2. 数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。
在 逻辑 关系中，最基本的关系是 与逻辑 、 或逻辑 和 非逻辑 关系，对应的电路称为 与 门、 或 门和 非 门。
3．在正逻辑的约定下，“1”表示 高 电平，“0”表示 低 电平。
4. 在正常工作状态下，TTL 门的高电平为3.6 伏，低电平为 0.3 伏。
5. 最简与或表达式是指在表达式中 与项 最少，且 变量个数 也最少。
6．功能为有1出1、全0出0门电路称为 或 门； 相同出0,相异出1 功能的门电路是异或门；实际中 与非 门应用的最为普遍。
7. 在逻辑中的“1”和“0”用来表示 “真”和“假”、“高”和“低”…… 。
二、选择题：1．逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ B ）。
A 、逻辑加 B 、逻辑乘 C 、逻辑非 2．十进制数100对应的二进制数为（ C ）。
A 、1011110B 、1100010C 、1100100D 、10001003．和逻辑式表示不同逻辑关系的逻辑式是（ B ）。
A 、B 、C 、D 、4. 数字电路中机器识别和常用的数制是（A ）。
A 、二进制B 、八进制C 、十进制D 、十六进制 5. 一个两输入端的门电路，当输入为1和0时，输出不是1的门是（C ）。
A 、与非门 B 、或门 C 、或非门 D 、异或门 三、问答题：1．如图1所示当ｕA 、ｕB 是两输入端门的输入波形时，对应画出下列门的输出波形。
① 与门 ② 与非门 ③ 或非门 ④ 异或门 解：①与门“有0出0， 全1出1” ②与非门“有0出1, 全1出0” ③或非门“有1出0, 全0出1”④异或门“相异出1,相同出0”AB B A +B A ⋅B B A +⋅A B A +u A tuBt图1四、计算题1.在图2示的电路中，判断三极管工作在什么状态？解：(a)(mA)(mA)(mA)因>,所以三极管处于饱和状态。
数字电路逻辑设计课后习题答案第四章
Q4
4-10
解：由右图写出各触发器的特征方程，有：
Q1
n +1
= [ D ] ⋅ CP ↑= ⎡ Q1n + Q 2n ⎤ ⋅ CP ↑＝⎡ Q1n Q 2n ⎤ ⋅ CP ↑ ⎣ ⎦ ⎣ ⎦
⎡ ⎤ Q 2 = [ D ] ⋅ CP ↓= ⎣ Q1n ⎦ ⋅ CP ↓
n +1
根据特征方程，可以画出在下列所示CP波形作用下 Q1和Q2的工作波形：
n +1
4-16（续） Q1 = ⎡ Q 2 ⎤ ⋅ A ↑ ⎢ ⎥ ⎣ ⎦
n +1 n
Q2
n +1
⎡Q n ⎤ ⋅ B ↑ = 1 ⎢ ⎥ ⎣ ⎦
Q1
Q2
4-17
解：由上图写出各触发器的特征方程，有：
⎧Qn+1 = ⎡JQn + KQn ⎤ ⋅ CP ↓⎫ 1⎥ ⎪ 1 ⎢ 1 ⎪ ⎣ ⎦ ⎪ ⎪ n n+1 ⎪ ⎪ ⎡(A⊕Qn )Qn + BQn ⎤ ⋅ CP ↓= ⎡ AQn + BQn ⎤ ⋅ CP ↓ ⎨J = A⊕Q ⎬ ⇒Q = ⎢ 1 1 1 1 1⎥ 1⎥ ⎢ 1 ⎣ ⎦ ⎣ ⎦ ⎪ ⎪ ⎪K = B ⎪ ⎪ ⎪ ⎩ ⎭
4-3 解： 边沿触发器在CP下跳时接收输入信号并可能 改变状态。 主从触发器CP下降沿从触发器接收主触发器 状态，并在CP＝0期间保持不变，而主触发 器被封锁，状态保持不变。
4-4
解： 由两个或非门组成的基本触发器可以看出： 当RD=SD=0时，触发器状态保持不变，即Qn+1=Qn； 当RD=0、SD=1时，Qn+1=1，Q n+1 = 0 ，触发器置1； 当RD=1、SD=0时，Qn+1=0，Q n+1 = 1 ，触发器置0； 当RD=SD=1时，Qn+1=Qn=0，若同时跳变为0，则出现状态不定的 情况。 将以上分析结果用表格的形式列出，得到该基本触发器的状态转 移真值表如下 RD 0 0 1 1 SD 0 1 0 1 Qn+1 Qn 1 0 不允许
数字电子技术课后习题答案
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q
门电路
第四章门电路内容提要【熟悉】TTL与非门工作原理【掌握】可以线与(或)的OC(集电极开路)门和三态门【熟悉】门电路的主要特性参数及计算【了解】COMS门电路与TTL门电路的差异及多余输入端的处理一．一．网上导学二．二．典型例题三．三．本章小结四．四．习题答案网上导学1.1. TTL与非门（1）（1）电路组成二极管与门(p99图4.2.1)＋三极管非门(p100图4.2.2)→分立元件与非门(p101图4.2.3)→与非门电路(p101图4.2.4)→TTL与非门(p102图4.2.6,见下图)图中的与非门电路由三部分组成：第一部分由多发射极晶体管T1和电阻R1组成电路的输入级，该级实现与功能；第二部分由T2和电阻R2、R3组成中间级，从T2的集电极和发射级同时输出两个相位相反的信号(实现倒相)，并分别送到T3T4管的基极；第三部分由T3，D,T4和R4组成输出级(实现推拉式输出,具有较强的驱动能力和稳态时功耗极小)。
第二部分和第三部分共同实现了非功能。
（2）（2）工作原理当输出为高电位时T3、D导通，T4截止；输出为低电位时，T3 4输入状态输出电位T1T2T3 D T4全部为高电位U IH 低电位U OL反向放大饱和截止截止饱和一个或多个为低电位高电位U OH饱和截止导通导通截止U IL,IH1但由于T1管的集电结和T2、T4发射结正向偏置而导通，假设每一个PN结导通压降均为0.7V,则T1管基极电位U B1为：U B1=U BC1+U BE2+U BE4=O.7+0.7+0.7=2.1V,可以计算出此时T2、T4饱和导通,而T3和D截止,输出低电平U OL；输入一个或多个为低电位U IL时,则T1管基极电位U B1为：U B1=U IL+U BE1+0.2(0.3)+0.7=0.9V, U B2则为0.3V,故T2、T4截止,而T3和D导通,输出高电平U OH；(3)主要参数①①空载功耗：指TTL门静态未带负载时单位时间所消耗的能量我们把输出为低电位时的功耗P CL定为空载功耗。
数字电路答案第四章 时序逻辑电路1
第四章 时序逻辑电路本章介绍各种触发器的结构组成、工作原理、逻辑功能以及各种特性。
触发器是由基本门电路组成的具有反馈连接、且输出状态不仅和输入状态有关，而且和输出原状态有关、具有记忆性的电路。
本章还介绍时序逻辑电路的基本概念、组成结构，各种时序电路的分析和设计方法。
本章的学习将为深入学习具有特定功能的中规模时序电路奠定良好的基础。
第一节 基本知识、重点与难点一、基本知识（一）触发器的基本概念 1. 触发器特点触发器与组合逻辑电路不同，触发器的输出不仅与输入信号有关，而且还与触发器原来的状态有关。
触发器具有记忆功能，是构成时序电路的基本单元电路。
触发器具有两个稳定的状态0和1。
在不同的输入信号作用下，触发器可以置成0，也可以置成1。
当输入信号消失后，触发器能保持其状态不变。
2. 触发器控制信号触发器的外部控制信号分为三类：（1）置位信号、复位信号：置位信号和复位信号有高有效或低有效、同步或异步之分。
置位信号D S 和复位信号D R 是低有效的异步信号，当信号有效时，触发器置1或清零，D S 和D R 不能同时有效。
（2）时钟脉冲信号：时钟脉冲信号为触发器的控制端，决定触发器的状态何时转换。
（3）外部激励信号：外部激励信号在CP 脉冲作用下控制触发器的状态转换。
3. 触发器类型触发器有不同的分类方法，按触发方式分类，有：电位触发方式、主从触发方式和边沿触发方式。
按逻辑功能分类，有：RS 触发器、D 触发器、JK 触发器和T 触发器等。
4. 触发器逻辑功能描述方法触发器的逻辑功能是指触发器的次态与现态以及输入信号之间的逻辑关系。
描述触发器的逻辑功能常用方法有：（1）状态转换表与激励表 （2）特征方程 （3）状态转换图 （4）时序图（二）触发器的基本类型 1. 基本RS 触发器基本RS 触发器没有同步触发脉冲，输入信号直接控制输出端的状态。
只要输入变化，输出立即变化。
基本RS 触发器的特征方程为：⎪⎩⎪⎨⎧=++=+1D D D D 1S R Q R S Q nn2. 同步RS 触发器同步RS 触发器在时钟脉冲CP 有效时，如CP =1期间，触发器的输出随输入信号的变化而改变。
逻辑门电路习题
逻辑门电路习题一、选择题1.门电路的平均传输时间是（）。
A．t pd=t PHL B．t pd=t PLH C．t pd=(t PHL+t PLH)/2 D． t pd=(t PHL-t PLH)/22.对TTL与非门多余输入端的处理，不能将它们（）。
A．与有用输入端并联 B．接地 C．接高电平 D．悬空3.输出端可直接连在一起实现“线与”逻辑功能的门电路是（）。
A．与非门 B．或非门 C．三态门 D．OC门4.为实现数据传输的总线结构，要选用（）门电路。
A．或非 B．OC C．三态 D．与或非5.标准TTL电路的开门电阻R ON=2.1KΩ，一个3输入与门的A端接一个电阻R到地，要实现Y=BC，则R的取值应（）。
A．小于700Ω B．大于2.1KΩ C．小于2.1KΩ D．可取任意值二、填空题6.用作线与逻辑的门只能是门。
7.三态门的输出可以出现、、三种状态。
8.可用作多路数据分时传输的逻辑门是门。
9.对CMOS逻辑门，未使用的输入端应当按逻辑要求接或接，而不允许。
10.标准TTL门输出高电平典型值是伏，低电平典型值是伏。
11.在TTL门电路中，输入端悬空在逻辑上等效于输入电平。
12.把两个OC门的输出端直接连在一起实现“与”逻辑关系的接法叫。
13.正逻辑系统规定，高电平表示逻辑态；低电平表示逻辑态。
14.TTL、CMOS电路的抗干扰能力是强于。
三、判断题15.CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平。
16.用作线与逻辑的TTL门只能是OC门。
17. TTL或非门的多余输入端可以与其他使用端连接在一起，或者悬空处理。
18. CMOS与非门的多余输入端可以悬空处理。
数字逻辑课后答案第四章
根据题意，可列出真值表如表6所示。 M ABC F G M ABC F G 0 000 0 0 1 000 0 0 0 001 1 0 1 001 1 1 0 010 1 0 1 010 1 1 0 011 0 1 1 011 0 1 0 100 1 0 1 100 1 0 0 101 0 1 1 101 0 0 0 110 0 1 1 110 0 0 0 111 1 1 1 111 1 1
F(A,B,C,D)= BC + ACD = BC ⋅ ACD
○2 逻辑电路图如图 10 所示。
图10
8．设计一个“四舍五入”电路。该电路输入为1位十进制数的8421码，当其值大于 或等于5时，输出F的值为1，否则F的值为0。
解答
○1 根据题意，可列出真值表如表5所示。
表5
ABCD
F
0000
0
0001
○3 由简化后的输出函数表达式可知，当ABC取值相同时，即为000或111
时，输出函数F的值为1，否则F的值为0。故该电路为“一致性电路”。
○4 实现该电路功能的简化电路如图2所示。
图2
2． 分析图3所示的逻辑电路，要求： (1) 指出在哪些输入取值下，输出F的值为1。 (2) 改用异或门实现该电路的逻辑功能。
○4 实现该电路功能的简化电路如图2所示。
图2
4．设计一个组合电路，该电路输入端接收两个2位二进制数A=A2A1,B=B2B1。当A＞B时，输出 Z=1，否则Z=0。
(完整版)数字电子技术第四章答案
习题44－1 分析图P4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。
解：图（a ）：1F AB =；2F A B =e ；3F AB = 真值表如下表所示： A B 1F2F3F0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 111其功能为一位比较器。
A>B 时，11F =；A=B 时，21F =；A<B 时，31F = 图（b ）：12F AB AB F AB =+=； 真值表如下表所示： A B 1F2F功能：一位半加器，1F 为本位和，2F 为进位。
图（c ）：1(0,3,5,6)(1,2,4,7)F M m ==∑∏2(0,1,2,4)(3,5,6,7)F M m ==∑∏真值表如下表所示：功能：一位全加器，1F 为本位和，2F 为本位向高位的进位。
图（d ）：1F AB =；2F A B =e ；3F AB =功能：为一位比较器，A<B 时，1F ＝1；A=B 时，2F ＝1；A>B 时，3F ＝14－2 分析图P4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
解：该电路的输出逻辑函数表达式为：100101102103F A A x A A x A A x A A x =+++因此该电路是一个四选一数据选择器，其真值表如下表所示：1A0AF0 0 0x 0 1 1x 1 0 2x 1 13x4－3 图P4－3是一个受M 控制的代码转换电路，当M ＝1时，完成4为二进制码至格雷码的转换；当M ＝0时，完成4为格雷码至二进制的转换。
试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。
解：该电路的输入为3x 2x 1x 0x ，输出为3Y 2Y 1Y 0Y 。
真值表如下： 3x2x1x0x3Y2Y1Y0YM=10 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 01 1 0 0 1 0 0 M=0 1 0 0 0 1 1 1 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 0 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 1 1 1 0 1 0 1 1 111111由此可得：1M =当时，33232121010Y x Y x x Y x x Y x x =⎧⎪=⊕⎪⎨=⊕⎪⎪=⊕⎩ 完成二进制至格雷码的转换。
数电第四章练习册答案
数电第四章练习册答案问题1：解释什么是逻辑门，并给出常见的逻辑门类型。
答案：逻辑门是数字电路中的基本组件，用于实现基本的逻辑运算，如与（AND）、或（OR）、非（NOT）、异或（XOR）等。
常见的逻辑门类型包括：与门（AND）、或门（OR）、非门（NOT）、异或门（XOR）、与非门（NAND）、或非门（NOR）、同或门（XNOR）等。
问题2：描述二进制数和十进制数之间的转换方法。
答案：二进制数转换为十进制数的方法是将每个二进制位的值乘以其权重（2的幂），然后将结果相加。
十进制数转换为二进制数的方法是将十进制数除以2，取余数，然后继续除以2，直到结果为0。
问题3：什么是布尔代数？答案：布尔代数是一种数学系统，用于描述和操作逻辑运算。
它是数字电路设计中的基础，由布尔代数的基本原理和规则组成，如布尔代数的五个基本规则：交换律、结合律、分配律、德摩根定律和幂等律。
问题4：解释什么是组合逻辑电路，并给出一个例子。
答案：组合逻辑电路是一种数字电路，其输出仅依赖于当前的输入值，不包含存储元件。
一个常见的组合逻辑电路例子是加法器，它接受两个二进制数作为输入，并产生它们的和以及进位。
问题5：什么是时序逻辑电路？答案：时序逻辑电路是一种包含存储元件（如触发器）的数字电路，其输出不仅依赖于当前的输入值，还依赖于电路的历史状态。
一个常见的时序逻辑电路例子是寄存器，它可以存储一定数量的位，并在时钟信号的控制下更新其内容。
问题6：解释什么是触发器，并说明其功能。
答案：触发器是一种具有两个稳定状态的存储元件，它可以存储一位二进制信息。
触发器的功能是存储和转换信息，它们是构成更复杂时序逻辑电路的基本组件。
结束语：通过本章的练习，希望同学们能够加深对数字电子技术的理解，掌握逻辑门、二进制与十进制转换、布尔代数、组合逻辑电路和时序逻辑电路等基本概念和原理。
这些知识是数字电子技术领域的基石，对于未来深入学习和应用数字电路至关重要。
希望同学们能够不断练习，提高自己的理解和应用能力。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章-逻辑门电路-作业题(参考答案)-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII第四章逻辑门电路（Logic Gates Circuits）1．知识要点CMOS逻辑电平和噪声容限；CMOS逻辑反相器、与非门、或非门、非反相门、与或非门电路的结构；CMOS逻辑电路的稳态电气特性：带电阻性负载的电路特性、非理想输入时的电路特性、负载效应、不用的输入端及等效的输入/输出电路模型；动态电气特性：转换时间、传输延迟、电流尖峰、扇出特性；特殊的输入/输出电路结构：CMOS传输门、三态输出结构、施密特触发器输入结构、漏极开路输出结构。
重点：1．CMOS逻辑门电路的结构特点及与逻辑表达式的对应关系；2．CMOS逻辑电平的定义和噪声容限的计算；3．逻辑门电路扇出的定义及计算；4．逻辑门电路转换时间、传输延迟的定义。
难点：1．CMOS互补网络结构的分析和设计；2．逻辑门电路对负载的驱动能力的计算。
（1）PMOS和NMOS场效应管的开关特性MOSFET管实际上由4部分组成：Gate，Source，Drain和Backgate，Source和Drain之间由Backgate连接，当Gate对Backgate的电压超过某个值时，Source和Drain之间的电介质就会形成一个通道，使得两者之间产生电流，从而导通管子，这个电压值称为阈值电压。
对PMOS管而言，阈值电压是负值，而对NMOS管而言，阈值电压是正值。
也就是说，在逻辑电路中，NMOS管和PMOS管均可看做受控开关，对于高电平1，NMOS导通，PMOS 截断；对于低电平0，NMOS截断，PMOS导通。
（2）CMOS门电路的构成规律每个CMOS门电路都由NMOS电路和PMOS电路两部分组成，并且每个输入都同时加到一个NMOS管和一个PMOS管的栅极（Gate）上。
对正逻辑约定而言，NMOS管的串联（Series Connection）可实现与操作（Implement AND Operation），并联（Parallel Connection）可实现或操作（Implement OR Operation）。
PMOS电路与NMOS电路呈对偶关系，即当NMOS管串联时，其相应的PMOS管一定是并联的；而当NMOS管并联时，其相应的PMOS管一定需要串联。
基本逻辑关系体现在NMOS管的网络上，由于NMOS网络接地，输出需要反相（取非）。
（3）CMOS逻辑电路的稳态电气特性一般来说，器件参数表中用以下参数来说明器件的逻辑电平定义：V OHmin输出为高电平时的最小输出电压V IHmin能保证被识别为高电平时的最小输入电压V OLmax能保证被识别为低电平时的最大输入电压V ILmax输出为低电平时的最大输出电压不同逻辑种类对应的参数值不同。
输入电压主要由晶体管的开关门限电压决定，而输出电压主要由晶体管的“导通”电阻决定。
噪声容限是指芯片在最坏输出电压情况下，多大的噪声电平会使得输出电压被破坏成不可识别的输入值。
对于输出是高电平的情况，其最坏的输出电压是V OHmin，如果要使该电压能在输入端被正确识别为高电平，即被噪声污染后的电压值应该不小于V IHmin，则噪声容限为V OHmin-V IHmin。
对于输出是低电平的情况，噪声容限为V ILmax-V OLmax。
输出电流的定义如下。
I OLmax：输出低态且仍能维持输出电压不大于V OLmax时，输出端能吸收的最大电流；I OHmax：输出高态且仍能维持输出电压不小于V OHmin时，输出端可提供的最大电流。
（4）扇出逻辑门的扇出（fanout）是指该门电路在不超出其最坏情况负载规格的条件下能驱动的输入端的个数。
扇出不仅依赖于输出端的特性，还依赖于它驱动的输入端的特性。
扇出的计算必须考虑输出的两种可能状态：高电平状态和低电平状态。
直流扇出能力的计算方法为：最大输出电流/最大输入电流。
一个门电路的高电平扇出和低电平扇出不一定相等。
通常，门电路的总扇出应为高电平扇出和低电平扇出中的较小值。
（5）CMOS电路的动态特性转换时间可分为输出上升时间t r和输出下降时间t f，其值的大小和门的导通电阻与负载电容之积成正比。
传输延迟时间t p指的是从输入变化到输出变化所需的时间。
其值取决于器件内部的结构与信号传输的路径；同一个器件，不同输入/输出间的传输延迟可能不同，由多种因素决定。
（6）CMOS电路的功耗输出不变时的CMOS电路功耗称为静态功耗。
CMOS电路在状态转换时消耗的电能称为动态功耗，其来源是输出端上的电容性负载C L，输出从低到高转换时，电流流过P沟道晶体管给负载充电，类似地，输出从高到低转换时，电流流过N沟道晶体管给负载放电，这两种情况下晶体管导通的电阻都消耗功率。
充电开始时电压变化为V DD，结束时电压变化很小，故平均电压变化为V DD/2，则每次转换消耗的电能为2L DD /2C V，若每秒钟变化2f次，则由电容性负载引起的动态功耗为2L DDC V f。
2．Exercises4.1 The Stub Series Terminalted low Voltage(SSTV) logic family, used for SDRAM modules, defines a LOW signal to be in the range 0.0～0.7V, and a HIGH signal to be in the range 1.7～2.5V. Under a positive-logic convention, indicate the logic value associated with each of the following signal levels:(a) 0.0V (b) 0.7V (c) 1.7V (d) -0.6V(e) 1.6V (f) -2.0V (g) 2.5V (h) 3.3V(a) 0 (b) 0 (c) 1 (d) undefined(e) undefined (f) undefined (g) 1 (h) undefined4.2 Repeat exercise 4.1 using a negative-logic convention.(a) 1 (b) 1 (c) 0 (d) undefined(e) undefined (f) undefined (g) 0 (h) undefined4.3 True or false: For a given set of input values, a NAND gate produces the opposite output as a NOR gate.When the two inputs are different, it will be ture.4.4 For a given silicon area, which is likely to be faster, a CMOS NAND gate or a CMOS NOR? CMOS NAND will be faster than CMOS NOR.4.5 Which has fewer transistors, a CMOS inverting gate or a noninverting gate?CMOS inverting gate has fewer transistors.4.6 For each of the following resistive loads, determine whether the output drive specifications of the 74HC00 over the commercial operating range are exceeded (use V= 0.33V，V OHmin =OLmax3.84V and V CC = 5.0 V). You may not exceed I OLmax (4mA) or I OHmax (4mA) in any state.(1) 1.2k Ω to V CC and 820 Ω to GND(2) 470 Ω to V CC and 470 Ω to GND(1) V Thev = Vcc ×R2 / (R1+R2)= 5×820 / (1200+820)≈ 2.03V I Short = Vcc / R1 R Thev = V Thev / I Short= R1×R2 / (R1+R2) = 1200×820 / (1200+820) ≈ 487.13 Ω∵V OHmin = 3.84V ∴ I OH = (V OHmin -V Thev ) / R Thev ≈ 3.7 mA < I OHmax = 4 mA ∵V OLmax = 0.33V ∴ I OL = (V Thev - V OLmax ) / R Thev ≈ 3.5 mA < I OLmax = 4 mA 因此，没有超出商用工作范围，可以正常驱动负载。
(2) V Thev = Vcc ×R2 / (R1+R2) = 5 / 2 = 2.5V I Short = Vcc / R1 R Thev = V Thev / I Short= R1×R2 / (R1+R2) = 470 / 2 = 235 Ω∵V OHmin = 3.84V ∴ I OH = (V OHmin -V Thev ) / R Thev ≈ 5.7 mA > I OHmax = 4 mA ∵V OLmax = 0.33V ∴ I OL = (V Thev - V OLmax ) / R Thev ≈ 9.2 mA > I OLmax = 4 mA 因此，超出了商用工作范围，不能驱动负载。
4.7 A particular Schmitt-trigger inverter has ILmax V = 0.8 V, IHmin V = 2.0 V, T+V =1.7 V, and T V - = 1.2 V. How much hysteresis does it haveHysteresis = T+V -T V -= 1.7-1.2 = 0.5V4.8 Discuss the pros and cons of larger versus smaller pull-up resistors for open-drain CMOS outputs.较小的上拉电阻：优点是输出电平在上升时较快，使得其工作运行的速度较快；缺点是在输出低电平时电源对地的电流较大，使得其功耗较大。