数字电子技术基础复习提纲

t
3 用555定时器组成多谐振荡器
R1
1
1.43
f=
tPLtPH (R12R2)C
R2
vC
2 3
VCC
1 3
V
C
D0D1D2D3 CR
CE
TC PE
T
CE P Q0 Q1 Q2 Q3
异步方式------将低位片的进位反相后，接高位片的时钟CP。
D0D1D2D3 CR TC
CET
PE
CEP
Q0Q1Q2Q3
D0D1D2D3 CR TC
CET
PE
CEP
Q0Q1Q2Q3
将低位片的进位反相后， 接高位片的时钟 CP。
五、用译码器实现逻辑函数 例1：用一片74HC138实现函数 L=ACAB
(1) 将函数式变换为最小项之和的形式
+5V
E3
Y0
E2
Y1
E1
Y2
74H C138 Y 3
Y4
C
A0
Y5
B
A1
Y6
A
A2
Y7
L=A B CA B CAC B AB
&L
=m 0m 2m 6m 7
=m0m2m6m7
=Y0Y2Y6Y7
十二、 555定时器及其 应用
1 用555定时器组成施密特触发器 vI
vI
5v
10v
2 3
VCC
1 3
VCC
O t
vO
O t
vO
O
V CC/3 2V CC/3
vI
2 用555定时器组成单稳态触发器
R
84
VCC
ui
7
3
vO
vC
6 555
t
vI
2
5
C
1
0 .0 1 F
uo
tw = 1.1 R C
tw
01 10
01 01 11
逻辑表达式：
S=ABCi ABCi ABCi ABi C =ABCi
Co =ABABCi ABCi =AB(AB)Ci
八、 触发器
1、D触发器
D 1D
Q
Qn+1 = D
CP ＞ C1 Q
D 触发器
2 JK 触发器
J 1J
Q
CP ＞ C1
Qn1=JQnKQn
K 1K
Q
JK 触发器
3 T触发器
逻辑符号
Qn1=TQnTQn
T 1T
Q
4. T′触发器
CP ＞C
Q
1
特性方程
Qn1 = Qn
CP
时钟脉冲每作用一次，触发器翻转一次。
国际逻辑符号
Q ＞C
Q
5. RS 触发器
Qn1 =SRQn SR=0（约束条件）
S 1S
Q
CP ＞C1
R 1R
Q
RS 触发器
九、同步时序逻辑电路的分析
3.确定电路的逻辑功能.
十、同步时序逻辑电路的设计
• 已知状态图或状态表（时序图），完成电 路设计。
十一、移位寄存器
移位寄存器是既能寄存数码，又能在时钟脉冲的作用下 使数码向高位或向低位移动的逻辑功能部件。
•移位寄存器的逻辑功能分类
单向移位寄存器 按移动方式分
双向移位寄存器
左移位寄存器 右移位寄存器
时序逻辑电路分析目的：已知逻辑电路，通过分析， 确定电路的逻辑功能。
分析同步时序逻辑电路的一般步骤
1. 根据给定的时序电路图,写出下列各逻辑方程式： (１) 输出方程； (２) 各触发器的激励方程; （3）状态方程: 将每个触发器的驱动方程代入其特性 方程得状态方程. 2.列出状态转换表或画出状态图和时序图；
数字电子技术基础复习提纲
二、特殊门电路功能和符号
传输门：
C
v I /v O
TG
v O /v I
C
三态与非门(TSL )
高电平 使能
____
L = AB 与非逻辑 CS =1
L= Z
高阻状态
CS = 0
A
&L
B
CS EN
OC门：输出端连接实现“线与“
V DD
RP
A
Baidu Nhomakorabea
&
L
B
L1
C
&
D
L2
L = L1.L2
集成芯片74LS194应用
十二、用集成计数器构成任意进制计数器
例 用74161构成九进制加计数器。 解：九进制计数器应有9个状态，而74 161在计数过程中
有16个状态。如果设法跳过多余的7个状态，则可实现模9计数器。
(1) 反馈清零法
2. 反馈置数法-----利用PE端，将初始状态置入输 出端。
例 用74161组成256进制计数器。
解: 1．确定所用芯片的个数。256=16*16 所以需二片。 2．级连:
同步方式：1） 低位片的进位TC1, 接高位片的使能信号 CET、CEP; 2）所有芯片的时钟接在一起。
TC=Q3Q2Q1Q0CET
D0D1D2D3 CR
CE
TC PE
T
CE P Q0 Q1 Q2 Q3
例: 用74161构成9进制加法计数器。要求采用反馈置数 法实现。
1
1
CR CET
D0
D1
D2
D3
TC
1 CEP 74LVC161
C ＞ C Q0 Q1 Q2 Q3 PE
P
P
1
1) 接线图
注： D3D2D1D0=0000
(3) 级连法
当要求设计的计数器模M > 集成计数器的模N 时，就需要二片以上的集成芯片级连使用。
比较Y与L，当 D3=D5=D6=D7= 1 D0=D1=D2=D4=0时，Y=L
七、 算术运算电路
全加器：能进行加数、被加数和低位来的进位信号相加，并 根据求和结果给出该位的进位信号。
全加器真值表
A B Ci S Co
000 001 010 011 100 101 110 111
00 10 10
L
注意： 高、低位
L = m3 m5 m6 m7
Y 74HC151
Z
S0 S1 S2
Y X
D0D1D2 D3D4 D5D6 D7 E
E=0
X = S2
Y = S1
Z = S0
0 1
Y = m 0 D 0 m 1 D 1 m 2 D 2 m 3 D 3 m 4 D 4 m 5 D 5 m 6 D 6 m 7 D 7
三、组合逻辑电路的 分析
根据已知逻辑电路，经分析确定电路的的逻辑功能。 组合逻辑电路的分析步骤：
1、 由逻辑图写出各输出端的逻辑表达式；
2、 化简和变换逻辑表达式； 3、 列出真值表；
4、 根据真值表或逻辑表达式，经分析最后确定其功能。
四、组合逻辑电路的设计
组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑 功能的最简单逻辑电路。 组合逻辑电路的设计步骤 1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、 输出变量，并定义逻辑状态的含义； 2、根据逻辑描述列出真值表； 3、由真值表写出逻辑表达式; 4、根据器件的类型,简化和变换逻辑表达式 5、 画出逻辑图。
注意：高、低位；A=A2, B=A1,
C=A0 (2) 在译码器的输出端加一个与非门，即可实现给定的
组合逻辑函数.
六、数据选择器的应用
7
Y = Di mi
i=0
例1 试用8选1数据选择器74LS151产生逻辑函数
L=XYZ XYZXY
解:
L=XY Z XYZXY (ZZ)
=XY Z XYZXZ YXY Z