基于AVR单片机录音笔设计的制作原理

片选（CS）：当CS脚为低电平时选通数字闪存。当器件没有被选通时，数据无法被SI脚所接收，而SO脚将会保持为高阻态。要进行某个操作，CS脚上必须有一个由高到低电平的跃变，要结束某个操作，CS脚上必须有一个由低到高电平的跃变。
写保护：如果WP脚置为低电平，主存中的前256页就无法被重写。要重写前256页的唯一方法就是将该引脚拉为高电平，然后用前面所提到的编写命令。WP脚是内部拉高的；因此若非需要，WP脚上不需连接其他引脚。然而，我们建议尽量通过外部拉高WP引脚。
4.2.3声音存储模块14
4.2.4声音输出模块16
4.3软件设计16
4.3.1软件设计思想16
4.3.2程序流程图18
4.3.3主函数方框图20
4.4系统的调试与总结21
5总结22
7附录23
附录A：系统的总体设计原理图23
附录B：系统软件设计源程序清单24
1
1.1
数码录音笔，也称为数码录音棒或数码录音机，数字录音器的一种，为了便于操作和提升录音质量造型并非以单纯的笔型为主，携带方便，同时拥有多种功能，如激光笔功能、FM调频、MP3播放等。与传统录音机相比，数码录音笔是通过数字存储的方式来记录音频的。数码录音笔通过对模拟信号的采样、编码将模拟信号通过数模转换器转换为数字信号，并进行一定的压缩后进行存储。而数字信号即使经过多次复制，声音信息也不会受到损失，保持原样不变。
1课题分析1
择3
2.1运用专门的语音芯片3
2.2运用avr自带的ADC以及PWM模块3
3芯片简介4
3.1 ATmega16芯片简介4
3.2AT45DB041B芯片简介8
4总体设计13
4.1系统设计方框图13
4.2硬件设计13
4.2.1硬件设计思想13
4.2.2声音输入模块14
3
3.1
ATmega16的封装如图3-1所示。
图3-1ATmega16的引脚图
ATmega16的引脚说明：
VCC数字电路的电源
GND地
端口A(PA7..PA0)端口A做为A/D转换器的模拟输入端。端口A为8位双向I/O口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口A处于高阻状态。
复位：复位脚（RESET）上的低电平将终止正在运行中的操作并将内部状态置为空闲状态。只要RESET脚上一直为低电平，那么器件就一直处于复位状态。一旦RESET脚上返回至高电平，器件就可以正常运行了。本器件内部整合了电源开启重接电路，所以在开启电源期间在RESET脚上并无何限制。RESET脚也是内部拉高的；因此若非需要，RESET脚上不需连接其他引脚。然而，我建议尽量通过外部拉高RESET引脚。
1.2
设计三个按钮，分别实现录音、删除、放音的功能，当按下不同的按钮时，可以实现不同的功能。
首先要实现声音信号的采集，就需要一种声敏传感器，可以采用MIC，再加上一些滤波电路，从而实现声音信号的采集。但是我们都知道，计算机处理的是数字信号，而采集的声音信号是模拟信号，因此，需要实现从模拟信号到数字信号的转化，可以利用专门的ADC转换芯片或者是其他的某种方法，将模拟信号转化为数字信号。接下来就是转化后的声音信号的存储，需要某种存储芯片，将信号存储在芯片中，以至于掉电之后，声音信号
2.2
AVR系列的单片机内部，已经集成了ADC和PWM模块，利用这两个模块，可以实现数模转换和模数转换。只要从软件上加以控制，就可以实现声音的录放功能。此方法很好的利用了单片机的内部资源，不但可以节约大量的费用而且还可以让我们更进一步的了解AVR系列单片机的内部结构，因此在本课题中采用了这种方法。
毕业设计
设计课题：基于AVR单片机录音笔的设计与制作
前言
AVR单片机是一款功能十分强大，集成度非常高的数字处理系统。它集成了ADC与PWM的模块，而且还有硬件滤波器！它基本上能够处理生活中实时性不太强的模拟信号与数字信号，并实现通信！该课题设计基于ATmega16单片机，介绍和分析了录音笔的基本原理，并做出了较为简单的录音笔模型展示其原理！主要运用了ATmega16单片机内部集成的ADC转换模块以及PWM功能，将从外部接收的模拟信号转化为数字信号，并存储在AT45DB041B存储芯片中，再将从AT45DB041B存储芯片中读取的数字信号转化为模拟信号，送到外部的喇叭中进行播放。主要功能有录音，存储，删除，放音等！
ATmega16有如下特点:16K字节的系统内可编程Flash(具有同时读写的能力，即RWW)，512字节EEPROM，1K字节SRAM，32个通用I/O口线，32个通用工作寄存器，用于边界扫描的JTAG接口，支持片内调试与编程，三个具有比较模式的灵活的定时器/计数器(T/C),片内/外中断，可编程串行USART，有起始条件检测器的通用串行接口，8路10位具有可选差分输入级可编程增益(TQFP封装)的ADC，具有片内振荡器的可编程看门狗定时器，一个SPI串行端口，以及六个可以通过软件进行选择的省电模式。工作于空闲模式时CPU停止工作，而USART、两线接口、A/D转换器、SRAM、T/C、SPI端口以及中断系统继续工作；掉电模式时晶体振荡器停止振荡，所有功能除了中断和硬件复位之外都停止工作；在省电模式下，异步定时器继续运行，允许用户保持一个时间基准，而其余功能模块处于休眠状态；ADC噪声抑制模式时终止CPU和除了异步定时器与ADC以外所有I/O模块的工作，以降低ADC转换时的开关噪声；Standby模式下只有晶体或谐振振荡器运行，其余功能模块处于休眠状态，使得器件只消耗极少的电流，同时具有快速启动能力；扩展Standby模式下则允许振荡器和异步定时器继续工作本芯片是以Atmel高密度非易失性存储器技术生产的。片内ISP Flash允许程序存储器通过ISP串行接口，或者通用编程器进行编程，也可以通过运行于AVR内核之中的引导程序进行编程。引导程序可以使用任意接口将应用程序下载到应用Flash存储区(Application Flash Memory)。在更新应用Flash存储区时引导Flash区(Boot Flash Memory)的程序继续运行，实现了RWW操作。通过将8位RISC CPU与系统内可编程的Flash集成在一个片内，ATmega16成为一个功能强大的单片机，为许多嵌入式控制应用提供了灵活而成本的解决方案。ATmega16具有一整套的编程与系统开发工具，包括：C语言编译器、宏汇编、程序调试器/软件仿真器、仿真器及评估板。
在进行编写和读操作时，本器件需要单独的电源供电，电压为2.5V至3.6V或者2.7V至3.6V。片选引脚CS和一个由连续输入SI，连续输出SO和连续时钟SCK组成的三线访问接口使得AT45DB041B正常工作。所有的编写周期都是自同步的，因而在编写之前都无需分开的擦除周期。当器件从Atmel公司出厂后，存储阵列中最高页可能没有被擦除净。也就是说，最后一个页中的内容可能并非是FFH。
准备/忙：当器件进行某个内部自同步操作而处于忙状态时，该漏极输出引脚将被拉低。该引脚通常处于高电平状态（通过1个1千欧外部上拉电阻），而在编写，较和页至缓存的传送操作器件，将会被拉低。状态表示着闪存阵列和其中一个缓存不能被访问；但对于另一个缓存的读写操作仍可进行。
AT45DB041B的功能说明：
单电源2.5V-3.6V或2.7V-3.6V供电,兼容串行外设接口最高20MHZ时钟频率页编写操作—单周期程序重调（擦除和编写）—2048页（264字节/页）主内存，支持页和块擦除操作,双264字节SRAM数据缓存—在非易失性存储器中进行程序重调时可接收数据,能过连续地读取整个存储阵列,低功耗—有效读取工作电流仅为4毫安—CMOS待机电流仅为2微安,数据保护功能100%与AT45DB041及AT45DB041A兼容,5V输入容限电压：SI,SCK,CS,RESET和WP引脚,商用及工业用温度范围描述AT45DB041B仅需2.5V或2.7V供电，采用串行接口闪存，能够广泛的适用于各种数字语音，图像，编码以及数据存储应用。其4,325,376位的内存是由2048个页构成，每页为264个字节。除了主存以外,AT45DB041B还有两个容量为264字节的SRAM数据缓存。当在主内存的某页上进行程序重调或者连续读写数据流时，数据缓存都可以接收数据。EEPROM仿真（位或字节可变更）能够容易地处理独立的三步读-修改-写操作。不同于传统的以多路地址线和并行接口随机访问的闪存芯片，本数字闪存是利用SPI串行接口来顺序存取其数据。该数字闪存支持SPI模式0和模式3。其简单的串行接口使得外围硬件设计变得容易，增强了系统的可靠性，最大化减小了开关噪声，降低了封装尺寸和有效引脚数量。该器件能够最优化的运用于以高密度，少引脚数量，低电压和低功耗为基本要求的各类商业和工业场合。该器件的有效工作电流为4毫安，能运行达到20MHZ的时钟频率。AT45DB041B不需要高输入电压就可以进行简单在系统编写。
端口B(PB7..PB0)端口B为8位双向I/O口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口B处于高阻状态。端口B也可以用做其他不同的特殊功能。
端口C(PC7..PC0)端口C为8位双向I/O口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口C处于高阻状态。如果JTAG接口使能，即使复位出现引脚PC5(TDI)、PC3(TMS)与PC2(TCK)的上拉电阻被激活。
端口D(PD7..PD0)端口D为8位双向I/O口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口D处于高阻状态。端口D也可以用做其他不同的特殊功能。