基于DSP的软件无线电系统设计与实现

基于D S P的软件无线

电系统设计与实现Revised on November 25, 2020

基于DSP的软件无线电系统设计与实现

1 引言

软件无线电是一种以现代通信理论为基础，以数字信号处理为核心，以微电子技术为支撑的无线电通信体系结构。它将模块化、标准化的硬件单元以总线方式连接构成通用的硬件平台，并通过软件加载实现各种无线电通信功能的一种开放式体系结构[1]。将软件无线电技术应用于移动通信领域，能够大量节省改造移动通信网络的费用，又缩短了研究到应用的周期。

软件无线电的关键技术包括：开放式总线结构及实现、智能天线技术、高速A/D技术、数字上/下变频技术，高速数字信号处理技术、信令处理技术[2]。本文在分析软件无线电基础上设计，采用TMS320VC54X系列DSP芯片与软件结合，通过基本电路和扩展电路并辅以相应的软件设计实现无线电通信功能，并设计了标准串行接口使之可同多种通信终端连接，具有很高的实用性。

2 软件无线电结构

软件无线电的核心思想是将A/D、D/A尽可能地靠近天线，尽早地将天线接收下来的模拟信号数字化，DSP对

A/D转换后的数字信号进行同步提取（载波恢复、时钟恢复和帧同步）、信号调制样式的自动识别、信道解码、信源解码、信号特征提取。理想的软件无线电结构如图1所示，

其中接收机部分是对无线电接收到射频信号直接进行全宽带A/D转换，转换后的高速数据流送DSP处理，最后由窄带D/A转换为语音、数据或者图像输出。

图1 理想的软件无线电接收结构

然而，由于目前A/D器件采样率、输入带宽无法满足所述软件无线电结构要求，而且后续的DSP也无法实时处理大量的高速数据流，在实际应用中，软件无线电主要采用折中方案，主要是：一方面把射频信号通过混频搬移到中频带通采样，使得A/D采样率、输入带宽满足系统要求；另一方面是在DSP前加数字下变频器[3][4]。

3 系统总体设计方案

根据以上分析，并根据软件无线电的功能要求，主要包括以下几部分：射频处理（含天线）前端、高速A/D、D/A、数字上/下变频器、数字信号处理部分（DSP）以及外围接口电路。（其设计框图如图2）主要器件的部分的功能如下：

（1）DSP5416模块：以TMS320VC5416 高性能定点DSP 为整个系统的核心，采用流水线指令执行结构和相应的并行处理结构控制系统的运行并完成全部基带处理功能，如信号检测、同步获取、解调等基本功能，还要完成加密、纠错、均衡等功能。

（2）逻辑控制模块：CPLD辅助DSP控制所有外部设备，简化外围电路，完成外围逻辑控制和电平转换等功能。（3）扩展存储模块：外部存储模块中的SRAM用于存储临时数据，FLASH用于固化程序以实现无线电系统的解调算法及加解密功能。

（4）串行通信模块：DSP的多功能串行口（McBSP）通过MAX323E传送信息，实现通信终端之间传输功能。

（5）USB和JTAG接口模块：主要包括USB和JTAG接口两部分。USB接口主要用于软件无线电中加解密功能中密钥的注入。JTAG接口主要用于软硬件调试仿真。

（6）ADC/DAC：主要完成软件无线电中数/模、模数转换功能。

（7）数字上/下变频器：一方面将包含所有信道的宽带信号分离出某一用户窄带信道；另一方面对分离出来的某一用户信道信号抽取、滤波，降低数据速率后由DSP实时处理。下面主要对无线电系统的接收系统及部分外围电路系统的设计进行介绍。

图2 软件无线电总体结构设计框图

4 无线电通信系统的硬件结构设计

软件无线电接收机结构设计

根据以上介绍的实际可行的软件无线电接收机结构，设

计了基于高速A/D的AD6640、数字下变频器AD6620、高速DSP TMS320C5416的单通道软件无线电接收机，其结构框图如图3所示，其接收电路图如图4所示。

图3软件无线电接收结构框图

图4 软件无线电接收电路图

软件无线电接收部分中高速ADC AD6640对中频宽信号采样量化。数字下变频器并行接收AD6640并行输出的高速数

据流，对其进行正交基带变换，即下变频、多级抽取、滤波。高速DSP5416通过多通道缓冲串行口（McBSP）同步串行接收基带正交信号I、Q，并以接收的信号进行正交解调处理。

AD6620接收AD6640并行输出的12位高速数据信号，并通过使用相同的外部时钟同步。DSPT和AD6620按串行通信（PAR/SER=0）的方式连接，AD6620工作于主模式（SBM=1），向DSP5416的多通道缓冲串行口McBSP1发送时钟同步信号（SCLK->CLK1），帧同步信号（SDFS->FSR1），McBSP1同步接收AD6620发送的数据（SDO->DR1）。

DSP5416模块电路

该模块主要由DSP的中央处理芯片、时钟电路、电源电路和复位电路组成。

1）中央处理芯片

中央处理芯片由TI公司的16位DSP TMS320VC5416芯片（简称DSP5416）[5]，是为实现低功耗、高性能而专门设计的定点芯片。该芯片运算速度快，可达到160MIPS；DSP5416具有先进的多总线结构，以8组16位总线为核心，支持高速指令执行，8组总线分为1组程序总线、3组数据总线和4组地址总线；内置16×16bit程序存储器（ROM），64K×16bit 单寻址数据存储器（SARAM）和

64K×16bit 双寻址数据存储器（DARAM）；内置26个特殊功能寄存器对片内各功能模块进行管理、控制、监视；具有可变等待状态发生器、锁相环（PLL）时钟产生器、三个多通道缓冲串口（McBSP）等多种功能。DSP5416采用和两种电源供电，其中I/O采用电源供电，芯片的内部核采用电源供电。

2）时钟电路

DSP5416的时钟发生器由一个内部振荡器和锁相环构成，内部时钟的频率是通过锁相环将外部时钟频率分频或倍频后得到的。外部频率是由接在DSP芯片引脚X1和

X2/CLKIN之间的外部晶振提供的。DSP内部的锁相环有两种，一种为硬件锁相环，分频或倍频系数由DSP外部引脚CLKMD1、CLKMD2、CLKMD3的接线方式决定；另一种为可编程PLL式，DSP5416的锁相环就是可编程锁相环，DSP内部频率可以通过内部寄存器CLKMD设置[6]。

DSP5416上电复位时的时钟频率由寄存器CLKMD决定，而CLKMD的初始值是由外部引脚CLKMD1、CLKMD2、CLKMD3的接线方式决定。如图5所示，本系统中CLKMD1、CLKMD2、CLKMD3外部连接为101，CLKMD 的复位值为F000h，PLL为1，即内部时钟频率等于外部时钟频率。外部晶振采用是10MHz，所以在上电复位时DSP 的内部频率也为10MHz。在系统正常运行的初始化程序