MIPS内存管理单元的设计与实现
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ｔ ｅ ｅ ｓ ａ ｅ ｐｉ ｅｉ ｓ ｈｒ ｔ ｇ ｐ ｌ ｎｅ ．Ｍ ｏ ｅ ｖ ｒ Ｔ ｒ ｏ ｅ ，Ｉ ＬＢ ｎ ａ ｄ ＤＴＬＢ ｗｈ ｃ ｒ ｈ ｄ ｗｓ ｏ ＴＬＢ ａ ｅ ｄ ｓｇ ｅ ｏ ａ ｃ ｌｒ ｔ ｄ ｒ ｓ ｒ ｎ ｌ ｔ ｎ ｉｈ ａｅ ｓ ａ ｏ ｆＪ ｒ ｅ ｉ ｎ ｄ ｔ ｃ ｅ ｅ ａ ｅ ａ ｄ ｅ ｓ ｔａ ｓａ ｉ ．Ｔｈ ｏ ｅ ｍｏ ｕ ｅ ａ ｄ ｄ ｌ ｎ
ｐ ｏ ｅ ｓ ｒ ｒ ｅｉ ｅ ｎＦ ｒ ｃ ｓ ｏ ｅ ｖ ｒｆ ｄ ｏ ＰＧＡ ｏ ｒ ｕ ｎ ｎ ｎ ｘ ａ ｄ ｔ ｅ ｈ ｒ ｗａ ｅｃ ｓ ｂ ｕ ２ ｌ ｇ ｃ ａｅ ． ａ ｉ ｂ ａ ｄｒ ｎ ｉ ｇ Ｌｉ ｕ ｎ ａ ｄ ｒ ｏ ｔｉ ａ ｏ ｔ３ Ｋ ｉ ａ ｇ ｔ ｓ ｈ ｓ ｏ ｌ
ＬＵ ｈ －ｉｇ ＹＯＵ ｉ ｉＨＡＮ ｕ ＺＥＮＧ ａ －ａ ｇ Ｓ ｉｔ ， ｎ Ｋａ－ ， ｄ Ｊ ｎ， Ｘｉｏｙ ｎ
（ Ｓ Ｃ ＆ Ｓ ｓ ｍ ｔｔ Ｋｅ ａ ， ｕ ａ ｉｅｓ ｙ Ｓ ａ ｇ ａ ２ １ ０ ， ｈ ｎ ） Ａ Ｉ ｙ ｔ Ｓａｅ ｙ ｂ Ｆ ｄ ｎ ｅ Ｌ Ｕｎｖ ｒ ｔ， ｈ ｎ ｈ ｉ ０ ２ ３ Ｃ ｉａ ｉ
第 ３ 卷 第 ２ 期 ６ １
Ｖ ．６ ｏ１ ３
Ｎｏ ２ ００ １
Ｎｏ ｍ ｂｅ １ ｖｅ ｒ ２０ ０
Ｃｏｍｐｕｔ ｒＥｎｇ ｎ ｅ ｉ ｅ ｉ ｅ ｒｎｇ
・ 发研 究与设 计技术 ・ 开
文章 编号： ０ ３２（ ｌ） —ｏ ０ 文献标识 Ａ １０＿ ４８ ０ｏ １＿ ７— ２ ２ ２ ２ 码：
［ ｙ ｒ ｓ ｍｏ Ｍａａ ｅ ｎ ｉＭＭＵ）Ｔａ ｓ ｔ ｎＬ ｏ －ｓ ｅＢ ｆ ｒ Ｌ ）ＭＩＳｐｏｅｓｒ Ｋｅ ｄ ｌＭｅ ￣ ｗｏ ｎ ｇｍｅ ｔ ｔ Ｕｎ （ ； ｒｎｌ ｉ ｏ ｋａｉ ｕｆ （ Ｂ ； Ｐ ｒｃｓｏ ａｏ ｄ ｅＴ
１ 概述
内存管理 单元（ ＭＭＵ） 是处理 器支持操 作系统 高效运行 的基础 ，与软件 内存管理模块…相结合完成了虚拟地址到物 理地址的转换 。同时 ，ＭＭＵ 能够对处理器发出的地址进行
３ 个模块粘合起来 ，使访存操作能安全高效地进行。
对于一次普通 的访 问内存操作 ，处理器发出的虚拟地址 首先会经过主控制器判断 ，如果该地址属于静态地址 映射范 围，则根据固定的映射算法把地址转换为物理地址并交 由总 线接 １ ３以处理具体 的数据读写。如果该地址属于 动态地址范 围映射 ，则控制器会启 动相应 的 Ｔ Ｂ 工作来查 找地址映射 Ｌ
地址空间采取 了静态和动态映射 相结合 的方式 ，其 中动态映 射 以地址后备转换表（ Ｌ ） Ｔ Ｂ 为基础 ， 硬件设计上采甩与处理器 流水线平行对齐 的流水线结构 。为了加快地址转换 ，在处理 器指令端 口和数据端 １分别设计 了 ＩＬ ３ Ｔ Ｂ和 Ｄ Ｌ 。 Ｔ Ｂ 与总线访 问接 口的连接 ，采用简化的 Ａ Ａ协议。 ＭＢ
中田 分类号： Ｐ１． Ｔ ３１ ２ ５
ＭＩ Ｓ内存 管理单元 的设计 与实现 Ｐ
卢仕 听，尤凯迪 ，韩 军 ，曾晓洋
（ 复旦大学专用集成电路与系统 国家重点实验 室，上海 ２ １０ ） ０ ２３ 摘 要 ：设计 ＭＩ Ｓ ２４ ｃ Ｐ ３ ｋ 处理器 内存管理单元（ ＭＭＵ ，该模块对处理器地址进行合法性检查 ，并按照不同的地址 空间对虚拟地址进行静 ） 态或动态映射 。 在硬件上采 用三级流水线方式实现 Ｊ Ｌ ， Ｔ Ｂ 并为处理器指令端 口和数据端 口设计相应的快表 以提高 Ｔ Ｂ的查询速 度。 Ｌ ＭＭＵ
。
［ ｓｒｃ］Ｍｅ ￣ Ｍａ ａｅ ｎ ｉＭＭＵ） ｉ ａｅ ｎＭＩ Ｓ ２４ｃｐｏ ｅｓｒｉ ｄｓｇｅ ． ｈ ｄ ｌ ｃ ｅｋ ｅａ ｄｅｓｆ ｍ ｅ Ａｂｔａ ｔ ｍｏ ｎ ｇ ｍｅｔ ｔ Ｕｎ （ ｗｈｃ ｉ ｂ ｓｄｏ Ｐ ３ ｋ ｒｃｓｏ ｅｉｎｄ Ｔ ｅｍｏ ｕｅ ｈｃ ｓｔ ｄ ｒｓ ｒ ｔ ｈｓ ｓ ｈ ｏ ｈ
与总线接 口模块的时序采用简化的 ＡＭＢ Ａ协议 ，与处理器进行联合调试并运行 Ｌｎ ｘ操作系统 ，同时在 功能上通过 Ｆ ＧＡ验证。该模块 ｉｕ Ｐ 经过 ＤＣ综合后，面积约为 ３ Ｋ等效逻辑 门。 ２
关健词 ：内存管理 单 ；地址转换 后备表 ；ＭＩＳ 元 Ｐ 处理器
Ｄｅ ｉ ｎ ａ ｄ Ｉ ｐ ｅ ｅ ｔ ｔ ｎ ０ ｅ ｏ ｙＭ ａ ａ ｅ ｅ ｔ ｓｇ ｎ ｍ ｌ ｍ ｎ ａ ｉ ｆ ｏ Ｍ ｍ ｒ ｎ ｇ ｍ ｎ ｉ ｎ Ｍ Ｉ Ｕｎ ｔ ＰＳ ０
其 中 ，Ｔ Ｂ 又分 为 Ｊ Ｌ Ｌ Ｔ Ｂ、ＩＬ 和 Ｄ Ｌ ＴＢ Ｔ Ｂ。ＭＭＵ 接 受 处 理
器访存请求时 ，根据虚拟地址和处理器当前的工作模式进行
地址转换 。 如果访 问合法 ， 它将把得到的物理地址送给 ｃｃ ｅ ａｈ 或者是总线接 １进行数据读写； ３ 否则 ， 它会触发处理器异常 。
ＭＭＵ 在 此处于 核心地位 ，它把 处理器 、缓存、总 线接 Ｅ ｌ
合法性检验 ， 在硬件上提供 了内存访问授权控制。由于 ＭＭＵ
与处理器体 系结构高度相关，因此在 不同的处理器 下内存管
理 机 制 区别 很 大 。 根 据 ＭＩＳ ２４ ｃ １ 理器 对 内存 管理 的规 范 ，针 对 不 同 Ｐ ３ ｋ ［处 ２
ｐ ｏ ｅ ｓ ｒｃ ｒ ， ｎ ｒｎ ｌｔｓｉ ｔ ｈｙ ｉａ ｄ ｒｓ ｔｔｃ ｌ ｒｄ ｎ ｍｉａｌ． Ｂ ｓｔｅｃ ｒ ｆｄｙ ａ ｃ ｌｍａ ｐｉｇａ ｄ ｉ ｍｐｅ ｎｔｄ ｂ ｓｎ ｒ ｃ ｓｏ ｏｅ ａ ｄ ｔａ ｓａｅ ｔ Ｏ ｐ ｓｃ ｌａ ｄ ｅｓｓａｉａｌ ｏ ｙ ａ ｃ ｌｙ ＴＬ ｉ ｈ ｏｅｏ ｎ ｍｉａ ｐ ｎ ｎ ｓｉ ｌｍｅ ｅ ｙｕ ｉｇ ｙ
ｐ ｏ ｅ ｓ ｒ ｒ ｅｉ ｅ ｎＦ ｒ ｃ ｓ ｏ ｅ ｖ ｒｆ ｄ ｏ ＰＧＡ ｏ ｒ ｕ ｎ ｎ ｎ ｘ ａ ｄ ｔ ｅ ｈ ｒ ｗａ ｅｃ ｓ ｂ ｕ ２ ｌ ｇ ｃ ａｅ ． ａ ｉ ｂ ａ ｄｒ ｎ ｉ ｇ Ｌｉ ｕ ｎ ａ ｄ ｒ ｏ ｔｉ ａ ｏ ｔ３ Ｋ ｉ ａ ｇ ｔ ｓ ｈ ｓ ｏ ｌ
ＬＵ ｈ －ｉｇ ＹＯＵ ｉ ｉＨＡＮ ｕ ＺＥＮＧ ａ －ａ ｇ Ｓ ｉｔ ， ｎ Ｋａ－ ， ｄ Ｊ ｎ， Ｘｉｏｙ ｎ
（ Ｓ Ｃ ＆ Ｓ ｓ ｍ ｔｔ Ｋｅ ａ ， ｕ ａ ｉｅｓ ｙ Ｓ ａ ｇ ａ ２ １ ０ ， ｈ ｎ ） Ａ Ｉ ｙ ｔ Ｓａｅ ｙ ｂ Ｆ ｄ ｎ ｅ Ｌ Ｕｎｖ ｒ ｔ， ｈ ｎ ｈ ｉ ０ ２ ３ Ｃ ｉａ ｉ
第 ３ 卷 第 ２ 期 ６ １
Ｖ ．６ ｏ１ ３
Ｎｏ ２ ００ １
Ｎｏ ｍ ｂｅ １ ｖｅ ｒ ２０ ０
Ｃｏｍｐｕｔ ｒＥｎｇ ｎ ｅ ｉ ｅ ｉ ｅ ｒｎｇ
・ 发研 究与设 计技术 ・ 开
文章 编号： ０ ３２（ ｌ） —ｏ ０ 文献标识 Ａ １０＿ ４８ ０ｏ １＿ ７— ２ ２ ２ ２ 码：
［ ｙ ｒ ｓ ｍｏ Ｍａａ ｅ ｎ ｉＭＭＵ）Ｔａ ｓ ｔ ｎＬ ｏ －ｓ ｅＢ ｆ ｒ Ｌ ）ＭＩＳｐｏｅｓｒ Ｋｅ ｄ ｌＭｅ ￣ ｗｏ ｎ ｇｍｅ ｔ ｔ Ｕｎ （ ； ｒｎｌ ｉ ｏ ｋａｉ ｕｆ （ Ｂ ； Ｐ ｒｃｓｏ ａｏ ｄ ｅＴ
１ 概述
内存管理 单元（ ＭＭＵ） 是处理 器支持操 作系统 高效运行 的基础 ，与软件 内存管理模块…相结合完成了虚拟地址到物 理地址的转换 。同时 ，ＭＭＵ 能够对处理器发出的地址进行
３ 个模块粘合起来 ，使访存操作能安全高效地进行。
对于一次普通 的访 问内存操作 ，处理器发出的虚拟地址 首先会经过主控制器判断 ，如果该地址属于静态地址 映射范 围，则根据固定的映射算法把地址转换为物理地址并交 由总 线接 １ ３以处理具体 的数据读写。如果该地址属于 动态地址范 围映射 ，则控制器会启 动相应 的 Ｔ Ｂ 工作来查 找地址映射 Ｌ
地址空间采取 了静态和动态映射 相结合 的方式 ，其 中动态映 射 以地址后备转换表（ Ｌ ） Ｔ Ｂ 为基础 ， 硬件设计上采甩与处理器 流水线平行对齐 的流水线结构 。为了加快地址转换 ，在处理 器指令端 口和数据端 １分别设计 了 ＩＬ ３ Ｔ Ｂ和 Ｄ Ｌ 。 Ｔ Ｂ 与总线访 问接 口的连接 ，采用简化的 Ａ Ａ协议。 ＭＢ
中田 分类号： Ｐ１． Ｔ ３１ ２ ５
ＭＩ Ｓ内存 管理单元 的设计 与实现 Ｐ
卢仕 听，尤凯迪 ，韩 军 ，曾晓洋
（ 复旦大学专用集成电路与系统 国家重点实验 室，上海 ２ １０ ） ０ ２３ 摘 要 ：设计 ＭＩ Ｓ ２４ ｃ Ｐ ３ ｋ 处理器 内存管理单元（ ＭＭＵ ，该模块对处理器地址进行合法性检查 ，并按照不同的地址 空间对虚拟地址进行静 ） 态或动态映射 。 在硬件上采 用三级流水线方式实现 Ｊ Ｌ ， Ｔ Ｂ 并为处理器指令端 口和数据端 口设计相应的快表 以提高 Ｔ Ｂ的查询速 度。 Ｌ ＭＭＵ
。
［ ｓｒｃ］Ｍｅ ￣ Ｍａ ａｅ ｎ ｉＭＭＵ） ｉ ａｅ ｎＭＩ Ｓ ２４ｃｐｏ ｅｓｒｉ ｄｓｇｅ ． ｈ ｄ ｌ ｃ ｅｋ ｅａ ｄｅｓｆ ｍ ｅ Ａｂｔａ ｔ ｍｏ ｎ ｇ ｍｅｔ ｔ Ｕｎ （ ｗｈｃ ｉ ｂ ｓｄｏ Ｐ ３ ｋ ｒｃｓｏ ｅｉｎｄ Ｔ ｅｍｏ ｕｅ ｈｃ ｓｔ ｄ ｒｓ ｒ ｔ ｈｓ ｓ ｈ ｏ ｈ
与总线接 口模块的时序采用简化的 ＡＭＢ Ａ协议 ，与处理器进行联合调试并运行 Ｌｎ ｘ操作系统 ，同时在 功能上通过 Ｆ ＧＡ验证。该模块 ｉｕ Ｐ 经过 ＤＣ综合后，面积约为 ３ Ｋ等效逻辑 门。 ２
关健词 ：内存管理 单 ；地址转换 后备表 ；ＭＩＳ 元 Ｐ 处理器
Ｄｅ ｉ ｎ ａ ｄ Ｉ ｐ ｅ ｅ ｔ ｔ ｎ ０ ｅ ｏ ｙＭ ａ ａ ｅ ｅ ｔ ｓｇ ｎ ｍ ｌ ｍ ｎ ａ ｉ ｆ ｏ Ｍ ｍ ｒ ｎ ｇ ｍ ｎ ｉ ｎ Ｍ Ｉ Ｕｎ ｔ ＰＳ ０
其 中 ，Ｔ Ｂ 又分 为 Ｊ Ｌ Ｌ Ｔ Ｂ、ＩＬ 和 Ｄ Ｌ ＴＢ Ｔ Ｂ。ＭＭＵ 接 受 处 理
器访存请求时 ，根据虚拟地址和处理器当前的工作模式进行
地址转换 。 如果访 问合法 ， 它将把得到的物理地址送给 ｃｃ ｅ ａｈ 或者是总线接 １进行数据读写； ３ 否则 ， 它会触发处理器异常 。
ＭＭＵ 在 此处于 核心地位 ，它把 处理器 、缓存、总 线接 Ｅ ｌ
合法性检验 ， 在硬件上提供 了内存访问授权控制。由于 ＭＭＵ
与处理器体 系结构高度相关，因此在 不同的处理器 下内存管
理 机 制 区别 很 大 。 根 据 ＭＩＳ ２４ ｃ １ 理器 对 内存 管理 的规 范 ，针 对 不 同 Ｐ ３ ｋ ［处 ２
ｐ ｏ ｅ ｓ ｒｃ ｒ ， ｎ ｒｎ ｌｔｓｉ ｔ ｈｙ ｉａ ｄ ｒｓ ｔｔｃ ｌ ｒｄ ｎ ｍｉａｌ． Ｂ ｓｔｅｃ ｒ ｆｄｙ ａ ｃ ｌｍａ ｐｉｇａ ｄ ｉ ｍｐｅ ｎｔｄ ｂ ｓｎ ｒ ｃ ｓｏ ｏｅ ａ ｄ ｔａ ｓａｅ ｔ Ｏ ｐ ｓｃ ｌａ ｄ ｅｓｓａｉａｌ ｏ ｙ ａ ｃ ｌｙ ＴＬ ｉ ｈ ｏｅｏ ｎ ｍｉａ ｐ ｎ ｎ ｓｉ ｌｍｅ ｅ ｙｕ ｉｇ ｙ