DDS数字频率合成器实验报告
DDS设计实验报告
DDS 设计实验报告实验名称：直接数字频率合成器指导老师：花汉兵，姜萍姓名：陈维兵学号：114108000808院系：能源与动力工程学院1目录目录摘要 ................................ 2 正文一、 设计内容 ..................................... 3 二、 设计原理 .................................. 3 三、 设计要求 .................................. 5 四、 设计思路以及部分电路图 .................... 6 五、 实验感想 ..................................... 16 六、参考书目.16摘要本文介绍的是数字频率合成器（DDS）的设计以及其附加功能的拓展，附加功能有双通道显示、多波形显示、输出频率测量，另外，本文还介绍了一些在原有数字频率合成器的基础上做一些改进的想法和思路，虽然有的想法并没有实施，但是，作为一种参考也未尝不可。
希望本文对读者有所帮助。
关键字：数字频率合成，附加功能，改进想法AbstractThe page introduces the design of the Direct Digital Frequency Synthesizer , which shorts for DDS , and other new more additions of it , the additions includes double-rows vision , wave-patterns vision , measuring of the output frequency , what 'msore , this page introduces many more thoughts of improving the system which has been made ,even though the thoughts have not been applied , still they are good references for we and you .Wishing it helpful to you.Keywords: DDS ，addition of the system ，improving thoughts 设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)。
DDS实验报告
电子线路课程设计 --直接数字频率合成器（DDS）2014 年 11 月摘要本实验通过使用 QuartusⅡ软件，并结合数字逻辑电路的知识设计，使用DDS 的方法设计一个任意频率的正弦信号发生器，要求具有频率控制、相位控制、以及使能开关等功能。
在此基础上，本实验还设计了扩展功能，包括测频、切换波形，动态显示。
在控制电路的作用下能实现保持、清零功能，另外还能同时显示输出频率、相位控制字、频率控制字。
在利用 QuartusⅡ进行相应的设计、仿真、调试后下载到SmartSOPC实验实现 D/A转换，验证实验的准确性，并用示波器观察输出波形。
关键词：SmartSOPC实验箱 QUARTUSⅡ数字频率合成仿真AbstractThis experiment is based on QuartusⅡ，with the help of knowledge relating to the digital logic circuits and system design,to design a sine signal generator which generates any frequency by the method of DDS. This generator is provided with the functions of frequency control,phase control and switch control. Based on the basic design,I also design extra functions,including frequency measurement,changes of wave forms and dynamic display.The control circuit can be maintained time clearing and time keeping functions,and also shows the output frequency,phase control characters,frequency control word. All the designing and simulating work are based on QuartusⅡ. After all the work finished on computer, I downloaded the final circuit to SmartSOPC experiment system to realize the transformation of D/A ,and then test the accuracy of the design by means of oscilloscope observing the wave forms.Key words: SmartSOPC QUARTUSⅡ DDS Simulation目录摘要 (1)目录 (2)一、设计要求 (3)二、方案论证 (3)三、直接数字频率合成器总电路图 (4)四、各子模块设计原理及分析说明 (5)4.1、脉冲发生电路 (5)4.2、频率相位预置与调节电路 (9)4.3、累加器电路 (10)4.4、相位控制电路 (11)4.5、波形存储器ROM电路 (12)4.6、测频电路 (14)4.7、不同波形选择电路 (15)4.8、动态译码显示电路 (16)五、程序下载、仿真与调试 (17)六、实验结果 (18)七、实验总结与感想 (23)八、参考文献 (23)一、设计要求1、利用QuartusII软件和SmartSOPC实验箱实现直接数字频率合成器（DDS）的设计；2、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM 实现，RAM结构配置成212×10类型；3、具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4、系统具有使能功能；5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6、通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；7、可适当添加其他功能二、方案论证直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
DDS 直接数字频率合成器 实验报告
直接数字频率合成器（DDS）实验报告课程名称电类综合实验实验名称直接数字频率合成器设计实验日期2015.6.1—2013.6.4学生专业测试计量技术及仪器学生学号114101002268学生姓名陈静实验室名称基础实验楼237教师姓名花汉兵成绩摘要直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS 或DDS）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。
其输出频率及相位均可控制，且能输出正弦波、余弦波、方波、锯齿波等五种波形，经过转换后在示波器上显示。
经控制能够实现保持、清零功能。
除此之外，还能同时显示出频率控制字、相位控制字和输出频率的值。
实验要求分析整个电路的工作原理，并分别说明了各子模块的设计原理，依据各模块之间的逻辑关系，将各电路整合到一块，形成一个总体电路。
本实验在Quartus Ⅱ环境下进行设计，并下载到SmartSOPC实验系统中进行硬件测试。
最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。
关键词：Quartus Ⅱ直接数字频率合成器波形频率相位调节AbstractThe Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last.Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment目录一、设计内容 (4)二、设计原理 (4)2.1 DDS概念 (4)2.2 DDS的组成及工作原理 (4)三、设计要求 (6)3.1 基本要求 (6)3.2 提高要求 (6)四、设计内容 (6)4.1 分频电路 (6)4.2 频率预置与调节电路 (10)4.3 累加器 (12)4.4 波形存储器（ROM） (13)4.5 测频电路 (19)4.6 译码显示电路 (21)4.7 消颤电路 (22)4.8 总电路 (23)五、电路调试仿真与程序下载 (24)六、示波器波形图 (25)七、实验中遇到的问题及解决方法 (25)八、电路改进 (26)九、实验感想 (28)十、参考文献 (28)一、设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS 或DDS）。
DDS 直接数字频率合成器 实验报告(DOC)
直接数字频率合成器（DDS）实验报告课程名称电类综合实验实验名称直接数字频率合成器设计实验日期2015.6.1—2013.6.4学生专业测试计量技术及仪器学生学号114101002268学生姓名陈静实验室名称基础实验楼237教师姓名花汉兵成绩摘要直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS 或DDS）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。
其输出频率及相位均可控制，且能输出正弦波、余弦波、方波、锯齿波等五种波形，经过转换后在示波器上显示。
经控制能够实现保持、清零功能。
除此之外，还能同时显示出频率控制字、相位控制字和输出频率的值。
实验要求分析整个电路的工作原理，并分别说明了各子模块的设计原理，依据各模块之间的逻辑关系，将各电路整合到一块，形成一个总体电路。
本实验在Quartus Ⅱ环境下进行设计，并下载到SmartSOPC实验系统中进行硬件测试。
最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。
关键词：Quartus Ⅱ直接数字频率合成器波形频率相位调节AbstractThe Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last.Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment目录一、设计内容 (4)二、设计原理 (4)2.1 DDS概念 (4)2.2 DDS的组成及工作原理 (4)三、设计要求 (6)3.1 基本要求 (6)3.2 提高要求 (6)四、设计内容 (6)4.1 分频电路 (6)4.2 频率预置与调节电路 (10)4.3 累加器 (12)4.4 波形存储器（ROM） (13)4.5 测频电路 (19)4.6 译码显示电路 (21)4.7 消颤电路 (22)4.8 总电路 (23)五、电路调试仿真与程序下载 (24)六、示波器波形图 (25)七、实验中遇到的问题及解决方法 (25)八、电路改进 (26)九、实验感想 (28)十、参考文献 (28)一、设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS 或DDS）。
实验报告
同步技术仿真作业基于DDS 原理的频率信号产生一、实验原理1、DDS 简介DDS 技术是以奈奎斯特采样定律为基础，采用全数字化结构，通过控制相位的变化速度来直接产生各种不同频率信号的一种频率合成方法。
DDS 的字长决定了正弦/余弦基准信号样点的个数和所产生频率信号的量化精度。
最小频率间隔决定了DDS 所能产生信号的最小频率。
DDS 所产生信号的频率为最小频率间隔的整数倍。
用DDS 产生频率信号有以下优点： （1） 输出频率相对带宽较宽； （2） 频率转换时间短； （3） 频率分辨率极高； （4） 相位变化连续； （5） 输出波形的灵活性； （6） 其他优点，如易于集成，功耗低，体积小，重量轻，可靠性高等。
2、信号产生过程正弦信号发生器的输出如下：sin 2sin S A ft A πθ== (1)其中f 是输出信号的频率，θ 是相位。
对上式进行离散化处理，用基准时钟进行抽样。
则在一个时钟周期c T 内相位变化量为：22c cffT f πθπ∆==(2) 其中c f 是时钟频率。
为了进行数字量化，我们把2π分成2N 份，则最小等分量为：22N πδ= (3)每次相位增量取δ得M 倍可得到输出信号的频率：022c N c M Mf f T δπ==(4) 则输出信号为： 00sin 2S A f t π=(5)二、程序说明为了完成实验所要求内容，在本实验中通过写一个函数来实现。
函数形式如下： [](),,,,0,,S Sroot dds N fs df ph f Nsig =(6)其中出口参数意义： S ：输出信号；Sroot ：基准频率信号。
入口参数意义：N :dds字长fs采样频率df：dds输出信号最小频率间隔；ph：输出信号初相；f：输出信号频率；Nsig：输出信号点数。
调整函数参数可以输出不同的频率信号。
同时调用函数后可以画出基准频率信号和输出信号的时域及频域波形。
信号产生过程可分为基准频率信号的产生，计算输出信号地址，产生输出信号三大步骤。
DDS+PLL测试报告
DDS + PLL Experiment一.Introduction频率合成器是现代无线通信设备中一个重要的组成部分，直接影响着无线通信设备的性能广泛应用在现代通信、雷达和电子测量等技术领域中。
频率合成技术历经了早期的直接合成技术（DDS）和锁相合成技术（PLL），发展到如今的直接数字合成技术（DDS）。
直接数字合成技术具有分辨率高，转换速度快，相位噪声低等优点，在无线通信中发挥着越来越重要的作用，但是由于材料和工艺问题，其输出频率始终无法和PLL相比，并且由于全数字结构，输出信号中具有丰富的杂散分量，限制了它的应用。
常见频率合成方法主要有3种：(1) 直接合成法，它利用混频器、倍频器、分频器和带通滤波器完成对频率的算术运算。
(2) 应用锁相环PLL（Phase Locked Loop）的频率合成，虽然具有工作频率高、宽带、频谱质量好的优点，但频率分辨率和转换速率都不够高。
(3) 最新的频率合成方法是直接数字频率合成DDS（Direct Digital Synthesis），是从相位概念出发直接合成所需波形的一种新的频率合成技术。
它在相对带宽、频率转换时间、相位连续性、正交输出、高分辨率以及集成化等一系列性能指标方面已远远超过了传统频率合成技术。
当累加器的Ｎ很大时,最低输出频率可达Hz、mHz甚至μHz 级。
也就是说：DDS 的最低合成频率接近于零频。
如果fc 为50MHz, 那么当N 为48 位时,其分辨率可达179nHz。
转换时间最快可达10ns 的量级,这都是传统频率合成所不能比拟的。
DDS 的两个明显不足限制了其进一步的应用：一是因受限于器件可用的最高时钟频率，致使合成频率不能太高，输出信号的频率上限基本上是在HF 或VHF 频段上，比PLL 合成技术以及直接模拟合成技术得到的信号频率低；二是输出频率杂散分量较大，频谱纯度不如PLL。
从基本原理而言，PLL 是模拟的闭环系统，而DDS 是全数字的开环系统，二者是两种不同的频率合成技术，采用将二者结合构成DDS+PLL组合系统来互相补充，可以达到单一技术难以达到的应用效果。
dds课程设计报告 数字频率合成器DDS
DDS信号发生器设计设计实验报告摘要本篇报告主要介绍了用EDA设计完成直接数字频率合成器DDS 的过程。
该直接数字频率合成器输出的频率及相位均可控制，且能输出正弦、余弦、三角波、锯齿波、方波五种波形，经过转换之后还能在示波器上显示，在控制电路的作用下能实现保持、清零功能，另外还能同时显示输出频率、相位控制字、频率控制字。
本设计利用QuartusII 5.0软件进行DDS的设计，最后下载到SmartSOPC实验系统中进行硬件测试。
AbstractThis report introduces the EDA design is completed with Direct Digital Synthesis DDS process. The direct digital frequency synthesis of the output frequency and phase can control, and can output sine, cosine, triangle wave, sawtooth, square waveform five, after conversion after also displayed on the oscilloscope, in the role of the control circuit can be Implementation maintained cleared function, and also shows the output frequency, phase control characters, frequency control word. This design uses DDS QuartusII 5.0 software design, the final download SmartSOPC experimental system hardware testing.关键词EDA设计、直接数字频率合成器DDS、QuartusII 5.0软件、SmartSOPC 实验系统Key wordsEDA design,Direct Digital Synthesizer DDS, QuartusII 5.0software, SmartSOPC experiment system目录摘要关键词第1篇多直接数字频率合成器DDS设计要求说明1.1 设计基本要求¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第4页1.2 设计提高部分要求¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第4页第2篇对整体电路工作原理的方案论证¨¨¨¨¨¨¨第5页第3篇各子模块设计原理说明3.1频率预置与调节电路¨¨¨¨¨¨¨¨¨¨¨¨¨¨第6页3.2相位累加器模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第6页3.3波形存储器模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第7页3.4相位调节器¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第9页3.5波形输出模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第9页3.6频率测定模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第11页3.7显示模块模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第13页第4篇调试、仿真、编程下载过程¨¨¨¨¨¨¨¨¨¨第14页第5篇实验总结5.1 对本设计的一些改进方案¨¨¨¨¨¨¨¨¨¨¨第15页 5.2 实验感想¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第15页参考文献第1篇直接数字频率合成器DDS设计要求说明1.1 设计基本要求1)利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2)DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM实现，ROM结构配置成4096×10类型；3)具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4)系统具有清零和使能的功能；5)利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6)通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；1.2 设计提高部分要求1)通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控制和相位控制的范围(注意：按键后有消颤电路)；2)能够同时输出正余弦两路正交信号；3)在数码管上显示生成的波形频率；4)充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；5)设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；第2篇对整体电路工作原理的方案论证DDS 即Direct Digital Synthesizer 数字频率合成器，是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术，是一种新型的数字频率合成技术。
DDS实验报告概要
DDS实验报告概要一、引言DDS是指数字直接合成（Direct Digital Synthesis），是一种通过数字信号直接产生模拟信号的技术。
DDS技术已经在许多领域得到广泛应用，尤其在频率合成和信号产生方面表现出色。
本实验旨在探究DDS技术的基本原理和实现方法，通过对DDS的实际应用进行研究和分析，进一步加深对DDS技术的理解。
二、实验原理DDS技术的核心原理是通过数字信号的加法和乘法运算生成模拟信号。
DDS系统由时钟源、频率控制器、相位累加器、正弦波表、数字模拟转换器（DAC）等组成。
时钟源提供基础时间脉冲信号，频率控制器控制相位累加器的变化速率，相位累加器计算出当前时刻的相位值，正弦波表提供相应相位值下的正弦波振幅值，DAC将数字信号转变成模拟信号输出。
三、实验过程1. 确定实验平台及环境：使用FPGA开发板进行实验，通过Verilog语言编程实现DDS系统的功能。
2.设计时钟源：根据实验要求，确定时钟源的频率并进行设置。
3.设计频率控制器：根据实验要求，设计频率控制器的逻辑电路，实现对频率的控制。
4.设计相位累加器：根据实验要求，设计相位累加器的逻辑电路，实现相位的累加。
5.设计正弦波表：根据实验要求，设计正弦波表的逻辑电路，实现对相位值的查表操作。
6.设计DAC：根据实验要求，设计DAC的逻辑电路，将数字信号转换为模拟信号输出。
7.实现可视化界面：通过使用开发板上的显示屏，实现对DDS系统输出的频率和相位的实时监测和显示。
四、实验结果与分析经过实验，验证了DDS技术的有效性和可靠性。
通过修改频率控制器的输入值，可以轻松地调整DDS系统的输出频率。
通过改变相位累加器的初始相位值，可以控制DDS系统输出信号的初始相位。
通过正弦波表的查表功能，可以准确地生成对应相位值下的正弦波信号。
五、实验总结DDS技术是一种非常重要的信号产生技术，在很多领域都有广泛应用。
本实验通过对DDS技术的研究和实践，进一步加深了对DDS技术的理解和掌握。
DDS实验报告
设计要求说明一.设计内容本实验的内容是使用DDS的方法设计一个任意频率的正弦信号发生器，利用Quartus II编辑、编译、综合、适配、仿真测试等工作，并绑定管脚进行硬件测试，最后通过嵌入式逻辑分析仪观察输出信号波形，并验证波形正确以后，再接入DA进行最终模拟输出。
二.设计目的1、进一步熟悉QuartusⅡ的软件使用方法；2、熟悉利用VHDL设计数字系统并学习LPM ROM的使用方法；3、学习FPGA硬件资源的使用和控制方法；4、掌握DDS基本原理，学习利用此原理进行信号发生器的设计。
三.设计要求基本要求：1、完成8位输出数据宽度的频率可调的移相正弦信号发生器。
提高部分：2、完成8位输出数据宽度的移相三角波、方波信号发生器。
3、波形发生器实现幅度可调。
基本原理直接数字频率合成器（DDS）是通信系统中常用到的部件，利用DDS可以制成很有用的信号源。
与模拟式的频率锁相环PLL相比，它有许多优点，突出为（1）频率的切换迅速；（2）频率稳定度高。
一个直接数字频率合成器由相位累加器、波形ROM、D/A转换器和低通滤波器构成。
DDS的原理框图如下所示：图1 直接数字频率合成器原理图其中K为频率控制字，f c为时钟频率，N为相位累加器的字长，D为ROM 数据位及D/A转换器的字长。
相位累加器在时钟f c的控制下以步长K作为累加，输出N位二进制码作为波形ROM的地址，对波形ROM进行寻址，波形ROM 输出的幅码S（n）经D/A转换器变成梯形波S（t）,再经低通滤波器平滑后就可以得到合成的信号波形了。
合成的信号波形形状取决于波形ROM中存放的幅码，因此用DDS可以产生任意波形。
本设计中直接利用D/A转换器得到输出波形，省略了低通滤波器这一环节。
1、频率预置与调节电路不变量K被称为相位增量，也叫频率控制字。
DDS方程为：f0= f c K/2n,f0为输出频率，f c为时钟频率。
当K=1时，DDS输出最低频率（也既频率分辩率）为f c /2nDDS的最大输出频率由Nyguist 采样定理决定，即f c /2,也就是说K的最大值为2n-1.因此，只要N足够大，DDS可以得到很细的频率间隔。
基于FPGA的DDS实验报告
基于FPGA的DDS实现实验报告1.1. 实验目的1．课程目标通过以多种方法设计并制作一个直接数字合成器，借以增强骨干班同志科研工作能力，学会具体制作实现DDS的实践技能，达到锻炼并提高学员解决实际问题能力的目的。
2．具体目的（1）信息技术资料和科技文档的搜集、编写、翻译、处理能力，采用办公应用软件如OCR、CAT、FDF-WORD、PPT等。
（2）DDS芯片硬件与软件的设计、制作及编程能力，包括信号放大、衰减、匹配和变换能力，EDA软件仿真设计能力，FPGA编程应用能力。
（3）微机应用能力，仪器仪表知识和测量方法、技术。
1.2. 实验原理直接数字频率合成器（Direct Digital Synthesizer）是从相位概念出发直接合成所需波形的一种频率合成技术。
DDS以较高的频率通过相位累加来产生给定频率的数字化波形。
根据抽样理论，产生的最高频率不能超过1/2时钟频率(Nyquist速率)。
图1、正弦波形的采样及系统时钟频率形成图１所示的是产生频率为1/8时钟频率的正弦波形的相位累加过程。
圆周表示每个时钟周期 /4相位累加过程，圆周上的各点表示给定时刻的相位值，正弦波表示相应的幅度，相位到幅度的转化是通过查表来实现的。
具体地说就是，在每个时钟周期内，存储在输入频率寄存器中的相位值和相位累加器中的值相加，利用得到的结果相位值查表，得到相应的正弦幅度值，最后输出该值。
DDS系统的基本原理图2：图2 DDS系统的原理图由图2可知，我们用FPGA实现N位相位累加器和波形存储器，DAC芯片实现数模转换，模拟电路实现滤波器。
相位累加器可对频率控制字的２进制码进行累加运算，产生的累加结果作为ＲＯＭ查找表的取样地址值，而此查找表中储存了一个周期的正弦波幅度值。
存储器ＲＯＭ在参考时钟驱动下输出正弦波幅度值，直到相位累加器加满产生溢出，从而完成一个周期，用ＲＯＭ的输出值来驱动ＤＡＣ，然后经滤波即可转换成所需要的模拟正弦波形，也就是ＤＤＳ信号的频率周期。
测试频率合成实验报告
一、实验目的1. 了解频率合成的基本原理和结构。
2. 掌握频率合成器的使用方法和调试技巧。
3. 通过实验验证频率合成器的性能指标。
二、实验原理频率合成器是一种能够产生多个稳定频率信号的设备，广泛应用于通信、雷达、无线电等领域。
频率合成的基本原理是利用直接数字频率合成（DDS）技术，通过数字信号处理方法实现频率的生成和转换。
三、实验仪器1. 频率合成器2. 数字多用表（DMM）3. 示波器4. 信号发生器5. 连接线四、实验内容1. 频率合成器基本功能测试（1）观察频率合成器的面板，了解各个功能键和旋钮的作用。
（2）将频率合成器的输出端连接到数字多用表，测量输出频率。
（3）调整频率合成器的频率值，观察数字多用表的读数，验证频率合成器的输出频率。
2. 频率转换功能测试（1）将频率合成器的输出端连接到示波器，观察输出波形。
（2）调整频率合成器的频率值，观察示波器上的波形变化，验证频率转换功能。
3. 调制功能测试（1）将频率合成器的输出端连接到信号发生器，观察信号发生器的输出波形。
（2）调整频率合成器的频率值，观察信号发生器的输出波形变化，验证调制功能。
4. 调制解调功能测试（1）将频率合成器的输出端连接到信号发生器，观察信号发生器的输出波形。
（2）调整频率合成器的频率值，观察信号发生器的输出波形变化，验证调制解调功能。
五、实验结果与分析1. 频率合成器基本功能测试实验结果表明，频率合成器能够产生稳定的频率信号，输出频率与设置值一致。
2. 频率转换功能测试实验结果表明，频率合成器能够实现频率的转换，输出波形与输入波形一致。
3. 调制功能测试实验结果表明，频率合成器能够实现信号的调制，输出波形符合调制要求。
4. 调制解调功能测试实验结果表明，频率合成器能够实现信号的调制解调，输出波形符合调制解调要求。
六、实验结论通过本次实验，我们掌握了频率合成器的基本原理和使用方法，验证了频率合成器的性能指标。
频率合成器在实际应用中具有广泛的前景，为通信、雷达、无线电等领域提供了重要的技术支持。
实验1 DDS信号源实验报告
实验1 DDS信号源实验报告学号：222012315220065 姓名：唐小彬一、实验目的1．了解DDS信号源的组成及工作原理；2．掌握DDS信号源使用方法；3．掌握DDS信号源各种输出信号的测试；4．配合示波器完成系统测试。
二、实验仪器1．DDS信号源2. 100M双踪示波器1台三、实验原理1.DDS信号产生原理直接数字频率合成(DDS—Digital Direct Frequency Synthesis)，是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。
时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM 的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。
图2-1 DDS信号产生原理DDS信号源模块硬件上由cortex-m3内核的ARM芯片(STM32)和外围电路构成。
在该模块中，我们用到STM32芯片的一路AD采集（对应插孔调制输入）和两路DAC输出（分别对应插孔P03.P04）。
抽样脉冲形成电路（P09）信号由STM32时钟配置PWM模式输出，调幅、调频信号通过向STM32写入相应的采样点数组，由时钟触发两路DAC同步循环分别输出其已调信号与载波信号。
对于外加信号的AM调制，由STM32的AD对外加音频信号进行采样，在时钟触发下当前采样值与载波信号数组的相应值进行相应算法处理，并将该值保存输出到DAC，然后循环进行这个过程，就实现了对外部音频信号的AM调制。
实验箱的DDS信号源能够输出抽样脉冲（PWM）、正弦波、三角波、方波、扫频信号、调幅波（AM）、双边带（DSB）、调频波（FM）及对外部输入信号进行AM调制输出。
2.DDS信号源使用及信号生成表DDS信号源主要包含以下几个部分：LCD：显示输出信号的频率。
调制输入：外部调制信号输入铆孔（注意铆孔下面标注的箭头方向。
若箭头背离铆孔，说明此铆孔点为信号输出孔；若箭头指向铆孔，说明此铆孔点为信号输入孔）。
DDS报告
目录1 DDS算法原理 (1)1.1 DDS的工作原理 (1)1.2 DDS模块的输出频率 (3)1.3 存储器中读数据 (4)2 基于DDS技术的任意波形发生器 (5)3 Verilog语言实现基于DDS技术的余弦信号发生器，输出位宽16Bit (7)3.1 verilog代码 (7)3.2 ROM中加正余弦波形数值 (10)4实验中遇到的问题及解决办法 (11)基于FPGA的DDS的余弦信号设计伴随着超高速数字电路的发展以及对DDS的深入研究, DDS的高工作频率以及它的抗噪声性能已接近并达到锁相频率合成器相当的水平。
随着这种技术的发展,其将被广泛应用于电子通讯、电子雷达、卫星导航、电子对抗以及现代化的仪器仪表工业等领域。
传统直接数字频率合成器(DDS)技术,一般采用像单片机等类似的 MCU,其产生正弦信号的输出频率比较小,很难符合现代的通讯等各方面的要求。
基于FPGA的直接数字频率合成器, 相比于其它频率合成方法,具有其特定的优越性能和特点,目前它已经成为现代频率合成技术中的领先者。
其主要体现在相对带宽较宽,频率转换时间短,输出频率是数字可调的,频率分辨率高。
输出相位连续,可产生宽带正交信号及其他多种调制信号,可编程和全数字化,控制灵活方便等方面,并具有极高的性价比。
而且频率和相位可调,适用不同通讯信号占据不同的频率范围,符合现代化通讯的要求。
1 DDS算法原理1.1 DDS的工作原理DDS的工作原理为：在参考时钟的驱动下，相位累加器对频率控制字进行线性累加，得到的相位码对波形存储器寻址，使之输出相应的幅度码，经过模数转换器得到相应的阶梯波，最后在使用低通滤波对其进行平滑，得到所需频率的平滑连续的波形，其结构框图如图1.1所示。
图1.1 DDS的结构框图DDS技术是建立在采样定理的基础上的，它首先对需要产生的波形进行采样将采样值数字化后存入存储器作为查找表，然后再通过查表将数据读出，经过D ／A转换器转换成模拟量，把存入的波形重新合成出来。
实验一DDS系统实验报告
DDS 系统一、实验仪器：PC 机一台，JQ-NIOS-2C35实验箱一台及辅助软件（DSP Builder 、Matlab/Simulink 、Quartus II 、Modelsim ）二、实验目的： 1. 初步了解JQ-NIOS-2C35实验箱的基本结构。
2、学习和熟悉基于DSP Builder 开发数字信号处理实验的流程。
3、理解DDS 设计的原理和方法。
三、实验原理：对于正弦信号发生器，它的输出可以用下式来描述：)t 2(Asin t Asin S out out pf ==ω （1-1）其中out S 是指该信号发生器的输出波形，out f 指输出信号对应的频率。
上式的表述对于t 是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理。
用基准时钟clk 进行抽样，令正弦信号的相位：t pf out 2=θ （1-2）在一个clk 周期内，相位θ的变化量为：clkfout f p clkT out fp ⋅=⋅⋅=∆22θ （1-3）其中clk f 指clk 的频率，对于p 2，可以理解成“满”相位。
为了对θ∆进行数字量化，把p 2切割成N 2份，由此，每个clk 周期的相位增量θ∆可用量化值θ∆B 来表示为:N2p2B ⋅∆≈∆θθ （1-4）且θ∆B 为整数。
与（1-3）式联立，可得：，clk out f f =∆N2B θclk out f f ⋅=∆N2B θ（1-5）显然，信号发生器的输出可描述为：()()⎥⎦⎤⎢⎣⎡+⋅=∆+=∆-θθθθB B p K N 122sin A Asin S 1-k out(1-6)其中，指前一个周期的相位值clk ，同样可以得出：N 1-K 2p2B 1-K ⋅≈θθ(1-7)由上面的推导可以看出，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前相位值，而用于累加的相位增量量化值θ∆B 决定了信号的输出频率out f ，并呈现简单的线性关系。
数字频率合成实验报告(3篇)
第1篇一、实验目的1. 了解数字频率合成（DDS）的基本原理和实现方法；2. 掌握基于FPGA的DDS信号发生器的搭建与调试方法；3. 通过实验验证DDS信号发生器的性能，包括频率、相位、幅度等。
二、实验原理数字频率合成（Direct Digital Synthesis，简称DDS）是一种利用数字技术实现频率合成的技术。
它将数字信号处理与模拟信号合成相结合，具有频率转换速度快、频率分辨率高、输出信号质量好等优点。
本实验采用FPGA实现DDS信号发生器，主要原理如下：1. 波形存储器：存储预先计算好的正弦波、方波、三角波等波形数据；2. 频率控制字：通过调整频率控制字，改变输出信号的频率；3. 相位累加器：根据频率控制字，累加相位值，生成波形数据的地址；4. 波形选择器：根据用户选择，从波形存储器中读取相应的波形数据；5. DAC（数模转换器）：将数字波形数据转换为模拟信号。
三、实验设备1. FPGA开发板（如Xilinx、Altera等）；2. 数字信号发生器；3. 信号分析仪；4. 电源；5. 连接线。
四、实验步骤1. 波形存储器设计：根据所需的波形类型（正弦波、方波、三角波等），计算并存储相应波形的采样点数据；2. 频率控制字设计：根据所需的频率范围和步进值，设计频率控制字生成算法；3. 相位累加器设计：根据频率控制字，设计相位累加器，实现相位累加功能；4. 波形选择器设计：根据用户输入，选择相应的波形数据；5. DAC设计：将数字波形数据转换为模拟信号；6. 硬件搭建：将上述设计模块在FPGA开发板上进行搭建；7. 软件编程：编写控制程序，实现对DDS信号发生器的频率、相位、幅度等参数的调节；8. 测试与调试：使用数字信号发生器和信号分析仪，对DDS信号发生器的性能进行测试和调试。
五、实验结果与分析1. 频率测试：调整频率控制字，观察输出信号的频率是否满足要求；2. 相位测试：调整相位累加器，观察输出信号的相位是否满足要求；3. 幅度测试：调整DAC的输出幅度，观察输出信号的幅度是否满足要求；4. 波形测试：使用信号分析仪观察输出信号的波形，验证波形是否正确。
DDS_直接数字频率合成器
南京理工大学直接数字频率合成器实验报告作者: 学号：学院(系):专业:指导老师：实验日期：2013年11月直接数字频率合成器（DDS）摘要本次课程设计的主要目的是学习使用FPGA设计直接数字频率合成器(DDS)。
实验的主要容是使用DDS的方法设计一个具有清零、使能频率相位控制、输出多种波形等功能任意频率的信号发生器，在设计之余，还完成了ROM空间的节省、提高等设计，并设计了一个基于DDS的AM调制电路。
利用Quartus II完成设计、仿真等工作，并下载至smart SOPC实验平台进行硬件测试，通过示波器观察输出信号波形。
实验结果与理论值相符，证明了DDS技术是一项非常实用的技术,它可以广泛应用于数字通信系统。
关键词：DDS ROM 正弦波AM调制AbstractThe main purpose of this curriculum design is encouraging us to learn to design a direct digital frequency synthesizer by using FPGA. The report mainly talks about how to design a direct digital frequency synthesizer with the function of resetting, frequency and phase controlling , multiple waves output . In addition, I also complete the design of ROM space saving ，and I design an AM modeling circuit based on DDS . The design and simulation work is completed with the help of QuartusII. The final system circuit is downloaded to the smart SOPC platform to undergo hardware test. And the output wave can be seen through oscilloscope. The experiment result is close to the theoretical result. DDS is proved to be a quite useful technology which can be widely applied in digital communication system.Keywords:Direct digital synthesizer ROM Sine wave AM module目录一、实验目的 (1)二、实验容和设计要求 (1)2.1实验容 (1)2.2设计要求 (1)三、直接频率合成器（DDS） (2)3.1实验原理 (2)3.2脉冲发生电路 (3)3.3消颤电路 (4)3.4频率和相位调节电路 (5)3.5累加器 (6)3.6波形存储器（ROM表）设计 (8)3.7测频电路 (11)3.8显示电路 (13)3.9总电路图（1） (14)四、节省ROM空间 (17)4.1设计思路 (17)4.2正弦波的计算 (18)4.3三角波计算 (20)4.4锯齿波计算 (20)4.5方波计算 (22)4.6四种计算波形合并 (22)4.7总电路图（2） (23)五、基于DDS的AM调制器的设计 (24)5.1AM调制原理 (24)5.2调制信号与载波信号的产生 (25)5.3波形存储器（ROM表）设计 (29)5.4调制度的确立 (30)5.5加法器与乘法器 (30)5.6显示电路 (30)5.7AM调制电路总图 (31)六、节省电路的改进 (32)七、实验中遇到的问题及解决办法 (33)八、实验收获和感受 (33)九、致 (34)十、参考文献 (34)十一、附录 (35)一、实验目的1.学习使用QuartusII软件做复杂逻辑电路的设计。
DDS实验报告
DDS实验报告基于MATLAB的数字频率合成DDS设计一、实验目的：1：理解数字频率合成DDS的原理。
2：掌握DDS的设计方法与理念。
3：学会用MALTLAB对DDS进行程序实现。
二、实验背景：随着技术和器件水平的提高，称之为直接数字式频率合成器（DDS）新的频率合成技术得到飞速的发展。
DDS 在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等一系列指标方面，已远远超过了传统频率合成器所能达到的水平，完成了频率合成技术的又一次飞跃。
DDS 与传统的 DS 和 IS 一起构成了现代频率合成技术体系，将频率合成技术推向了一个新阶段。
三、实验原理：数字频率合成是从相位概念出发直接合成所需波形的一种新技术，它采用一个恒定的输入参考时钟，通过数据处理的方式产生频率、相位可调的输出信号。
DDS系统由相位累加器、波形ROM、D/A转换器和低通滤波器构成。
它具有频率分辨率高、频率切换速度快、频率切换时相位连续等优点。
DDS是继直接频率合成技术和锁相环式频率合成技术之后的第三代频率合成技术。
它的工作原理是基于相位与幅度的对应关系，通过改变频率控制字(K)来改变相位累加器(位数为N)的相位累加速度，然后在固定时钟的控制下取样，取样得到的相位值(去取相位累加器的高M位)通过相位幅度转换得到与相位值对应的幅度序列，幅度序列通过数模转换及低通滤波得到正弦波输出。
下图为DDS的原理图。
图（1）原理框图其中，K为频率控制字，c f为基准时钟频率，N为相位累加器的字长，D为ROM数据位及D/A转换器的字长。
相位累加器在基准时钟fc的控制下以步长K做累加，把相加后的结果送至相位累加器的输入断，相位累加器一方面将在上一时钟周期作用后产生的新的相位数据反馈到自身的输入端，在下一个时钟的作用下继续与频率控制数据K 相加，另一方面将这个值作为取样地址输出，送人正弦查找表ROM，作为波形ROM的地址，对波形ROM进行寻址。
DDS直接数字频率合成器
西安邮电学院验证方案一、总体验证方案1.系统功能描述：8×256的单口RAM完成256个8位计数器，计数器的初值分别为0－255，时钟频率为10MHz，计数器计数频率为5/256MHz。
具体功能：RAM的每一个存储器都可以实现0-255的计数功能，并且数码管显示当前工作的寄存器中的数据。
当一个计数周期后，寄存器中的数据跳回初始状态，并且自动开始工作。
二、具体模块的验证方案1.时钟分频模块1)功能描述：该模块把系统外部输入的信号clk(10MHZ)进行二分频，输出系统时钟clk_2(5MHZ)。
代码：module div_2 (clk_2,clk,div_set);output clk_2;input div_set;input clk;reg clk_2;always @ (posedge clk or posedge div_set)beginif (div_set)clk_2<=1'b0;elseclk_2=~clk_2;endendmodule2)具体验证：i.分频控制信号（div_set=0）时输出频率（clk_2）的始终为0。
ii.分频控制信号（div_set=1）时输出信号（clk_2）与系统外部输入信号（clk）的频率满足二分频关系。
2.计数器模块1)功能描述：计数器可以实现0-255的自加功能，当一个计数周期完后，自动开始下一个计数周期。
代码：module count(in,en,clk_2,out,set);input [7:0] in;input en,clk_2,set;output out;reg [7:0] out;always @ (set)out<= in;always@(posedge clk_2)if(set)out<=8'b00000000;elseif(en)out<=out+1;elseout<=out;endmodule3.单口RAM模块1)功能描述：该RAM有256个存储器，当复位信号ram_set的电平为底时，存储器地址归零。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
DDS数字频率合成器实验报告摘要直接数字频率合成器是一种基于全数字技术，从相位出发直接合成所需波形的一种频率合成技术，具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，本次实验中，利用QuartusII软件设计一个可控制频率，相位的可输出正弦和余弦的直接数字频率合成器，要求分析整个电路的工作原理，并分别说明各子模块的设计原理，整合各电路，形成总体电路。
完成调试、仿真、编程下载后，分析最终结果，总结问题并寻求解决方法关键词：直接数字频率合成器累加控制频率相位波形AbstractDirect digital frequency synthesizer is a full digital technology based on afrequency synthesis technology, the required waveform from the phase of thedirectsynthesis, has the advantages of low cost, low power consumption, high resolution and fast switching time and other advantages, is widely used in thefieldof electrical and electronic equipment,In this experiment, a design can control the frequency by using QuartusIIsoftware, the direct digital frequency synthesizer phase can output sine andcosine, the working principle of the whole circuit requirements analysis, andexplains the design principle of each module, integration of the circuit, the formationof the overall circuit. Finisheddebugging, simulation, programming,analysis result, summarizes the problems and seek solutionsKey word: Direct Digital Frequency Synthesizer accumulation control frequent phase position waveform一、实验目的：设计一个频率及相位均可控制的可输出正弦及余弦波形直接数字频率合成器二、实验原理与过程：直接数字频率合成器是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
具有相对带宽大、频率转换时间短、分辨力高、相位连续性好等优点，很容易实现频率、相位和幅度的数控调制，广泛应用于通讯领域。
DDS的主要由频率预置与调节电路、累加器、波形存储器、D/A 转换器及低通滤波器这几部分组成。
其主要工作就是相位累加，其输入是控制字，输出送相位调制器，相位调制器除对累加器的结果加上一个偏移量外，还通过相位同步器与时钟同步。
正弦.ROM查找表完成相位到幅度的转换，它接受相位调制器的输出实际上就是ROM的地址值，其输出送入D/A，就得到最终的正弦波。
典型的DDS模型由相位累加器、移相加法器、波形存储器ROM 查找表（LUT）、D/A 转换器（DAC）以及低通滤波器（LPF）构成，其原理框图如上图所示。
上图中，FCW 表示频率控制字（位宽为M 位）、PCW 表示相位控制字（位宽为K 位）、相位累加器的字长为N 位、ROM 查找表地址线位宽为L 位、ROM LUT 数据位宽和DAC 的字长为D 位。
其基本工作原理是: 相位累加器在参考时钟fosc 的控制下以步长2M 做累加，输出的N 位二进制码中的高L 位与K 位相位控制字相加后，取其高L位作为波形存储器ROM LUT的地址，ROM LUT 寻址输出的D 位幅度码S(n)经D/A 转换器变成阶梯状波形S(t)，再经过低通滤波器平滑后就可得到合成的信号波形输出。
其中的频率控制字位宽M 和相位控制字位宽K，可以根据需要而选择对应相位累加器和移相加法器输入的中间某几位。
输出的合成信号波形的形状取决于ROMLUT 中存储的波形幅度码，因此采用DDS 技术可以产生任意信号波形。
由于相位累加器为N位,相当于把正弦信号在相位上的精度定为N 位,所以分辨率为1/2N.若系统时钟频率为fc,频率控制字f word为1,则输出频率为f OUT=fC/2N,这个频率相当于"基频".若f word为K,则输出频率为:f out=K* fC/2N当系统输入时钟频率fC不变时,输出信号的频率由频率控制字K 所决定.由上式可得:K=2N*f out/fC其中,K为频率字,注意K要取整,有时会有误差.选取ROM的地址时,可以间隔选项,相位寄存器输出的位数D 一般取10-16位,这种截取方法称为截断式用法,以减少ROM的容量.D 太大会导致ROM容量的成倍上升,而输出精度受D/A位数的限制未有很大改善.频率预置与调节电路K为相位增量,也叫频率控制字.DDS的输出频率表达式为fout=K* fC/2N,当K=1时,DDS输出最低频率(也即频率分辨率)为fc/2N,而DDS的最高输出频率由Nyquist采样定理决定,即fc/2,也就是说K的最大值为2N-1.因此,只要N足够大,DDS可以得到很细的频率间隔.要改变DDS的输出频率,只要改变频率控制字K即可.累加器相位累加器由12位加法器与12位寄存器级联构成.每来一个时钟脉冲,加法器将频率控制字K与寄存器输出的累加相位数据相加,再把相加后的结果送至寄存器的数据输入端.寄存器将加法器的上一个时钟作用后所产生的相位数据反馈至加法器的输入端,以使加法器在下一个时钟作用下继续与频率控制字进行相加.这样,相位累加器在时钟作用下,进行相位累加.当相位累加器累加满量时就会产生一次溢出,完成一个周期性的动作.累加器原理如下图:波形存储器用相位控制模块输出的数据作为波形存储器的取样地址,进行波形的相位-幅值转换,即可在给定的时间上确定输出的波形的抽样幅值.N位的寻址ROM相当于把错误！未找到引用源。
的正弦信号离散成具有2N个样值的序列,若波形ROM有D位数据位,则2N个样值的幅值以D 位二进制数值固化在ROM中,按照地址的不同可以输出相应相位的正弦信号的幅值. D/A转换器D/A转换器的作用是把合成的正弦波数字量转换成模拟量.正弦幅度量化序列S(n)经D/A转换后变成了包络为正弦波的阶梯波S(t).需要注意的是,频率合成器对D/A转换器的分辨率有一定的要求,D/A 转换器的分辨率越高,合成的正弦波S(t)台阶数就越多,输出的波形的精度也就越高.低通滤波器低通滤波器对D/A输出的阶梯波S(t)进行频谱分析,可知S(t)中除主频f0外,还存在分布在fc,2fc……两边±f0处的非谐波分量,幅值包络为辛格函数.因此,为了取得主频f0,必须在D/A转换器的输出端接入截止频率为fc/2的低通滤波器.测频电路测频就是计算1秒钟内脉冲的个数.我们利用计数器和锁存器实现这一功能.由于累加器以频率控制字K为间隔,当累加器满量时就会产生一次溢出,完成一次周期性的动作,这个周期也就是DDS信号的一个频率周期,所以将累加器的最高位作为测频电路技术器的脉冲.将1HZ的时钟信号二分频,得到0.5Hz.将0.5Hz脉冲送入锁存器的时钟端,0.5Hz反相延时后的脉冲送入计数器的清零端.这样就使计数器在2s的脉冲周期内,1s内清零,1s内计数.由于锁存器的脉冲和计数器的脉冲是反相的,且有一定的延时,所以当锁存器有效脉冲来到时,计数器是清零状态,锁存器就锁存前1s内计数器的计数信号.这样就完成了1s内的脉冲计数,再将锁存器的输出送入译码显示电路,就可以在数码管上显示波形频率了.三、实验步骤试验箱频率为48Mhz，进行分频是首要工作，也是其他模电路顺利运行的关键。
1.二分频电路波形图如下2. 三分频电路实验电路如下3．十六分频电路4.十分频电路5.一千分频电路总脉冲电路图如下频率预置与调节电路为进行频率控制量的输入，频率预置与调节电路必不可少。
K 被称为相位增量。
DDS 的输出频率为/2N out c f K f =⨯。
当1K =时，输出最低频率为/2N c f ；而DDS 的最高输出频率，12N K -=，为最大值。
K 是从0000到1111的四位二进制数，为了与相位累加器相匹配，需要定义成12位。
K 的范围是从000000000000到000000001111。
利用一个模16计数器来产生频率控制字K 。
计数频率采用1Hz ，通过开关来控制使K 达到需要频率控制字。
累加器加法器由3个全加器7483构成，全加器的输入为12位2进制数，低四位对应着K[4]、K[3]、K[2]、K[1]，高八位输入均为0，寄存器由3个74173构成，分别与全加器的输出相连，相位调节用一个12位的加法器将之前累加器的输出结果的高四位与相位控制字相加，构成相位控制模块。
封装图如下Rom波形存储器波形存储器的相位取样地址来自于相位累加器，可存放不同类种波形的地址，例如正弦波、余弦波、方波、矩形波、锯齿波、三角波等，可通过后面的D/A转换器及低通滤波器将数字信号转化为模拟信号。
根据量化公式计算出的存储数值放到存储地址，形成mif文件，生成波形存储器封装图。
通过编写程序，将计算好的存储数据存放在Excel 表格中 mif文件操作过程如下。
最后生成封装图。
如下其他波形步骤相同波形选择器电路图如下作为一个模16的计时器，将频率控制字和相位控制字分别写成高四位、第四位的BCD码形式电路图如下封装图如下测频电路测频电路作用是测量正弦波输出频率，通过将输出数据接到译码显示电路中，使测频的数据在数码管上显示出来。
其出一秒中其变化的次数即为输出正弦波频率。
利用一个计数器记录下这期间的脉冲个数，就可以实现测频。
正弦波的频率范围为0—3662Hz。
显示电路此模块是用于数码管的动态显示，在本实验中一共需要6个数码管参与显示（秒2位，分2位，时2位），所以计数器74161设计为模6的循环，其输出既作为4片74151的控制端，又作为3－8译码器74138的控制端。
因为只有一片BCD译码器7447，所以当计数器到某一个数值时，四片74151同时选取对应位的一个输入组成计时器某一位的BCD编码接入显示译码器7447，与此同时根据计数器的数值，74138译码器也从六个显示管的使能端选择对应位有效，从而在实验箱上显现一个有效数据。