《EDA技术基础》复习资料
EDA技术复习资料1
1. 一个项目的输入输出端口是定义在 A 。
A. 实体中B. 结构体中C. 任何位置D. 进程体2. 描述项目具有逻辑功能的是 B 。
A. 实体B. 结构体C. 配置D. 进程3. 关键字ARCHITECTURE定义的是 A 。
A. 结构体B. 进程C. 实体D.配置4. MAXPLUSII中编译VHDL源程序时要求 C 。
A.文件名和实体可不同名B.文件名和实体名无关C. 文件名和实体名要相同D. 不确定5. 1987标准的VHDL语言对大小写是 D 。
A. 敏感的B. 只能用小写C. 只能用大写D. 不敏感6. 关于1987标准的VHDL语言中，标识符描述正确的是 A 。
A. 必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头 D.任何字符都可以7. 关于1987标准的VHDL语言中，标识符描述正确的是 B 。
A. 下划线可以连用B. 下划线不能连用C. 不能使用下划线 D. 可以使用任何字符8. 符合1987VHDL标准的标识符是 A 。
A. A_2B. A+2C. 2AD. 229. 符合1987VHDL标准的标识符是 A 。
A. a_2_3B. a_____2C. 2_2_aD. 2a10. 不符合1987VHDL标准的标识符是 C 。
A. a_1_inB. a_in_2C. 2_aD. asd_111. 不符合1987VHDL标准的标识符是 D 。
A. a2b2B. a1b1C. ad12D. %5012. VHDL语言中变量定义的位置是 D 。
A. 实体中中任何位置B. 实体中特定位置C.结构体中任何位置 D. 结构体中特定位置13. VHDL语言中信号定义的位置是 D 。
A. 实体中任何位置B. 实体中特定位置C.结构体中任何位置D. 结构体中特定位置14. 变量是局部量可以写在 B 。
A. 实体中B. 进程中C. 线粒体D. 种子体中15. 变量和信号的描述正确的是 A 。
《EDA技术基础》复习资料学习资料
EDA 技术基础》复习资料EDA复习资料《EDA技术基础》题库及参考答案（试用版）目录EDA复习资料 (I)一、填空题 (1)二、单选题 (4)三、简答题 (13)四、应用题 (14)五、V HDL程序填空： (16)一、填空题1. 现代电子技术经历了CAD 、CAE 和EDA三个主要的发展阶段。
2. EDA技术包括大规模可编程器件、硬件描述语言HDL 、EDA工具软件和实验开发系统四大要素。
3. EDA的设计输入主要包括文本输入方式、图形输入方式和波形输入方式三种形式。
4. 目前已经成为IEEE标准、应用最为广泛的硬件描述语言有VHDL 和Verilog HDL 。
仿真是一种对所设计电路进行间接检测的方法，包括_功能仿真和_时序仿真。
5. 层次化设计是将一个大的设计项目分解为若干个子项目或若干个层次来完成的。
先从底层的电路设计开始，然后在高层次的设计中逐级调用低层次的设计结果，直至实现系统电路的设计。
6. 用HDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能块独立存在和独立运行。
7. 可编程逻辑器件从结构上可分为乘积项结构器件和查找表结构器件。
8. ___________________________________________________________________________________ PLD (FPGA、CLPD )种类繁多，特点各异。
共同之处包括的三大部分是逻辑块阵列、输入___________________ / 输出块和互连资源。
9. FPGA两类配置下载方式是主动配置方式和被动配置方式。
10. Quartus II是EDA器件制造商A ltera公司自己开发的EDA工具软件。
11. Quartus II工具软件安装成功后、第一次运行前，还必授权。
12. Quartus II支持原理图、文本和波形等不同的编辑方式。
13. 在Quartus II集成环境下，设计文件不能直接保存在计算机磁盘根目录中，因此设计者在进入设计之前，应当在磁盘根目录中建立保存设计文件的工程目录(文件夹) 。
《EDA技术基础》复习资料.pdf
Diagram/Schematic File ).__方法，设计文件的扩展名是__ .bdf_______。
15．无论何种设计环境，VHDL 设计文件都__ .vhd_______的扩展名保存，而 Verilog HDL 设计文
件应以__ .v_______的扩展名保存。
16． 设计文件输入结束后一定要通过 编译（Compiler） ，检查设计文件是否正确。
1
学海无涯
____逻辑功能 ，它由 VHDL 语句构成，是外界看不到的部分。 27．VHDL 的普通标识符（或称“短标识符”）必须以 字母开头 ，后跟若干字母、数字或单
个下划线构成，且不能以 下划线 结束。 28．在 VHDL 中最常用的库是 IEEE 标准库，最常用的程序包是_ （STD_LOGIC_1164）___。 29．在 VHDL 的端口声明语句中，端口方向关键字包括_ IN _、_OUT _、__INOUT __和
I
学海无涯
一、填空题
1． 现代电子技术经历了 CAD 、 CAE 和 EDA 三个主要的发展阶段。
2． EDA 技术包括 大规模可编程器件 、 硬件描述语言 HDL 、 EDA 工具软件
和 实验开发系统 四大要素。
3． EDA 的设计输入主要包括
文本输入方式 、 图形输入方式
和 波形输入方式
三种形式。
出块和互连资源。
9． FPGA 两类配置下载方式是主动配置方式 和被动配置方式 。
10． Quartus II 是 EDA 器件制造商Ａltera 公司自己开发的___EDA 工具___软件。
11． Quartus II 工具软件安装成功后、第一次运行前，还必 授权 。
12．Quartus II 支持 原理图 、__文本 和 波形 等不同的编辑方式。
EDA技术重要基础知识点
EDA技术重要基础知识点1. EDA技术概述- EDA(Exploratory Data Analysis)技术是指通过可视化和统计方法来理解和分析数据的过程。
它通常是数据科学和数据分析中的第一步，用于发现数据的模式、异常和趋势。
2. 数据收集与清洗- 在进行EDA之前，正确而全面地收集数据是十分重要的。
这包括确定需要收集的数据类型、数据源以及收集方式等。
同时，数据清洗是为了过滤掉噪声数据、处理缺失值等，以确保数据的准确性和完整性。
3. 描述性统计分析- 描述性统计分析是EDA过程中常用的方法之一。
它通过计算数据的中心位置、离散程度和分布等统计量，来描述数据的基本特征。
常见的描述性统计分析方法包括平均数、中位数、标准差和频率分布等。
4. 数据可视化- 数据可视化是以图形化的方式展示数据的过程，它能够更直观地呈现数据的分布和趋势。
常用的数据可视化方法包括直方图、散点图、折线图和箱线图等。
5. 缺失值处理- 在数据分析中，经常会遇到一些数据缺失的情况。
处理缺失值是EDA 中必不可少的一部分。
常见的方法包括删除缺失值、用均值或中位数填充缺失值、使用插值等。
6. 异常值检测- 异常值是指与大部分样本不符的数值，它们可能是由于记录错误、测量误差或稀有事件等原因引起。
在EDA中，需要通过异常值检测来排除异常值的影响。
常用的方法包括箱线图、Z分数和3σ原则等。
7. 相关性分析- 相关性分析用于衡量两个或多个变量之间的关系强度。
在EDA过程中，通过计算变量之间的相关系数，可以了解变量之间的相关性程度。
常用的相关性分析方法包括Pearson相关系数、Spearman相关系数和点二列相关等。
8. 探索性数据分析报告- 在完成EDA后，通常会生成一份探索性数据分析报告。
这份报告将展示你对数据的理解和分析结果，包括数据的描述统计、可视化图表和相关性分析等。
它可以为进一步的数据分析和建模提供基础。
以上是EDA技术中的重要基础知识点。
EDA技术期末考试复习资料
EDA技术期末考试复习资料EDA技术期末考试复习资料什么是EDA？本意：Electronic Design Automation在教材中“EDA”是指依赖于功能强⼤的计算机，在EDA⼯具软件平台上，对以硬件描叙语⾔HDL为系统逻辑描述⼿段完成的设计⽂件，⾃动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合（布局布线），以及逻辑优化和仿真测试，直⾄实现既定的电⼦线路系统功能。
EDA技术的实现⽬标：完成专⽤集成电路ASIC的设计和实现（这种说法太⽚⾯）实现ASIC的三种途径：可编程逻辑器件CPLD、FPGA 半定制或全定制ASIC、混合ASIC 常⽤硬件描述语⾔(HDL)：VHDL Verilog HDL System Verilog System CVerilogHDL与VHDL的⽐较：VHDL来源于古⽼的Ada语⾔，VerilogHDL来源于C语⾔，VerilogHDL受到⼀线⼯作的⼯程师的青睐。
90%以上的公司采⽤verilogHDL进⾏IC设计，ASIC设计必须学习VerilogHDL,VerilogHDL 在⼯业界通⽤些，VHDL在⼤学教学中使⽤较多VerilogHDL在系统级抽象⽅⾯⽐VHDL差⼀些，在门级开关电路描叙⽅⾯VerilogHDL⽐VHDL强很多VHDL⽐较严谨，VerilogHDL格式要求宽松些集成电路设计的层次：综合（synthesis)将⽤⾏为和功能层次表达的电⼦系统转换为低层次的便于具体实现的模块组合装配的过程。
（是从外⽂翻过来的别扭的句⼦）从算法表⽰转换到寄存器传输级，即⾏为综合从RTL级表⽰转换到逻辑门的表⽰，即逻辑综合从逻辑门表⽰转换为版图表⽰，即版图综合或结构综合功能仿真和时序仿真：1.功能仿真：是直接对VHDL、原理图描述或其他描述形式的逻辑功能进⾏测试模拟，以了解其实现的功能是否满⾜原设计的要求的过程，仿真过程不涉及任何具体器件的硬件特性。
2.时序仿真：就是接近真实器件运⾏特性的仿真，仿真⽂件中⼰包含了器件硬件特性参数，因⽽，仿真精度⾼。
EDA基础知识复习要点
EDA基础知识复习要点EDA（探索性数据分析）是指对数据集进行初步的探索，以了解数据的特征、相互关系和隐藏的模式。
它是数据分析的重要环节，可以帮助我们发现数据中的特殊特征、异常值和缺失值，为后续的建模和决策提供基础。
下面是EDA基础知识的复习要点。
1.数据集的基本情况-数据集的大小和维度：了解数据集包含的样本数量和特征数量。
-数据类型和缺失值：检查每个特征的数据类型并确定是否存在缺失值。
-数据的摘要统计信息：计算每个特征的基本统计指标，如均值、中位数、标准差等。
-数据可视化：使用直方图、箱线图、散点图等可视化工具来展示数据的分布和异常值。
2.数据的清洗和预处理-处理缺失值：根据缺失值的情况选择适当的方法填充或删除缺失值。
-处理重复值：检查是否存在重复的样本或特征，并根据需要删除或合并重复值。
-异常值处理：通过设定阈值或使用统计方法来检测和处理异常值。
-标准化和归一化：对于数据集中的数值型特征，可以进行标准化或归一化处理，使其具有相同的尺度。
3.特征工程-特征选择：根据特征的重要性和相关性选择最相关的特征，减少特征的维度。
-特征构建：使用原始特征衍生出新的特征，例如添加多项式特征、交互特征等。
4.数据探索-变量间的关系：分析变量之间的相关性和因果关系，帮助了解特征之间的影响。
-群组分析：将数据集中的样本划分为不同的组群，发现数据的内在结构和模式。
-关键性因素：识别影响特定结果的重要因素，找到数据集中的关键趋势和影响因素。
5.可视化分析-直方图：显示定量变量的分布情况，帮助了解数据的偏态和尾部情况。
-箱线图：显示定量变量的中位数、上下四分位数和异常值，有助于观察数据的离散情况。
-散点图：显示两个变量之间的关系，帮助检测变量之间的线性关系或异常值。
-折线图：显示变量随时间变化的趋势，用于分析时间序列数据。
6.结果解释和报告-对EDA结果进行总结和解释，包括数据集的特点、重要特征、异常值等。
-以清晰和可视化的方式呈现结果，如使用图表、表格等形式。
EDA技术复习资料(完全版)
EDA技术复习资料一、填空1、EDA设计流程包括设计准备、设计输入、设计处理、和器件编程序四个步骤。
2、EDA的设计验证包括功能仿真、时序仿真和器件测试三个过程。
3、EDA的设计输入主要包括文本输入方式、图形输入方式、和波形输入方式。
4、文本输入是指采用硬件描述语言进行电路设计的方式。
5、功能仿真实在设计输入完成以后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为前仿真。
6、时序仿真实在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又被称为后仿真或延时仿真。
7、当前最流行的并成为IEEE标准的硬件描述语言包括VHDL、和VERILOG HDL。
8、EDA工具大致分为设计输入编辑器、仿真器、HDL综合器、适配器（或布局布线器）、以及下载器等五个模块。
9、IEEE于1987年将VHDL采纳为IEEE#1076标准。
10、用VHDL语言书写的源文件。
即是程序又是文档，即是工程技术人员之间交换信息的文件，又可作为合同签约者之间的文件。
11、用VHDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能快独立存在和独立运行。
12、VDHL设计实体的基本结构由库、程序包、实体、结构体和配臵等部分构成。
13、实体和结构体是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。
14、根据VHDL语法规则，在程序中使用的文字、数据对象、数据类型都需要预先定义。
15、VHDL的实体由实体声明部分和结构体组成。
16、VHDL的实体声明部分制订了设计单元的输入输出端口或引脚，它是设计实体对外的一个通信界面，是外界可以看到的部分。
17、VDHL的结构体用来描述设计实体的逻辑结构和逻辑功能，它由VHDL语句构成，是外界看不到的部分。
18、在VHDL的端口声明语句中，端口方向包括IN、OUT、INOUT和BUFFER。
19、VHDL的数据型文字包括整数文字、实数文字、以数制基数表示的文字和物理量文字。
EDA复习(电子07)
17. VHDL语句常用顺序语句及并行语句各自的类型及语句格式。(写程序） 语句常用顺序语句及并行语句各自的类型及语句格式。 写程序） 语句常用顺序语句及并行语句各自的类型及语句格式 写程序 如：信号（变量）赋值语句； IF语句；CASE语句；时钟边沿检测语句；元件例 语句； 语句； 信号（变量）赋值语句； 语句 语句 时钟边沿检测语句； 化语句；进程语句等。 化语句；进程语句等。 18. 简单功能电路的设计，如多路选择器；D触发器（分频器）；双向移位寄存 简单功能电路的设计，如多路选择器； 触发器 分频器）； 触发器（ ）；双向移位寄存 器；加法计数器（同步或异步清零及始能）等。 加法计数器（同步或异步清零及始能）
复习 一、EDA技术 技术 1.什么是 什么是EDA技术？（英文全称、载体、表达手段、设计工具、验证工 技术？（英文全称、 什么是 技术？（英文全称 载体、表达手段、设计工具、 具） 2. 简述 简述EDA技术的发展过程。 技术的发展过程。 技术的发展过程 3. 综合器和适配器的功能分别是什么？ 综合器和适配器的功能分别是什么？ 4. SOPC、IP、ASIC等术语的含义。 等术语的含义。 、 、 等术语的含义 二、大规模可编程逻辑器件 1. FPGA、CPLD的英文全称，对应的意义。 的英文全称， 、 的英文全称 对应的意义。 2. PLD的基本结构包括哪几部分？ 的基本结构包括哪几部分？ 的基本结构包括哪几部分 3. 简述可编程逻辑器件（PLD）的分类 简述可编程逻辑器件（ ） 4. PAL、PLA、GAL分别指什么器件？ 分别指什么器件？ 、 、 分别指什么器件 5. CPLD、 FPGA器件在结构上的异同。 器件在结构上的异同。 、 器件在结构上的异同 6.CPLD/FPGA器件名称各参数含义。例：EPM7128SLC84-15 器件名称各参数含义。 器件名称各参数含义
EDA复习资料整理版
答案由个人整理，难免有错，仅供参考！！！一、单项选择题：上课讲到的其它知识点，如变量与信号的含义；进程的含义；eda开放流程等；有两三道可能有一定难度。
二、名词解析：ASIC：专用集成电路、FPGA：现场可编程门阵列、IP：知识产权核或知识产权模块、JTAG：联合测试行动组、HDL：硬件描述语言、SOPC：可编程片上系统、PCB：(Process Control Block)进程控制块、RTL：寄存器传输级、LPM：可设置模块库、CPLD：复杂可编程逻辑器件、FSM：有限状态机三、简答题：课本第一、二章后的简答题；另要明白自顶向下设计方法的优缺点。
简答题：第一章的：1-2、1-4、1-5以及“要明白自顶向下设计方法的优缺点”有可能会考，已经去除了两道题目。
第二章的：2-2、2-4（已经去除三道题目）PS：以上信息是在EDA课程答疑时，老师透露出来的，没有在的题目肯定不会考。
答案自己在书上找，by xw.四、VHDL程序改错题：主要偏重语法。
五、编程器：组合逻辑电路：38译码和83编码38译码：library ieee;use ieee.std_logic_1164.all;entity DECODER isPORT(A,B,C: IN STD_LOGIC;Y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));end DECODER;architecture A of DECODER isSIGNAL INDATA :STD_LOGIC_VECTOR(2 DOWNTO 0);BEGININDATA<=C&B&A;PROCESS(INDATA)BEGINCASE INDATA ISWHEN "000"=>Y<="00000001";WHEN "001"=>Y<="00000010";WHEN "010"=>Y<="00000100";WHEN "011"=>Y<="00001000";WHEN "100"=>Y<="00010000";WHEN "101"=>Y<="00100000";WHEN "110"=>Y<="01000000";WHEN "111"=>Y<="10000000";WHEN OTHERS=>Y<="00000000";END CASE;END PROCESS;end A;83编码library ieee;use ieee.std_logic_1164.all;entity encode isport(d: in std_logic_vector(7 downto 0);ein : in std_logic;a0n,a1n,a2n,gsn,eon : out std_logic);end encode;architecture behav of encode issignal q : std_logic_vector(2 downto 0);begina0n<=q(0);a1n<=q(1);a2n<=q(2);process(d)beginif ein='1' thenq<="111";gsn<='1';eon<='1';elsif d(7)='0' thenq<="000";gsn<='0';eon<='1';elsif d(6)='0' thenq<="001";gsn<='0';eon<='1';elsif d(5)='0' thenq<="010";gsn<='0';eon<='1';elsif d(4)='0' thenq<="011";gsn<='0';eon<='1';elsif d(3)='0' thenq<="100";gsn<='0';eon<='1';elsif d(2)='0' thenq<="101";gsn<='0';eon<='1';elsif d(1)='0' thenq<="110";gsn<='0';eon<='1';elsif d(0)='0' thenq<="111";gsn<='0';eon<='1';elsif d="11111111" thenq<="111";gsn<='1';eon<='0';end if;end process;end behav;时序逻辑电路：同步计数器与异步计数器（要明白两种计数器的差异）同步计数器：LIBRARY IEEE;--带时钟使能的同步4位二进制减法计数器；use IEEE.STD_LOGIC_1164.ALL;use ieee.std_logic_unsigned.all;ENTITY count ISPORT(clk,clr,en : IN STD_LOGIC;qa,qb,qc,qd : OUT STD_LOGIC);END count;ARCHITECTURE behav OF count ISSIGNAL count_4 : STD_LOGIC_vector(3 DOWNTO 0);BEGINQa<=count_4(0);Qb<=count_4(1);Qc<=count_4(2);Qd<=count_4(3);PROCESS (clk,clr)BEGINIF(clk'EVENT AND clk ='1') THENIF(clr='1') THENCount_4<="0000";ELSIF(en='1') THENIF(count_4="0000") THENcount_4<="1111";ELSEcount_4<=count_4-'1';END IF;END IF;END IF;END PROCESS;END behav;异步计数器LIBRARY IEEE; --带时钟使能的异步4位二进制加法计数器use IEEE.STD_LOGIC_1164.ALL;use ieee.std_logic_unsigned.all;ENTITY countA ISPORT(clk,clr,en : IN STD_LOGIC;qa,qb,qc,qd : OUT STD_LOGIC);END countA;ARCHITECTURE example OF countA ISSIGNAL count_4 : STD_LOGIC_vector(3 DOWNTO 0);BEGINQa<=count_4(0);Qb<=count_4(1);Qc<=count_4(2);Qd<=count_4(3);PROCESS (clk,clr)BEGINIF(clr='1') THENCount_4<="0000";ELSIF(clk'EVENT AND clk = '1' ) THENIF(en='1') THENIF(count_4="1111") THENcount_4<="0000";ELSEcount_4<=count_4+'1';END IF;END IF;END IF;END PROCESS;END example;：有限状态机：ppt上的两个图，moore和mealy机（要分清两种类型）看ppt，ppt上的应该是mealy机。
EDA技术期末复习(1)资料
EDA技术期末复习可编程逻辑器件（FPGA/CPLD）、软件（QuartusII）、实验开发系统、VHDL语言1、名词解释：（1）什么是EDA技术？有什么特点？EDA技术有狭义和广义之分，狭义EDA技术就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术(2)PLD、CPLD、FPGA、ASICPLD ：可编程逻辑器件(Programable Logic Device)是允许用户编程(配置)实现所需逻辑功能的电路, 它与分立元件相比,具有速度快、容量大、功耗小和可靠性高等优点。
FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、PLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点CPLD是Complex Programmable Logic Device（复杂可编程逻辑器件）的缩写，代表的是一种可编程逻辑器件，它可以在制造完成后由用户根据自己的需要定义其逻辑功能。
CPLD 的特点是有一个规则的构件结构，该结构由宽输入逻辑单元组成，这种逻辑单元也叫宏单元，并且 CPLD 使用的是一个集中式逻辑互连方案。
ASIC（Application Specific Intergrated Circuits）即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路(3)编译、综合、适配、编程/下载、功能仿真和时序仿真逻辑综合：将电路的高级语言描述（如HDL原理图或状态图的描述）转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网标文件。
EDA基础知识复习要点
EDA知识要点：2.VHDL数据对象有:（1）常量（CONSTANT）（2）变量（VARIABLE）（3）信号（SIGNAL）3.VHDL语言中的逻辑操作符有： AND与、OR或、NOT非、NAND与非、NOR或非 XOR异或、XNOR同或七种4.目前较流行的集成EDA开发环境（软件）有：MAX+PULSⅡ和QUARTUS II5.什么是EDA技术？EDA 技术就是以计算机为工作平台、以EDA软件工具为开发环境、以硬件描述语言为设计语言、以ASIC(Application Specific Integrated Circuits)为实现载体的电子产品自动化设计的过程7.写出实体中的端口（PORT）语句结构并说明其作用。
由PORT引导的端口说明语句是对一个设计实体界面的说明，端口为设计实体和外部环境的动态通信提供通道。
格式为PORT(端口名：端口模式数据类型；。
端口名：端口模式数据类型；）8.简述EDA技术经历了那几个发展阶段。
1）．CAD（计算机辅助设计）阶段2）．CAE(计算机辅助工程）阶段3)．ESDA（电子系统设计自动化）阶段9.写出元件例化语句语句格式，并说明其作用。
元件例化语句由两部分组成，前一部分是把一个现成的设计实体定义为一个元件，第二部分则是此元件与当前设计实体中的连接说明，它们的完整的语句格式如下：COMPONENT 元件名 IS --元件定义语句GENERIC （类属表）；PORT（端口名表）；END COMPONENT ；例化名：元件名 PORT MAP（ --元件例化语句[端口名=>]连接端口名，...）；11.结构体的语言格式与作用。
ARCHITECTURE 结构体名OF 实体名 IS(说明语句) 用来说明和定义数据对象类型等,可省略BEGIN(功能描述语句) 用来描述内部电路功能的,不可省略END ARCHITECTURE 结构体名；结构体用来描述设计实体的结构或行为，即描述一个实体的功能，把设计实体的输入和输出之间的联系建立起来。
EDA技术的基础知识
EDA技术的基础知识目录一、EDA技术概述 (2)1. EDA技术定义与发展历程 (3)2. EDA技术应用领域及重要性 (4)二、EDA工具软件介绍 (5)1. EDA软件分类与特点 (6)2. 常用EDA软件工具及其功能介绍 (8)三、数字电路设计基础 (9)1. 数字电路概述及特点 (11)2. 数字电路基本原理与器件类型 (12)3. 数字逻辑代数及逻辑设计基础 (14)四、模拟电路设计基础 (15)1. 模拟电路概述及特点 (17)2. 模拟电路基本原理与器件参数分析 (18)3. 模拟电路设计与仿真分析 (19)五、EDA设计流程与实现方法 (20)1. 设计需求分析 (22)2. 设计原理框图与功能验证 (23)3. 逻辑设计与仿真验证 (24)4. 物理设计与布局布线优化 (26)5. 测试验证与可靠性分析 (27)六、EDA技术中的关键概念与技术点解析 (28)1. 原理图输入与混合信号仿真技术解析 (29)2. 布局布线优化算法与技巧探讨 (30)3. 自动化测试生成与验证技术介绍 (32)4. EDA设计中的知识产权保护问题探讨等）进一步深入介绍不同章节内容34七、设计流程详细解析 (36)一、EDA技术概述EDA技术，即电子设计自动化（Electronic Design Automation），是电子工程领域的一门重要技术。
它利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计等一系列流程。
EDA技术能够大大提高电子设计的效率和可靠性，降低设计成本，缩短产品上市时间。
随着半导体技术的飞速发展，集成电路（IC）的设计越来越复杂，传统的硬件描述语言（如Verilog HDL和VHDL）已经无法满足设计需求。
EDA技术应运而生，成为电子设计领域的重要工具。
EDA技术涵盖了数字电路设计和模拟电路设计两个方面。
数字电路设计主要关注逻辑电路的设计和实现，包括组合逻辑电路、时序逻辑电路等。
《EDA技术》复习题-电子版答案2023年修改整理
一、 填空题1、目前国际上较大的PLD器件制造公司有Altera 和Xilinx 公司。
2、当前最流行并成为IEEE标准的硬件描述语言包括VHDL 和V erilog HDL 。
3、高密度可编程逻辑器件HDPLD包括EPLD 、CPLD 和FPGA 。
4、PLD从集成密度上可分为LDPLD 和HDPLD两类，其中HDPLD包括__EPLD_ ____、__ CPLD_____和___FPGA _____三种。
5、EDA设计流程包括设计预备、设计输入、设计处理和器件编程四个步骤。
6、图形文件的扩展名是_.bdf__；QuartusII所建工程的扩展名是_.qpf_；自建元件图形符号文件的扩展名_.bsf__；Verilog HDL所编程序的扩展名为__.v__ 。
7、图形文件的扩展名是 .bdf ；矢量波形文件的扩展名是.vwf ；自建元件图形符号文件的扩展名 .bsf 。
8、可编程逻辑器件的优化过程要紧是对__速度__和___资源___的处理过程即时刻优化和面积优化。
9、EDA设计输入要紧包括__图形输入__、__ 文本输入和__ 波形__输入。
10、设计处理的后来一步是产生可供器件编程使用的数据文件，对CPLD来说是产生熔丝图文件即JEDEC文件，关于FPGA来说是产生位流数据文件Bitstream 。
11、EDA设计输入要紧包括 图形输入 、 文本输入 和 波形输入 。
12、设计优化要紧包括 面积优化 和 速度优化 。
13、Verilog HDL语言的扩展名为 .v 。
14、EDA的中文名称是 电子设计自动化 。
15、EDA仿真分为功能仿真又称前仿真、系统级仿真或行为仿真，用于验证系统的功能；时序仿真又称后仿真、电路级仿真，用于验证系统的时序特性、系统性能。
16、一般把EDA技术的进展分为_ __CAD____、__ CAE_____和___EDA____三个时期。
17、堵塞型赋值符号为= ，非堵塞型赋值符号为<= 。
EDA复习资料_基础知识
EDA复习基础知识要点1.EDA的概念EDA（电子设计自动化）是现代电子设计技术的核心。
EDA就是依靠功能强大的电子计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动的完成逻辑编译、化简、分割、综合优化仿真，直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中，实现既定的电子线路的功能。
2.EDA的发展阶段CAD是EDA技术发展的早期阶段，此阶段仅仅使用计算机进行辅助绘图工作。
CAE是在CAD的工具逐步完善的基础上发展起来的，它开始用计算机将许多单点工具集成在一起使用。
20世纪90年代电子技术的飞速发展促使现在的EDA技术的形成。
出现了EDA设计的概念，并发展至今天。
3.EDA设计流程①设计准备②设计输入③设计处理④设计校验⑤器件编程⑥器件验证4.设计输入的三种方式①原理图方式②文本输入方式③波形输入方式5.设计处理的步骤①设计编译和检查（信号线有无漏接，信号有无双重来源，关键词有无错误）②优化设计和综合③适配和分割④布局和布线⑤生成编程数据文件6.常用对应的后缀名①原理图文件.bdf②VHDL语言文件.vhd③Verilog HDL文件.v④仿真波形文件.vwf7.可编程逻辑器件的分类①按集成密度分类可编程逻辑器件从集成密度上可分为低密度可编程逻辑器件LDPLD和高密度可编程逻辑器件HDPLD两类。
LDPLD 通常是指早期发展起来的、集成密度小于1000门/片左右的PLD如ROM、PLA、PAL和GAL等。
HDPLD包括可擦除可编程逻辑器件EPLD（Erasable Programmable Logic Device）、复杂可编程逻辑器件CPLD（Complex PLD）和FPGA三种，其集成密度大于1000门/片。
如Altera公司的EPM9560，其密度为12000门/片，Lattice公司的pLSI/ispLSI3320为14000门/片等。
EDA技术基础复习资料.doc
EDA复习资料《EDA技术基础》题库及参考答案（试用版）目录一、填空题 (I)二、单选题 (4)三、简答题 (10)四、应用题 (11)五、上机实验题 (15)一、填空题1.现代电子技术经历了CAD 、CAE 和EDA 三个主要的发展阶段。
2.EDA技术包括大规模可编程器件、硬件描述语HDL 、EDA工.具软件和实验开发系统四大要素O3.EDA的设计输入主要包括丈本输入方式、图形输入方式和波形输入方式三种形式。
4.目前已经成为IEEE标准、应用琅为广泛的硬件描述语言有VHDL 和Verilog HDL °仿真是种对所设计电路进行间接检测的方法，包括功能仿真和时序仿真。
5.层次化设计是将一个大的设计项目分解为若干个子项目或若干个层次来完成的。
先从底层的电路设计开始，然后在高层次的设计中逐级调用低层次的设计结果,宜至实现系统电路的设计。
6.用HDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为个电路的功能块独立存在和独立运行一°7.可编程逻辑器件从结构上可分为乘积项结构器件和查找表结构器件o8.PLD (FPGA、CLPD)种类繁多，特点各异。
共同之处包括的三大部分是逻辑块阵列、输入/输出块和互连资源。
9.FPGA两类配置下载方式是主动配置方式和被动配置方式o10.Quartus II是EDA器件制造商Altera公司自己开发的EDA工具软件。
11.Quartus III：具软件安装成功后、第一次运行前，还必授权。
12.Quartus II支持原理图、文本和波形等不同的编辑方式。
13.在Quartus II集成环境下，设计义件不能直接保存在计算机磁盘根目录中，因此设计者在进入设计之前，应当在磁盘根目录中建立保存设计文件的工程目录(文件夹)。
14.在Quartus II集成环境下执行原理图输入设计法，应选择—模块/原理图文件(BlockDiagram/Schematic File ). 方法，设计文件的扩展名是.bdf _______ 。
EDA复习——精选推荐
EDA复习《EDA技术》复习⼀、课程的基本概念●名词解释：EDA：电⼦设计⾃动化 HDL：硬件描述语⾔VHDL：超⾼速集成电路硬件描述语⾔ CPLD：复杂可编程逻辑器件FPGA：现场可编程门阵列 IP：知识产权核●HDL是EDA技术的重要组成部分，是电⼦系统硬件⾏为描述、结构描述、数据流描述的语⾔，它的种类很多，HDL有：VHDL、Verilog HDL、ABEL、AHDL、SystemVerilog、SystemC。
●EDA开发流程：设计输⼊、综合、适配、仿真/下载。
其中设计输⼊有：原理图输⼊、硬件描述语⾔输⼊和波形输⼊三种。
●⽂件管理：⼯程的后缀.qpf。
原理图后缀.bdfVHDL程序后缀.vhd 波形⽂件后缀.vwf⼆、结构及结构的内容和作⽤VHDL程序基本结构：Library(库及程序包)、Entity(实体区)、Architecture（结构体区）。
端⼝模式：in；out；inout；buffer。
数据类型：bit、bit_vector、std_logic、std_logic_vector；integer、real。
标识符：取名规则有由字母、数字以及下划线组成；必须以字母开头，不分⼤⼩写；不能⽤下划线结尾，下划线不能连⽤；不能⽤VHDL的保留字即程序本⾝带有的关键字，即是在程序中会变蓝⾊的字；●结构体：是⽤来描述输出与输⼊之间的逻辑关系，即器件的内部功能。
数据对象：常数constant、变量variable、信号signal。
(1) 三种说明语句的格式是⼀样的。
信号赋值<=; 变量⽤:=。
(2) signal在architecture与begin间说明，variable在process与begin内。
(3) signal是全局量，variable是局部量。
(4) signal有延迟，优先执⾏最后命令，variable⽆延迟，执⾏每个命令；各种语句：并⾏语句（when-else、with--select、process等）顺序语句（if、case--when、loop、Wait--until等）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA复习资料《EDA技术基础》题库及参考答案（试用版）目录一、填空题 (I)二、单选题 (4)三、简答题 (10)四、应用题 (11)五、上机实验题 (15)一、填空题1．现代电子技术经历了CAD 、CAE 和EDA 三个主要的发展阶段。
2．EDA技术包括大规模可编程器件、硬件描述语言HDL 、EDA工具软件和实验开发系统四大要素。
3．EDA的设计输入主要包括文本输入方式、图形输入方式和波形输入方式三种形式。
4．目前已经成为IEEE标准、应用最为广泛的硬件描述语言有VHDL 和Verilog HDL 。
仿真是一种对所设计电路进行间接检测的方法，包括_ 功能仿真和_ 时序仿真。
5．层次化设计是将一个大的设计项目分解为若干个子项目或若干个层次来完成的。
先从底层的电路设计开始，然后在___高层次___的设计中逐级调用低层次的设计结果，直至实现系统电路的设计。
6．用HDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能块独立存在和独立运行____。
7．可编程逻辑器件从结构上可分为乘积项结构器件和查找表结构器件。
8．PLD（FPGA、CLPD）种类繁多，特点各异。
共同之处包括的三大部分是逻辑块阵列、输入/输出块和互连资源。
9．FPGA两类配置下载方式是主动配置方式和被动配置方式。
10．Quartus II是EDA器件制造商Ａltera公司自己开发的___EDA工具___软件。
11．Quartus II工具软件安装成功后、第一次运行前，还必授权。
12．Q uartus II支持原理图、__文本和波形等不同的编辑方式。
13．在Quartus II集成环境下，设计文件不能直接保存在计算机磁盘根目录中，因此设计者在进入设计之前，应当在磁盘根目录中建立保存设计文件的工程目录（文件夹）。
14．在Quartus II集成环境下执行原理图输入设计法，应选择___模块/原理图文件(Block Diagram/Schematic File ).__方法，设计文件的扩展名是__ .bdf_______。
15．无论何种设计环境，VHDL设计文件都__ .vhd_______的扩展名保存，而Verilog HDL设计文件应以__ .v_______的扩展名保存。
16．设计文件输入结束后一定要通过编译（Compiler），检查设计文件是否正确。
17．在Quartus II集成环境下可以执行Create Default Symbol 命令，为设计文件创建一个元件符号。
这个元件符号的扩展名为.bsf_____，它可以被其他图形设计文件调用，以实现多层次的系统电路设计。
18．指定设计电路的输入／输出端口与目标芯片引脚的连接关系的过程称为__引脚锁定____。
19．Quartus II中波形文件的扩展名是__ .vwf_______。
20．在完成设计电路的输入／输出端口与目标芯片引脚的锁定后，再次对设计电路的仿真称为___时序仿真__或__后仿真___。
21．以EDA方式实现的电路设计文件，最终可以编程下载到__ FPGA_ _或_ CPLD _芯片中，完成硬件设计和验证。
22．在对设计文件编程下载时，需要选择的ByteBlaster(MV)编程方式，此编程方式对应计算机的___并行口编程下载通道，“MV”是混合电压的意思。
23．一般将一个完整的VHDL程序称为设计实体。
24．V HDL设计实体由库和程序包、实体、结构体、和配置等部分构成。
其中___实体和结构体是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。
25．V HDL的设计实体由实体声明部分和结构体组成。
26．V HDL的实体声明部分指定了设计单元的输入/输出端口或引脚，它是设计实体对外的一个通信界面，是外界可以看到的部分；VHDL的结构体用来描述设计实体的逻辑结构和____逻辑功能，它由VHDL语句构成，是外界看不到的部分。
27．V HDL的普通标识符（或称“短标识符”）必须以字母开头，后跟若干字母、数字或单个下划线构成，且不能以下划线结束。
28．在VHDL中最常用的库是IEEE 标准库，最常用的程序包是_ （STD_LOGIC_1164）___。
29．在VHDL的端口声明语句中，端口方向关键字包括_ IN _、_OUT _、__INOUT __和___BUFFER 。
30．在VHDL程序中，单个字符要用单引号括起来，字符串要用双引号括起来。
31．V HDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。
32．常数是程序中恒定不变的值，一般在程序前部声明，在VHDL中用CONSTANT __ 语句定义。
33．V HDL的变量(V ARIABLE)是一个局部量，只能在进程、函数和过程中声明和使用。
34．V HDL的信号(SIGNAL)是一种数值容器，不仅可以容纳当前值，也可以保持历史值。
35．V HDL的操作符包括___逻辑操作符_（Logic Operator）_、__关系操作符（Relational Operator）__、__算术操作符（Arithmetic Operator）_和_ 符号操作符（Sign Operator）。
36．在VHDL中，预定义的属性标识符可用于检出时钟边沿、完成定时检查、获得未约束的数据类型的范围等。
37．H DL的基本描述语句包括_ 顺序语句（Sequential Statements）_____和并行语句（Concurrent Statements）______。
38．V HDL的顺序语句只能出现在进程（PROCESS）、过程_(PROCEDURE)___和函数(FUNCTION)____中，是按程序书写的顺序自上而下、一条一条地执行。
39．V HDL的PROCESS语句是由顺序语句组成的，但其本身却是并行语句。
40．V HDL的并行信号赋值语句的赋值目标必须都是___信号____。
41．V HDL的子程序有_____过程（PROCEDURE）___和___函数(FUNCTION)_____两种类型。
42．元件例化是将预先设计好的设计实体或设计模块作为一个__元件_____，连接到当前设计实体或设计模块中一个指定的___端口_____。
43．V HDL的程序包是用VHDL语言编写的，其源程序也需要以__．vhd______文件类型保存。
44．元件例化时端口映射方式分为__位置_____映射法、___ 名称_____映射法和___ 混合_____映射法3种。
45．注释VHDL设计实体：LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；-- 库、程序包声明ENTITY H_ADDER ISPORT(A，B：IN STD_LOGIC；SO ，CO：OUT STD_LOGIC)；-- 实体声明END ENTITY H_ADDER；ARCHITECTURE ART2 OF H_ADDER IS -- 结构体声明BEGINSO<=(A OR B) AND (A NAND B)；CO<=NOT (A NAND B)；END ARCHITECTURE ART2；46．在Quartus II环境下，要通过执行File菜单下的Create ∠Update / Create Symbol Files for Current File 命令产生元件符号。
47．按结构特点和编程工艺的不同，大规模、高密度PLD器件可分为CPLD 和FPGA 两大类。
48．采用SRAM结构的可编程器件，在系统断电后编程信息不保存（消失）。
49．在世界上为数众多的EDA生产厂商中最大的三家是ALTERA 、____ XILINX _____和____Lattice 。
二、单选题1．关于EDA技术的设计流程，下列顺序正确的是( A )A 原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试B 原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试；C 原理图/HDL文本输入→功能仿真→综合→编程下载→适配硬件测试；D 原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试2．对利用原理图输入设计方法进行数字电路系统设计，下面说法是不正确的（C）A 原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B 原理图输入设计方法一般是一种自底向上的设计方法；C 原理图输入设计方法无法对电路进行功能描述；D 原理图输入设计方法也可进行层次化设计。
3．下列对CPLD结构与工作原理的描述中，正确的是（C）A CPLD是基于查找表结构的可编程逻辑器件；B CPLD即是现场可编程逻辑器件的英文简称；C 早期的CPLD是从GAL的结构扩展而来；D 在Altera公司生产的器件中，MAX7000系列属CPLD结构；4．Q uartus II的设计文件不能直接保存在（ B ）。
A 系统默认路径B 硬盘根目录C 项目文件夹D 用户自定义工程目录5．执行Quartus II的（ A ）命令，可以为设计电路建立一个元件符号。
A Create ∠ Update / Create Symbol Files for Current FileB SimulatorC CompilerD Timing Analyzer6．在下列器件中，不属于PLD的器件是（C ）。
A PROMB PALC SRAMD PLA7．在PLD中陈列图如下所示，其逻辑表达式为（B）．Ａ．F=A+B+CＢ．F=A+CＣ．F=A·CＤ．F=A·B·C·D8．使用Quartus II工具软件建立仿真文件，应采用（D）方式．Ａ．图形编辑Ｂ．文本编辑Ｃ．符号编辑Ｄ．波形编辑9．建立设计项目的菜单是（C）．Ａ．“File”→“New ”Ｂ．“Project”→“New Project Wizard”Ｃ．“File”→“New Project Wizard”10．在ＭＡＸ＋plusⅡ工具软件中，包括门电路、触发器、电源、输入、输出等元件的元件库是（C）文件夹．Ａ．\maxplus2\max2lib\mf B．\quartus\library\mega_lpmC．\quartus\library\primitives D．\myeda\mygdf11．在Quartus II工具软件中，完成编译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等打操作，并检查设计文件是否正确的过程称为（B）Ａ．编辑Ｂ．编译Ｃ．综合Ｄ．编程12．在Quartus II集成环境下为图形文件产生一个元件符号的主要用途是（D）．Ａ．仿真Ｂ．编译Ｃ．综合Ｄ．被高层次电路设计调用13．仿真是对电路设计的一种（B）检测方法．Ａ．直接的Ｂ．间接的Ｃ．同步的Ｄ．异步的14．执行Quartus II的（B）命令，可以对设计电路进行功能仿真或者时序仿真．Ａ．Create Default Symbol B．Start SimulationＣ．Compiler D．Timing Analyzer15．Quartus II的波形文件类型是（A）．Ａ．. vwfＢ．. gdf Ｃ．. vhd Ｄ．. v16．Quartus II的图形设计文件类型是（B）．Ａ．. scfＢ．. bdf Ｃ．. vhd Ｄ．. v17．Quartus II是（C）Ａ．高级语言Ｂ．硬件描述语言Ｃ．EDA工具软件Ｄ．综合软件18．使用Quartus II工具软件实现原理图设计输入，应采用（A）方式．Ａ．模块/原理图文件Ｂ．文本编辑Ｃ．符号编辑Ｄ．波形编辑19．使用Quartus II的图形编辑方式输入的电路原理图文件必须通过（B）才能进行仿真验证．Ａ．编辑Ｂ．编译Ｃ．综合Ｄ．编程20．Quartus II的波形文件当中设置仿真时间的命令是（B）A．Edit/End Time B。