计算机组织与体系结构课后习题答案
计算机组成与系统结构课后答案版全(清华大学袁春风主编)
（4）(4E.C)16= (78.75)10= (0100 1110.11)2
4．假定机器数为8位（1位符号，7位数值），写出下列各二进制数的原码和补码表示。
+0.1001，–0.1001，+1.0，–1.0，+0.010100，–0.010100，+0，–0
参考答案：
原码补码
+0.1001：0.10010000.1001000
–0.1001：1.10010001.0111000
+1.0：溢出溢出
–1.0：溢出1.0000000
+0.010100：0.01010000.0101000
（1）无符号数加法指令
（2）带符号整数乘法指令
（3）单精度浮点数减法指令
参考答案：
R1=0000108BH= 0000 0000 0000 0000 0001 0000 1000 1011b
R2=8080108BH= 1000 0000 1000 0000 0001 0000 1000 1011b
（1）对于无符号数加法指令，R1和R2中是操作数的无符号数表示，因此，其真值分别为R1：108BH, R2：8080108BH。
（3）[x]补=0.1010010x = +0.101001B
（4）[x]补=11010011x =–101101B =–45
7．假定一台32位字长的机器中带符号整数用补码表示，浮点数用IEEE 754标准表示，寄存器R1和R2的内容分别为R1：0000108BH，R2：8080108BH。不同指令对寄存器进行不同的操作，因而，不同指令执行时寄存器内容对应的真值不同。假定执行下列运算指令时，操作数为寄存器R1和R2的内容，则R1和R2中操作数的真值分别为多少？
计算机体系结构课后习题原版答案-张晨曦著(同名507)
第1章电脑系统结构的基本概念1.1 解释以下术语层次机构：按照电脑语言从低级到高级的次序，把电脑系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。
虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
电脑系统结构：传统机器程序员所看到的电脑属性，即概念性结构与功能特性。
在电脑技术中，把这种本来存在的事物或属性，但从某种角度看又好似不存在的概念称为透明性。
电脑组成：电脑系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
电脑实现：电脑组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改良时，改良后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改良后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。
包括时间局部性和空间局部性。
CPI：每条指令执行的平均时钟周期数。
测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试电脑在各个方面的处理性能。
存储程序电脑：冯·诺依曼结构电脑。
其基本点是指令驱动。
程序预先存放在电脑存储器中，机器一旦启动，就能按照程序指定的逻辑顺序执行这些程序，自动完成由程序所描述的处理工作。
系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的电脑。
计算机组织与系统结构第七章习题答案
习题1．给出以下概念的解释说明。
指令流水线（Instruction pipelining）流水线深度（Pipeline Depth）指令吞吐量（Instruction throughput）流水线冒险（Hazard）结构冒险（Structural hazard）控制冒险（Control hazard）数据冒险（Data hazard）流水线阻塞（Pipeline stall）气泡（Bubble）空操作（nop）分支条件满足（Branch taken）分支预测（Branch predict）静态分支预测（Static predict）动态分支预测（Dynamic predict）延迟分支（Delayed branch）分支延迟槽（Delayed branch slot）转发（Forwarding）旁路（Bypassing）流水段寄存器（Pipeline register）IPC（Instructions Per Cycle）静态多发射（Static multiple issue）动态多发射（Dynamic multiple issue）超流水线（Superpipelining）超长指令字VLIW超标量流水线（Superscalar）动态流水线（Dynamic pipelining）指令预取（Instruction prefetch）指令分发（Instruction dispatch）按序发射（in-order issue）无序发射（out-of-order issue）存储站（Reservation station）重排序缓冲（Reorder buffer）指令提交单元（Instruction commit unit）乱序执行（out-of-order execution）按序完成（in-order completion）无序完成（out-of-order completion）2. 简单回答下列问题。
计算机体系结构课后答案
计算机体系结构课后答案【篇一：计算机体系结构习题(含答案)】1、尾数用补码、小数表示，阶码用移码、整数表示，尾数字长p=6（不包括符号位），阶码字长q=6（不包括符号位），为数基值rm=16，阶码基值re=2。
对于规格化浮点数，用十进制表达式写出如下数据（对于前11项，还要写出16进值编码）。
（1）最大尾数（8）最小正数（2）最小正尾数（9）最大负数（3）最小尾数（10）最小负数（4）最大负尾数（11）浮点零（5）最大阶码（12）表数精度（6）最小阶码（13）表数效率（7）最大正数（14）能表示的规格化浮点数个数2．一台计算机系统要求浮点数的精度不低于10-7.2，表数范围正数不小于1038，且正、负数对称。
尾数用原码、纯小数表示，阶码用移码、整数表示。
(1) 设计这种浮点数的格式(2) 计算（1）所设计浮点数格式实际上能够表示的最大正数、最大负数、表数精度和表数效率。
3．某处理机要求浮点数在正数区的积累误差不大于2-p-1 ，其中，p是浮点数的尾数长度。
(1) 选择合适的舍入方法。
(2) 确定警戒位位数。
(3) 计算在正数区的误差范围。
4．假设有a和b两种不同类型的处理机，a处理机中的数据不带标志符，其指令字长和数据字长均为32位。
b处理机的数据带有标志符，每个数据的字长增加至36位，其中有4位是标志符，它的指令数由最多256条减少到不到64条。
如果每执行一条指令平均要访问两个操作数，每个存放在存储器中的操作数平均要被访问8次。
对于一个由1000条指令组成的程序，分别计算这个程序在a处理机和b处理机中所占用的存储空间大小（包括指令和数据），从中得到什么启发？5．一台模型机共有7条指令，各指令的使用频率分别为35%，25%，20%，10%，5%，3%和2%，有8个通用数据寄存器，2个变址寄存器。
(1) 要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。
6．某处理机的指令字长为16位，有双地址指令、单地址指令和零地址指令3类，并假设每个地址字段的长度均为6位。
计算机组织与体系结构课后习题答案
体系结构课后习题答案第二章1，设A,B,C 的内存地址分别是A[i],B[i],C[i],i 从1到1000 LOAD M (A[i]) ADD M (B[i]) STOR M(C[i])2, a LOAD M (2) 00000001|000000000010 b 一次3,在IAS 机上读取一个值的过程如下：IR 中操作码→控制总线，存储器地址X →MAR,MAR 中值→地址总线 X 中数据→数据总线，数总线地址→MBR 写入一个值：IR 中操作码→控制总线，存储器地址X →MAR,MAR 值→地址总线 MBR 值→数据总线，数据总线值→X 4,程序代码：LOAD M(0FA) ADD M(0FB) LOAD M(0FA)JUMP +M(08D,0:19) LOAD –M(0FA) ADD M(0FB)程序代码意图：首先装入0FA 值，然后与0FB 相加，再装入0FA 值，若AC 中值非负，取0FA 左指令再装入－（0FA ）将0FB 的值相加后装入AC 中 5，如图所示ACMQ算术－逻辑电路4040MBR I/O 设备IBR IR 控制电路PCMAR主存储器M40208401212840126,便于同时存取两个连续地址序号的存储单元，提高访问速度7,(1)存储器数据传输率快了32倍(2)数据通道最大数目增大了一倍(3)单通道最大数据传输速率提升了5倍。
各种技术的使用，提升了整机的性能。
8,回答正确，但是不适合用户理解。
MAC机的时钟速率是1.2ghz，P4为2.4ghz，而时钟速率在一定程度上反映了计算机的执行速度，所以P4的机器可能是目前最符合用户要求的机型。
9,在这种表示方法中，10个管表示了十个数字，而使用二进制可以表示错误！未找到引用源。
个数字10,（画图）略11，MIPS=错误！未找到引用源。
*错误！未找到引用源。
12,∵MIPS=错误！未找到引用源。
*错误！未找到引用源。
∴CPI(VAX)=5,CPI(IBM)=1.39IC≈错误！未找到引用源。
计算机体系结构课后习题原版答案-张晨曦着
第1章计算机系统结构的基本概念1.1 解释下列术语层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。
虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。
包括时间局部性和空间局部性。
CPI：每条指令执行的平均时钟周期数。
测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。
存储程序计算机：冯·诺依曼结构计算机。
其基本点是指令驱动。
程序预先存放在计算机存储器中，机器一旦启动，就能按照程序指定的逻辑顺序执行这些程序，自动完成由程序所描述的处理工作。
系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。
计算机组成与系统结构课后答案全
第 1 章习题答案5．若有两个基准测试程序P1和P2在机器M1和M2上运行，假定M1和M2的价格分别是5000元和8000元，下表给出了P1和P2在M1和M2上所花的时间和指令条数。
请回答下列问题：（1）对于P1，哪台机器的速度快？快多少？对于P2呢？（2）在M1上执行P1和P2的速度分别是多少MIPS？在M2上的执行速度又各是多少？从执行速度来看，对于P2，哪台机器的速度快？快多少？（3）假定M1和M2的时钟频率各是800MHz和，则在M1和M2上执行P1时的平均时钟周期数CPI各是多少？（4）如果某个用户需要大量使用程序P1，并且该用户主要关心系统的响应时间而不是吞吐率，那么，该用户需要大批购进机器时，应该选择M1还是M2？为什么？（提示：从性价比上考虑）（5）如果另一个用户也需要购进大批机器，但该用户使用P1和P2一样多，主要关心的也是响应时间，那么，应该选择M1还是M2？为什么？参考答案：（1）对于P1，M2比M1快一倍；对于P2，M1比M2快一倍。
（2）对于M1，P1的速度为：200M/10=20MIPS；P2为300k/=100MIPS。
对于M2，P1的速度为：150M/5=30MIPS；P2为420k/=70MIPS。
从执行速度来看，对于P2，因为100/70=倍，所以M1比M2快倍。
（3）在M1上执行P1时的平均时钟周期数CPI为：10×800M/(200×106)=40。
在M2上执行P1时的平均时钟周期数CPI为：5×(150×106)=40。
（4）考虑运行P1时M1和M2的性价比，因为该用户主要关心系统的响应时间，所以性价比中的性能应考虑执行时间，其性能为执行时间的倒数。
故性价比R为：R=1/(执行时间×价格)R越大说明性价比越高，也即，“执行时间×价格”的值越小，则性价比越高。
因为10×5000 > 5×8000，所以，M2的性价比高。
计算机体系结构课后答案
第1章计算机系统结构的基本概念1.1 解释下列术语层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。
虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。
包括时间局部性和空间局部性。
CPI：每条指令执行的平均时钟周期数。
测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。
存储程序计算机：冯·诺依曼结构计算机。
其基本点是指令驱动。
程序预先存放在计算机存储器中，机器一旦启动，就能按照程序指定的逻辑顺序执行这些程序，自动完成由程序所描述的处理工作。
系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。
完整版计算机体系结构课后习题原版答案-张晨曦著
第1章计算机系统结构的基本概念 (1)第2章指令集结构的分类 (6)第3章流水线技术 (8)第4章指令级并行 (21)第5章存储层次 (31)第6章输入输出系统 (38)第7章互连网络 (41)第8章多处理机 (45)第9章机群 (45)第1章计算机系统结构的基本概念1。
1 解释下列术语层次机构:按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级,高级语言机器级,应用语言机器级等.虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令,都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令,再进行解释执行，如此反复，直到解释执行完整个程序。
计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性.计算机组成：计算机系统结构的逻辑实现,包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高,受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。
包括时间局部性和空间局部性。
CPI：每条指令执行的平均时钟周期数。
测试程序套件:由各种不同的真实应用程序构成的一组测试程序,用来测试计算机在各个方面的处理性能。
《计算机组成与体系结构》白中英第三版课后答案
[x]补=0.11011 [y]补=1.00001
(0) 1 1 0 1 1 ×) (1) 0 0 0 0 1 ----------------------------------
(0) 1 1 0 1 1 (0) 0 0 0 0 0 （0) 0 0 0 0 0 (0) 0 0 0 0 0 (0) 0 0 0 0 0 (0) (1) (1) (0) (1) (1) ----------------------------------------(1) 0 0 1 0 1 1 1 0 1 1
（略）
13． "计算机应用"与"应用计算机"在概念上等价吗？用学科角度和计算机系统的层次结构来寿 命你的观点。
课后答案网
www.khd课后a答w案.网com
（略）
第二章运算方法和运算器 习题参考答案
1. 写出下列各数的原码、反码、补码、移码表示（用 8 位二进制数）。其中 MSB 是最高位（又 是符号位）LSB 是最低位。如果是小数，小数点在 MSB 之后；如果是整数，小数点在 LSB 之后。 (1) -35/64 (2) 23/128 (3) -127 (4) 用小数表示-1 (5) 用整数表示-1
2． 数字计算机如何分类？分类的依据是什么？
解：分类：
数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、 中型机、小型机、微型机和单片机六类。
分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、 指令系统规模和机器价格等因素。
[x]移=0.0111010
计算机体系结构课后答案和复习
第一章计算机体系结构的基本概念1.1名词解释：2.翻译——（基于层次结构）先把N+1级程序全部变换成N级程序之后，再去执行N级程序，在执行过程中，N+1级程序不再被访问。
3.解释——每当一条N+1级指令被译码后，就直接去执行一串等效的N级指令，然后再去取下一条N+1级指令，依此重复执行。
4.体系结构——程序员所看到的计算机的属性，即概念性结构与功能特性。
5.透明性——在计算机技术中，对本来存在的事物或属性，从某一角度来看又好像不存在的概念称为透明性。
6.系列机——在一个厂家生产的具有相同的体系结构，但具有不同的组成和实现的一系列不同型号的机器。
7.软件兼容——同一个软件可以不加修改地运行于体系结构相同的各档机器上，而且它们所获得的结果一样，差别只在于运行的时间不同。
8.兼容机——不同厂家生产的、具有相同体系结构的计算机。
9.计算机组成——计算机体系结构的逻辑实现。
10.计算机实现——计算机组成的物理实现。
11.存储程序计算机（冯·诺依曼结构）——采用存储程序原理，将程序和数据存放在同一存储器中。
指令在存储器中按其执行顺序存储，由指令计数器指明每条指令所在的单元地址。
12.并行性——在同一时刻或同一时间间隔内完成两种或两种以上性质相同或不同的工作。
13.时间重叠——在并行性中引入时间因素，即多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。
14.资源重复——在并行性中引入时间因素，是根据“以数量取胜”的原则，通过重复设置资源，尤其是硬件资源，大幅度提高计算机系统的性能。
15.资源共享——是一种软件方法，它使多个任务按一定的时间顺序轮流使用同一套硬件设备。
16.同构型多处理机——由多个同种类型、至少同等功能的处理机组成、同时处理同一作业中能并行执行的多个任务的机器。
17.异构型多处理机——由多个不同类型、功能不同的处理机组成、串行完成同一作业中不同任务的机器。
计算机组织与系统结构习题答案
第 4 章 习 题 答 案3. 已知某机主存空间大小为64KB ，按字节编址。
要求： （1）若用1K×4位的SRAM 芯片构成该主存储器，需要多少个芯片？ （2）主存地址共多少位？几位用于选片？几位用于片内选址？ （3）画出该存储器的逻辑框图。
参考答案： （1）64KB / 1K×4位 = 64×2 = 128片。
（2）因为是按字节编址，所以主存地址共16位，6位选片，10位片内选址。
（3）显然，位方向上扩展了2倍，字方向扩展了64倍。
下图中片选信号CS 为高电平有效。
A 15A 10A 9A 0D 0D 7……WE…4. 用64K×1位的DRAM 芯片构成256K×8位的存储器。
要求：（1） 计算所需芯片数，并画出该存储器的逻辑框图。
（2） 若采用异步刷新方式，每单元刷新间隔不超过2ms ，则产生刷新信号的间隔是多少时间？若采用集中刷新方式，则存储器刷新一遍最少用多少读写周期？ 参考答案：（1）256KB / 64K×1位 = 4×8 = 32片。
存储器逻辑框图见下页（图中片选信号CS 为高电平有效）。
（2）因为每个单元的刷新间隔为2ms ，所以，采用异步刷新时，在2ms 内每行必须被刷新一次，且仅被刷新一次。
因为DRAM 芯片存储阵列为64K=256×256，所以一共有256行。
因此，存储器控制器必须每隔2ms/256=7.8µs 产生一次刷新信号。
采用集中刷新方式时，整个存储器刷新一遍需要256个存储（读写）周期，在这个过程中，存储器不能进行读写操作。
A 17A 16A 15A 0D 0D 7………5. 用8K×8位的EPROM 芯片组成32K×16位的只读存储器，试问：（1）数据寄存器最少应有多少位？ （2） 地址寄存器最少应有多少位？ （3） 共需多少个EPROM 芯片？ （4） 画出该只读存储器的逻辑框图。
计算机组成与体系结构课后答案
计算机组成与体系结构课后答案【篇一：计算机组成与体系结构(linda null) 第五章课后习题讲解】、3、已知2m*16的主存储器的前两个字节中有如下的十六进制数值：字节0处为fe 字节1处为01，如果这些字节保存的是一个16位2补整数，问如果按照如下的方式存储数据，那么实际存放的十进制数值分别是多少？a) 存储器是大端格式 b) 存储器是小端格式答案：大端格式：fe01原码为：小端格式：01fe原码为：8、将下列表达式由中缀表示法变换成反向逆波兰（后缀）表示法：a)x*y+w*z+v*u b)w*x+w*(u*v+z)c)（w*(x+y*(u*v))）/(u*(x+y)) 答案：b)w*x + w*(u*v + z) =wx* + w*(uv* + z) =wx* + w*(uv*z +) =wx* + wuv*z + * =wx* wuv*z+*+c)（w*(x + y*(u*v))）/(u*(x + y)) =(w*(x + y*(uv*)))/(u*(xy+))=(w*(x + yuv**))/uxy+* =(w*(xyuv**+))/uxy+* =(wxyuv**+*)/uxy+*=wxyuv**+*uxy+*/9、将下列反向逆波兰式（后缀）表示法转换成中缀表示法：a)wxyz-+* =wxy-z+* =wx+y-z* =w*(x+y-z)b)uvwxyz+*+*+ =uvwxy+z*+*+ =uvwx*(y+z)+*+ =uvw+x*(y+z)*+=uv*(w+x*(y+z))+ =u+v*(w+x*(y+z))c)xyz+vw-*z++ =xy+zv-w*z++ =x(y+z)*(v-w)z++ =x(y+z)*(v-w)+z+ =x+((y+z)*(v-w)+z)11、如果某台计算机的指令格式为：指令的长度共11位，而地址域的大小占4位，试证明采用这种指令格式的计算机是否可能有如下的指令形式，并验证你的答案：5个二地址指令 45个一地址指令 32个零地址指令 000 xxxx xxxx 001 xxxx xxxx010 xxxx xxxx 5个二地址指令 011 xxxx xxxx 100 xxxx xxxx 45个一地址指令： 101 0000 xxxx16条 101 1111 xxxx110 0000 xxxx16条 110 1111 xxxx 111 0000 xxxx13条 1111100 xxxx 32个0地址指令 111 1110 000016条 111 1110 1111 111 1111 000016条 111 1111 1111b)假如某台采用上述指令格式的计算机体系结构，并设计了6个2地址指令和24个0地址指令，试问可以在该指令系统中添加的1地址指令的最大数目是多少？二地址：一地址：零地址：假设2地址这样用：【篇二：计算机体系结构课后习题原版答案_张晨曦著】............................................................... 1 第2章指令集结构的分类 ........................................................................................ 6 第3章流水线技术 (8)第4章指令级并行 (20)第5章存储层次 ....................................................................................................30 第6章输入输出系统 (38)第1章计算机系统结构的基本概念1.1 解释下列术语层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
计算机组织与系统结构第六章习题答案
习题1．给出以下概念的解释说明。
指令周期（Instruction Cycle）机器周期（Machine Cycle）同步系统（Synchronous system）时序信号（Timing signal）控制单元（Control Unit, CU）执行部件（Execute Unit，EU）组合逻辑元件（Combinational logic element）或操作元件（Operate element）时序逻辑元件（Sequential logic circuit）或状态元件（State element）多路选择器（Multiplexor）扩展器（Extension unit）“零”扩展（0- extend）“符号”扩展（Sign extend）算术逻辑部件ALU（Arithmetic Logic Unit）加法器（Adder）CPU总线（CPU Bus）寄存器堆（Register file）定时方式（Clocking methodology）边沿触发（Edge-triggered）寄存器写信号（Register Write）指令存储器（Instruction Memory）数据存储器（Data Memory）程序计数器（Program Counter）指令寄存器（Instruction Register）指令译码器（Instruction Decoder）时钟周期（Clock Cycle）主频（CPU Clock Rate / Frequency 转移目标地址（Branch target address）控制信号（Control signal）微程序控制器（Microprogrammed control）硬布线控制器（Hardwared control）控制存储器（Control Storage，控存CS）微代码（Microcode）微指令（Microinstruction）微程序（Microprogram）固件（Firmware）中断过程（Interrupt Processing）异常（Exception）故障（fault）自陷(Trap) 终止（Abort）中断（Interrupt）中断服务程序（Interrupt Handler）中断允许位（Interrupt Enable Bit）关中断（Interrupt OFF）开中断（Interrupt ON）中断响应（Interrupt Response）向量中断（Vector Interrupt）中断向量（Interrupt vector）中断向量表（Interrupt vector table）向量地址（vector Address）中断类型号（Interrupt number）2. 简单回答下列问题。
计算机组成与结构课后习题与解答第一章
第一章
问答题 1、解释下列术语 层次结构 计算机系统结构 计算机组成 计算 机实现 透明性 由上往下设计 由下往上设计 系列机 软件兼容 兼容机 模拟 仿真 虚拟机 宿主机 指令流 数据流 Amdahl定律 CPI MIPS MFLOPS
层次结构：计算机系统由硬件／器件和软件 组成，按功能划分成多级层次结构。从某 一层次的观察者看来，他只是通过该层次 的语言来了解和使用计算机，不必关心内 层的那些机器是如何工作和如何实现各自 功能的。
其中，R表示各种情况所占的比例。 根据加速比的计算公式,
4、如果某一计算任务用向量方式求解比用标 量方式求解要快20倍，称可用向量方式求 解部分所花费时间占总的时间的百分比为 可向量化百分比。请画出加速比与可向量 化比例两者关系的曲线。
设可向量化比例为Pvector，则加速比的计算 公式表示为：
计算机系统结构：作为计算机系统的软、硬 件的界面，主要研究软件、硬件功能分配 和对软件、硬件界面的确定，即哪些功能 由软件完成，哪些功能由硬件完成。
计算机组成：是计算机系统结构的逻辑实现，包括 机器内部的数据流和控制流的组成以及逻辑设计 等。
计算机实现：是指计算机组成的物理实现。它包括 处理机、主存等部件的物理结构，器件的集成度 和速度，信号传输，器件、模块、插件、底板的 划分与连接，专用器件的设计，电源、冷却、装 配等技术以及有关的制造技术和工艺等。
MIPS：它表示每秒百万指令条数。对于一个 给定的程序，MIPS 定义为：
MFLOPS：每秒百万次浮点操作次数，
2、想在系列中发展一种新型号机器，你认为下列哪些设想 是可以考虑的，哪些则是不行的？为什么？ （1）新增加字符数据类型和若干条字符处理指令，以支 持事务处理程序的编译。 （2）为增强中断处理功能，将中断分析由原来的4级增加 到5级，并重新调整中断响应的优先次序。 （3）在CPU和主存之间增设Cache存贮器，以克服因主 存访问速率过低而造成的系统性能瓶颈。 （4）为解决计算误差较大，将机器中浮点数的下溢处理 方法由原来的恒置"1"法，改为增设用只读存贮器存放下 溢处理结果的查表舍入法。 （5）为增加寻址灵活性和减少平均指令字长，将原来全 部采用等长操作码的指令改成有3类不同码长的扩展操作 码；并将源操作数寻址方式由原来的操作码指明改成增加 一个如VAX-11那样的寻址方式位字段来指明。 （6）将CPU与主存之间的数据通路宽度由16位扩到32位， 以加快主机内部信息的传送。 （7）为了减少使用公用总线的冲突，将单总线改为双总 线。 （8）把原来的0号通用寄存器改作为专用的堆栈指示器。
计算机组织与系统结构第九章习题答案
3. 假定一个政府机构同时监控100路移动电话的通话消息，通话消息被分时复用到一个带宽为4MBps的网络上，复用使得每传送1KB的通话消息需额外开销150µs，若通话消息的采样频率为4KHz，每个样本的量化值占16位，要求计算每个通话消息的传输时间，并判断该网络带宽能否支持同时监控100路通话消息？参考答案：每路移动电话1秒钟所要传输的数据量：4000HZ x(16/8)B=8000B=7.8125KB该网络传输1KB数据所需要的时间为：150µs+(1KB / 4MB)=394µs所以实际传输100路移动电话所需时间为：394µs/KB x7.8125KB x 100=0.31s因为0.31s小于1秒钟，故该网络带宽支持同时监控100路通话消息。
4．假定一个程序重复完成将磁盘上一个4KB的数据块读出，进行相应处理后，写回到磁盘的另外一个数据区。
各数据块内信息在磁盘上连续存放，并随机地位于磁盘的一个磁道上。
磁盘转速为7200RPM，平均寻道时间为10ms，磁盘最大数据传输率为40MBps，磁盘控制器的开销为2ms，没有其他程序使用磁盘和处理器，并且磁盘读写操作和磁盘数据的处理时间不重叠。
若程序对磁盘数据的处理需要20000个时钟周期，处理器时钟频率为500MHz，则该程序完成一次数据块“读出-处理-写回”操作所需的时间为多少？每秒钟可以完成多少次这样的数据块操作？参考答案：平均旋转等待时间：(1s / (7200/60)) / 2 ≈8.33/2 ≈4.17ms因为块内信息连续存放，所以数据传输时间：4KB / 40MBps ≈0.1ms平均存取时间T ：寻道时间+ 旋转等待时间+ 数据传输时间= 10ms + 4.17ms + 0.1ms = 14.27ms读出时间(写回时间)：14.27ms+2ms = 16.27ms数据块的处理时间：20000 / 500MHz ≈0.04ms因为数据块随机存放在某个磁道上，所以，每个数据块的“读出-处理-写回”操作时间都是相同的，所以完成一次操作时间：16.27ms x 2+0.04ms = 32.58ms每秒中可以完成这样的数据块操作次数：1s / 32.58ms ≈30次5. 假定主存和磁盘存储器之间连接的同步总线具有以下特性：支持4字块和16字块两种长度（字长32位）的突发传送，总线时钟频率为200MHz ，总线宽度为64位，每个64位数据的传送需1个时钟周期，向主存发送一个地址需要1个时钟周期，每个总线事务之间有2个空闲时钟周期。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
体系结构课后习题答案第二章1，设A,B,C 的内存地址分别是A[i],B[i],C[i],i 从1到1000 LOAD M (A[i]) ADD M (B[i]) STOR M(C[i])2, a LOAD M (2) 00000001|000000000010 b 一次3,在IAS 机上读取一个值的过程如下：IR 中操作码→控制总线，存储器地址X →MAR,MAR 中值→地址总线 X 中数据→数据总线，数总线地址→MBR 写入一个值：IR 中操作码→控制总线，存储器地址X →MAR,MAR 值→地址总线 MBR 值→数据总线，数据总线值→X 4,程序代码：LOAD M(0FA) ADD M(0FB) LOAD M(0FA)JUMP +M(08D,0:19) LOAD –M(0FA) ADD M(0FB)程序代码意图：首先装入0FA 值，然后与0FB 相加，再装入0FA 值，若AC 中值非负，取0FA 左指令再装入－（0FA ）将0FB 的值相加后装入AC 中 5，如图所示ACMQ算术－逻辑电路4040MBR I/O 设备IBR IR 控制电路PCMAR主存储器M40208401212840126,便于同时存取两个连续地址序号的存储单元，提高访问速度7,(1)存储器数据传输率快了32倍(2)数据通道最大数目增大了一倍(3)单通道最大数据传输速率提升了5倍。
各种技术的使用，提升了整机的性能。
8,回答正确，但是不适合用户理解。
MAC机的时钟速率是1.2ghz，P4为2.4ghz，而时钟速率在一定程度上反映了计算机的执行速度，所以P4的机器可能是目前最符合用户要求的机型。
9,在这种表示方法中，10个管表示了十个数字，而使用二进制可以表示错误！未找到引用源。
个数字10,（画图）略11，MIPS=错误！未找到引用源。
*错误！未找到引用源。
12,∵MIPS=错误！未找到引用源。
*错误！未找到引用源。
∴CPI(VAX)=5,CPI(IBM)=1.39IC≈错误！未找到引用源。
13,CPI=(1+2+2+2)/错误！未找到引用源。
=7*错误！未找到引用源。
MIPS=错误！未找到引用源。
*错误！未找到引用源。
=错误！未找到引用源。
*错误！未找到引用源。
=5.71*错误！未找到引用源。
T=7*错误！未找到引用源。
*错误！未找到引用源。
=1.75*错误！未找到引用源。
14,a:算术平均法适用于较多程序，抖动较大调和平均发适用于较少程序，抖动较小b:计算机A Ra=1/4×(100+0.1+0.2+1)≈25 MIPSRb=4/(1/100+10+5+1)=0.25 MIPS计算机B Ra=1/4×(10+0.1++1+1/8)=3.06Rb=4/(0.1＋1＋10＋8)＝0.21计算机C Ra=1/4×(5+5+2+1)=3.25Rb=4/(0.2+0.2+0.5+1)＝2.1故C>A>B第三章1 步骤一存储器CPU寄存器1 0011 1 pc2 5940 ac3 26 0011 ir5 00036步骤二存储器CPU寄存器1 00112 pc2 5940 0003 ac3 26 0011 ir5 00036步骤三存储器CPU寄存器1 00112 pc2 5940 0003 ac3 26 5940 ir5 00036940 0003步骤四存储器CPU寄存器1 0011 3 pc2 5940 0006 ac3 26 5940 ir5 0003 3＋3＝66940 0003步骤五存储器CPU寄存器1 0011 3 pc2 5940 0006 ac3 26 26 ir5 00036940 0003步骤六存储器CPU寄存器1 0011 4 pc2 5940 0006 ac3 26 26 ir5 00036 00063.2步骤一中详细解释:Pc中内容为300，将PC→MAR，然后将第一条指令装入数据总线，数据总线→MBR，MBR→IR3.3 (a)最大可直接寻址的容量是错误！未找到引用源。
b(b),1,取一次指令要两次访问存储器2,将降低存储器容量(c) 程序计数器和指令寄存器各需要24位和8位。
3.4(a)0~(错误！未找到引用源。
)(b) 0~(错误！未找到引用源。
)(c)I/O模块与CPU互连的特点(d) 错误！未找到引用源。
个，1个。
因为总共只有16位cpu地址，故处理器只能支持（16－I/O端口位数）的位数3.5T=1/2*错误！未找到引用源。
,外部数据总线L1=16，L=32(1)f=1/t=2*错误！未找到引用源。
∴v=错误！未找到引用源。
*f≈错误！未找到引用源。
b/s(2)能提高性能，由公式v＝1/T* 错误！未找到引用源。
可知f与L变大都可以提高传输速率3.6(1)电传输入→INPRINPR→CPU（经I/O模块）CPU→OUTR（经I/O模块）OUTR→电传输出(2)设置优先级，cpu处理为1，cpu通过I/O模块向外输出或者输入为2，电传输入/输出为3.设置中断允许位，当优先级较低的操作遇到高优先级操作的中断请求时，置IEN＝1，允许中断，从而实高速cpu处理与低速I/O处理的协调。
3.7(1)错误！未找到引用源。
(2)传指令时，为相同的传输速率传数据时，仍然为错误！未找到引用源。
倍差3.8这段时间一定比时钟周期小。
因为链式反应在一个时钟周期开始的时候应判断各主控方的优先级，只有该时间周期小于时钟周期才能即调整优先级又实现各主控方各自的操作。
3.9减小工作量，提高效率。
因为不用判断优先级为16的设备的TR线，任一高优先级设备可抢占该设备时间片，只有TR0－TR15都无效时，TR16自然使用时间片。
3.10 (1) 因为中断就是为了提高高速设备的使用效率，平衡高低速设备。
故优先级越低，其速率就越低，其余高优先级操作耗时都比其少，所以TR16的平均等待时间就最低。
（在该特定设备中）(2) 若其余操作一直请求使用时间片，这种条件下不成立。
3.11（a）时钟周期T = 1 / f = 100 ns读总线周期= 2.5T = 250 ns（b）250 – 20 = 230 ns处理器至少应在230ns时将数据放到总线上3.13（a）总线时钟周期= 1 / f * 109 ns =200 nsWrite信号宽度= 50 * 200 = 1000（b）（c）3.14（a）原周期= 4 + 4 * 3 =16时钟周期4 * 2 /16 = 50%（b）原周期= 4 + 3 * 3 + 13 = 26时钟周期4 * 2 / 26 = 30.8%3.15（a）Intel8088的总线宽度为8位时钟周期T = 1 / f = 1 / 8M =125 ns4 * 8 / 4T = 64M 位/s（b）2 * 8 / 4T = 32M 位/s3.16若使用偶对齐的字，取操作数需要4个存储器周期（包括取指令），4 *4 / 4M = 4 ms若使用偶对齐的字，取操作数需要8个存储器周期（包括取指令），8 *4 / 4M = 8 ms3.171 * 20% +2 * 40% + 4 * 40% = 2.6处理速率相对16位微处理器提高了1.6倍3.18处理器处理完一条指令后才会进入中断处理周期9 * T = 9 / f = 9 / 10M = 900 ns第四章4.1m=64，k=4组数v=m / k=64 / 4=16=2d，d=4块数4k=2s，s=12标记=s-d=8位块大小=2w=128*8=210，w=10主存地址= 标记组字8 4 104.2k = 2块大小=行大小=2w = 16，w = 4寻址单元数=2s+w = 64M= 64*220s + w = 26，s = 22cache的行数= k*v = k*2d = 8K / 16d = 8标记大小= s – d = 14主存地址= 标记组字14 8 44.3（a）直接映射地址标记=8 行=14 字=2 111111 11 0444 1666666 66 1999 2 BBBBBB BB 2EEE 3（b）全关联映射地址标记=22 字=2111111 044444 1666666 199999 2BBBBBB 2EEEEE 3（c）两路组关联映射地址标记=9 组=13 字=2 111111 022 0444 1666666 0CC 1999 2 BBBBBB 177 0EEE 34.4（a）地址长度=s+w=24寻址单元数=2s+w=224块大小=2w=4主存的块数=2s=222Cache行数=m=2r=214标记大小=s-r=8（b）地址长度=s+w=24寻址单元数=2s+w=224块大小=2w=4主存的块数=2s=222标记大小=s=22（c）地址长度=s+w=24寻址单元数=2s+w=224块大小=2w=4主存的块数=2s=222每组的行数=k=2组数v=2d=213Cache行数=k*v=2*213=214标记大小=s-d=94.5每组的行数=k=4块大小=行大小=2w=4*4=24，w=4行数=16k / 24 = 210=k*v组数v=210 / 22 = 28 = 2d，d=8标记s – d = 20主存地址= 标记组字20 8 4对于地址ABCDE8F8，转化为二进制为：1010 1011 1100 1101 1110 1000 1111 1000块号j=1010 1011 1100 1101 1110 1000 1111 1000 / 2w组号i=j mod v=（1010 1011 1100 1101 1110 1000 1111 1000 / 24）mod 28=27+23 + 22 + 2 + 1=143故地址ABCDE8F8映射到cache的第143组中四行中的任意一行4.8（a）块大小=2w= 8，w=3行数m=2r=32，r=5s + w = 16，s = 13主存地址= 标记行字8 5 3（b）0001 0001 0001 1011块号j = 0001 0001 0001 1011 / 8 = 29 + 25 + 21 + 20行号i = j mod m = （29 + 25 + 21 + 20）mod 25 = 3以此类推，1100 0011 0011 0100的行号为6；1101 0000 0001 1101的行号为3；1010 1010 1010 1010的行号为21。
另解：0001 0001 0001 1011（00011=3）1100 0011 0011 0100（00110=6）1101 0000 0001 1101（00011=3）1010 1010 1010 1010（10101=21）（c）0001 1010 0001 10000001 1010 0001 10010001 1010 0001 10110001 1010 0001 11000001 1010 0001 11010001 1010 0001 11100001 1010 0001 1111（d）32*8=256（e）标记用来将能装入同一行的不同块区分开来。