全差分共源共栅两级

下图为layout图，芯片面积为1200×1400μm2，包括35个 MOS管，2个电阻，8个电容，6个压焊点。
结论与展望
本文设计了一种高精度CMOS全差分运算放 大器，并详细讨论了其内部核心单元。整体电路 的版图采用了CSMC 0.5μm CMOS数模混合工艺模 型库布版。 为了达到预期的设计目标，在系统结构方 面，综合考虑了速度、功耗和动态特性的要求， 设计了一种全差分共源共栅两级OTA结构，并使用 了共模反馈电路来保证OTA输出信号共模电平的稳 定。在具体的电路设计中，设计了四电容共模反 馈电路，从而提高整体OTA增益、单位增益带宽和 相位裕度等指标，保证了所设计的OTA预期设计要 求。
备选运放结构
2.套筒式运放
闭增 很 运 筒 度 放 计 电 源 套 环益 难 放 式 快 的 对 压 共 筒 应缓 用 的 运 ， 优 于 增 栅 式 用冲 输 输 放 功 点 高 益 运 共 受器 入 出 也 耗 在 增 更 放 源 到， 输 摆 有 低 于 益 高 相 共 限使 出 幅 不 ， ， 的 ， 比 栅 制得 短 较 足 噪 套 需 更 ， 运 。套 路 低 之 声 筒 求 能 套 放 筒的，处低式。满筒与 式方这：。运套足式折 运式种套但放筒运运叠 放实结筒是的式放放式 的现构式套速运设的共
直 据 电初 能套 到 反 流始 较筒 共 馈 管电 好式 模 的 栅压 的运 电 输 压。 稳放 压 出 运 定在 稳 共 放 工高 定 模 的 作增 在 电 的工 。益 压 初作 的 与 始电 影 。 值流 响 由由 为下 的 尾 偏必 比 电 置须 较 给流 电稳 进 出管 路定 行 ，决 产尾 调 同定 生电 整 时， 的流 ， 根尾 电才 容 Vcntrl
全差分共源共栅两级运放的设计
单电源电压 开环增益 单位增益带宽
5V >80dB 20MHz
相位裕度
>45°
预备知识
CMOS技术(互补MOS)
ቤተ መጻሕፍቲ ባይዱ
预备知识
MOS管的器件模型与电路模型
(a)器件模型
(b)电路模型
ID =u n COX
W 1 [(VGS -VTH )VDS - VDS2 ] L 2
预备知识
备选运放结构
1.折叠式运放
高增 之 耗 入 足 压 使 大 折 。益 外 大 管 之 。 共 ， 叠 较，量和处但模可式 低折功共。折电以共 ，叠耗源由叠平使源 极式，共于式接输共 点共驱栅偏共近入栅 频源动管置源电和运 率共电，电共源输放 较栅压因流栅提出的 低运过此要运供短输 且放高通提放的路出 噪的。常供也一，摆 声电除会给有端可幅 较压此消输不电以较
CL
研究内容
二.偏置电路的设计
整个放大器要想高性能工作，偏置电路 所提供偏置电压的大小和稳定性起到决定性 的作用。偏置电路为放大器提供Vb1，Vb2， Vb3偏置电压，只要为偏置电路提供合适的 基准电流ISink，并设置合适的宽长比，就 能为放大器提供合适的偏置电压。
研究内容
三.共模负反馈电路的设计
版图设计的考虑
(1)噪声抑制 (2)寄生电容 (3)闩锁问题 (4)匹配问题 版图设计对电路性能的影响 (1)元件尺寸 (2)方向 (3)金属布线 (4)版图设计中的热分布问题
整体版图的设计
由于我们电路设计和测试的一些要求，所 以在作每一个电路模块的版图设计时都本着尽可 能提高的电路性能的思想，仔细设计每一个器件 的尺寸、形状及位置等有关因素。待各个电路模 块按要求设计完毕后，进行总体的布局布线。 必须要作DRC和LVS，DRC保证了版图设计不 违反工艺规则，LVS保证了版图与电路图的一致性， 也即保证了版图的正确性。最终，我们完成了整 个版图的设计。
备选运放结构
3.增益提高式运放
这速 的 负 反 增增 是度 增 载 馈 益益 增和 益 电 技 自结 益功 。 流 术 举构 提耗 伴 源 运 放的 高指 随 上 用 大增 运标 高 ， 到 器益 放却 增 因 共 ）提 的受 益 此 源 将高 主到 的 可 共 电运 要了 同 获 栅 压放 缺限 时 得 运 电（ 点制 ， 很 放 流也 。， 其 高 的 型叫
Vref
Vbias
Vbias Vref
仿真分析
本次设计采用华润上华CSMC0.6um 典型CMOS 工艺模型，工作电压5V，在Cadence Spectre下， 使用tt库进行仿真，仿真温度27摄氏度。 本章给出了本次设计电路的仿真结果，包括 静态功耗、等效输入噪声分析、等效输出噪声分 析、相频特性分析、差分输出摆幅分析。
-
三种运放结构特性对比
增 益 折叠式共源共 中 栅运放 套筒式共源共 中 栅运放 增益提高运放 高
运放结构
输出 摆幅 中 中 中
速 度 高 高 中
功 耗 中 低 高
噪 声 中 低 中
综上，设计中选择增益较高的传统的套 筒式共源共栅结构运放作第一级，选择简单 的共源结构作第二级，提供高的输出摆幅和 大的驱动电流。简单的两级运放的直流增益 比较小，因此我们采用共源共栅结构的增益 更大。总体设计由输入级、输出级、共模反 馈电路、频率补偿电路和偏置电路组成。
22MHz B
A
相频特性分析（不含米勒补偿）
满的 与 增 特左 足运 上 益 性图 了放 页 仍 曲为 系经 的 大 线未 统过 曲 于 图经 稳密 线 ，密 定勒 相 ， 当勒 条电 比 系 相电 件容 较 统 位容 。补 而 处 大补 偿 言 于 于偿 后，不 前 ，所稳 的 运设定 相 放 计 状 时频 态， 。
本文对OTA的各项性能指标进行了分析，并且使 用一级模型进行手工计算，使用level49模型进 行仿真，工作电压5V，在Cadence Spectre软件 下进行仿真调试。整个运算放大器的性能达到 了设计指标要求，各项性能指标罗列如下：
感谢各位老师指导！
1
180°
功耗分析
由整体电路的电源电压以及消耗的 由整体电路的电源电压以及消耗的电流得到整体电路的功耗。 电流得到整体电路的功耗
Pstatic (VDD VSS ) I
VDD ( I DS 13 I DS 11 I DS 12 )
(308.7uA 602.3uA 602.3uA) 5V 7.57mW
4.28V
版图设计
在完成所设计的电路的仿真后，就要进行电路 的版图设计，为投片提供技术文件，同时为后仿真提 供依据。该版图设计采用的是CSMC 0.5μm双层金属 的数模混合工艺。运算放大器电路的版图设计使用了 Cadence公司的Virtuoso，验证工具使用了该公司的 Diva进行在线版图验证，Dracula进行整体电路的验 证。所进行的验证包括设计规则检查(DRC, Design Rule Check)，电学规则检查(ERC,Electronic Rule Check)，版图与电路的一致性检查 (LVS, Layout VS Schematic)等。
幅频特性分析
110dB 80dB
整低线 体频如 。 ，电 段 左 路下图 超低 的 所 整 出频 增 示 体 了段 益 ， 电 预开 。 路 期环 可 点 的 设增 知 对 幅 计益 所 应 频 指可 设 的 特 标达 计 幅 性 的值曲 为 A
相频特性分析（含米勒补偿）
测所 的 看带 点 试对点 相 出宽 位 ，处 为 点 应 为 裕 相的 整 ，可 的 幅 度 位相 体 超以 频 频 要 裕位 电 过看 率 特 求 度裕 路 了出 值 性 。 为度 的 设单 为 曲 。 频 计位 单 线 由 率 要增 位 的 ，图 响 求益 增 单 超中 应 的带 益 位 过坐 在 宽 带 增 了标 单 可 宽 益 可位 达，带 以增。 由宽 益 点 。 ， 53° 45° 20MHz
在高增益放大器中，输出共模电平对器件的特 性和失配十分敏感，放大器的高增益会带来上下电流 源的不匹配，从而造成有些MOS管进入线性区影响正 常工作。保证电路正常工作能够允许的共模输入范围 也是极窄的。电路通常只在某个共模输入点上才能达 到所需的增益，在其它的共模输出电平上，都因为电 路的高增益使MOS管进入线性区而不能正常工作。所 以必须利用“共模反馈”增加电路的稳定性。
差分输出摆幅
小图 为刚 察 输 将 为观 差开 输 入 运 察 分始 出 源 放 得 输发 特 的 连 知 出生 性 交 成 差 摆失 的 流 缓 分 幅真 变 成 冲 输 的时 化 分 器 出 大的 。 的 形 摆 小峰 直 幅 式 幅 峰到度， 的 值波，改 大 。即 形 观 变 由 [21]
下图为两级运放拓扑图
电电出 式 左 路路摆 结、图 ， 提 幅 管 为构 为 供 。 为 尾， 两 为 电 其 第 电主 、 级 负 压 中 二 流要 运 载 偏 级 管提 、 放 电 置 、 共 。供 拓 容。 源 高、扑 结 增 图 。 、 、 构 、益 ， ， 来组 成 提 分 升 、满 第 、 别、运 足一 为由放 设级、 补 偏 的 、计 套 偿置输 要筒 求 、 。 M13 M14 M4 M5 M6 M7 M8 Vb1 Vb2 Vb3 Cc Rc M11 M12 M13 M1 M2 M3
MOS管体效应
当Vb<0,Vs=0时，将有很多的空穴被吸引到衬 底电极，留下大量负电荷，使耗尽层的厚度增 加，而阈值电压Vth是耗尽层电荷总数的函数， 从而使得Vb越负，阈值电压Vth越大，使得 MOS器件的工作特性改变
预备知识
MOS管沟道调制效应
MOS晶体管中,栅下沟道预夹断后、若继续增大Vds，夹断点会略向 源极方向移动。导致夹断点到源极之间的沟道长度略有减小，有效沟 道电阻也就略有减小，从而使更多电子自源极漂移到夹断点，导致在 耗尽区漂移电子增多,使Id增大，这种效应称为沟道长度调制效应。电 路设计中是不希望Id随Vds变化的，因此要考虑沟道调制效应的影响。
预备知识
亚阈值导电性
分析MOSFET时，我们假设当Vgs<Vth时器件会突然关断。实际当 Vgs和Vth相近时，存在一个弱的反型层，并有一些源漏电流。甚至当 Vgs< Vth时，Id也不是无限小而是与Vgs成指数关系。这种效应称为 “亚阈值导通效应”。 亚阈值导电会导致较大的功率损耗。
根据预期指标的要求，设计一个全差分运算 放大器。单级的套筒式共源共栅结构具有较高的 增益，可以满足本课题中对运放高速、高精度的 要求，但它严重限制了电路的输出摆幅，因此， 需要设计一种两级运放，将增益和摆幅的要求分 开处理，以来满足运放增益、功耗、建立时间、 输出摆幅、共模抑制比等各项指标要求。
其中5V为整体运放的电源电压，为尾电流管电流，和为两级运 放的第二级的管子消耗的电流，整体电路的功耗达到要求。
等效输入噪声
等效输入噪声在单位增益带宽内，为10.7nV /
Hz
等效输出噪声
输出等效噪声在频率小于100Hz时为 2.81mV / Hz 在频率大于10k时等效输出噪声为 20.80nV / Hz