并行计算课后答案

合集下载
相关主题
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

第三章互连网络

3.1 对于一颗K级二叉树(根为0级,叶为k-1级),共有N=2^k-1个节点,当推广至m-

元树时(即每个非叶节点有m个子节点)时,试写出总节点数N的表达式。

答:

推广至M元树时,k级M元树总结点数N的表达式为:

N=1+m^1+m^2+...+m^(k-1)=(1-m^k)*1/(1-m);

3.2二元胖树如图3.46所示,此时所有非根节点均有2个父节点。如果将图中的每个椭圆均视为单个节点,并且成对节点间的多条边视为一条边,则他实际上就是一个二叉树。试问:如果不管椭圆,只把小方块视为节点,则他从叶到根形成什么样的多级互联网络?

答:8输入的完全混洗三级互联网络。

3.3 四元胖树如图3.47所示,试问:每个内节点有几个子节点和几个父节点?你知道那个机器使用了此种形式的胖树?

答:每个内节点有4个子节点,2个父节点。CM-5使用了此类胖树结构。

3.4 试构造一个N=64的立方环网络,并将其直径和节点度与N=64的超立方比较之,你的结论是什么?

答:A N=64的立方环网络,为4立方环(将4维超立方每个顶点以4面体替代得到),直径d=9,节点度n=4

B N=64的超立方网络,为六维超立方(将一个立方体分为8个小立方,以每个小立方作为简单立方体的节点,互联成6维超立方),直径d=6,节点度n=6

3.5 一个N=2^k个节点的de Bruijin 网络如图3.48。

。。。

试问:该网络的直径和对剖宽度是多少?

答:N=2^k个节点的de Bruijin网络直径d=k 对剖宽带w=2^(k-1)

3.6 一个N=2^n个节点的洗牌交换网络如图3.49所示。试问:此网络节点度==?网络直径==?网络对剖宽度==?

答:N=2^n个节点的洗牌交换网络,网络节点度为=2 ,网络直径=n-1 ,网络对剖宽度=4

3.7 一个N=(k+1)2^k个节点的蝶形网络如图3.50所示。试问:此网络节点度=?网络直径=?网络对剖宽度=?

答:N=(k+1)2^k个节点的蝶形网络,网络节点度=4 ,网络直径=2*k ,网络对剖宽度=2^k

3.9 对于如下列举的网络技术,用体系结构描述,速率范围,电缆长度等填充下表中的各项。(提示:根据讨论的时间年限,每项可能是一个范围)

3.10 如图3.51所示,信包的片0,1,2,3要分别去向目的地A ,B ,C ,D 。此时片0占据信道CB ,片1占据信道DC ,片2占据信道AD ,片3占据信道BA 。试问:

1)这将会发生什么现象?

2)如果采用X-Y 选路策略,可避免上述现象吗?为什么?

答:

1)通路中形成环,发生死锁

2)如果采用X-Y 策略则不会发生死锁。因为采用X-Y 策略时其实质是对资源(这里是通道)进行按序分配(永远是x 方向优先于y 方向,反方向路由是y 方向优先于x 方向),因此根据死锁避免的原则判断,此时不会发生死锁。

3.12 在二维网孔中,试构造一个与X-Y 选路等价的查表路由。

答: 所构造路由表描述如下:

1)每个节点包括两张路由表x 表和y 表

2)每个节点包含其以后节点信息,如节点【1,2

】x 表内容为:【

2,2】【3,2】y 表内容为:【1,3】

选路方法:

节点路由时进行查表:先查x 表即进行x 方向路由,如果查表能指明下一跳方向则直接进入下一跳。如果不能则继续查y 表,直到到达目的地。

第四章 对称多处理机系统

4.1参照图4.20,试解释为什么采用WT 策略进程从2P 迁移到1P 时,或采用WB 策略将包含共享变量X 的进程从1P 迁移到2P 时,会造成高速缓存的不一致。

处理器高速缓存共享

存储器迁移写通写总线

过回之前

图4.20 进程迁移所造成的不一致性

答:采用WT 策略进程从2P 迁移到1P 后,2P 写共享变量X 为X ’,并且更新主存数据为X ’,此时1P 共享变量值仍然为X ,与2P 和主存X ’不一致。采用WB 策略进程从1P 迁移到2P 后,1P 写共享变量X 为X ’,但此时2P 缓存与主存变量值仍然为X ,造车不一致。

4.2参照图4.21所示,试解释为什么:①在采用WT 策略的高速缓存中,当I/O 处理器将一个新的数据'X 写回主存时会造成高速缓存和主存间的不一致;②在采用WB 策略的高速缓存中,当直接从主存输出数据时会造成不一致。

处理器I/O (写直达)总线

存储器存储器存储器输入()

输出()(写回)高速缓存

I/O处理机

图4.21 绕过高速缓存的I/O 操作所造成的不一致性

答:①中I/O 处理器将数据X ’写回主存,因为高速缓存采用WT 策略,此时P1和P2相应的高速缓存值还是X ,所以造成高速缓存与主存不一致。②直接从主存输出数据X ,因为高速缓存采用WB 策略,可能高速缓存中的数据已经被修改过,所以造成不一致。

4.3 试解释采用WB

策略的写更新和写无效协议的一致性维护过程。其中X 为更新前高速

缓存中的拷贝,'

X 为修改后的高速缓存块,I 为无效的高速缓存块。

(b)处理器P 1执行写无效操作后

(c)处理器P 1执行写更新操作后

(a)写操作前答:处理器P1写共享变量X 为X ’,写更新协议如图(c)所示,同时更新其他核中存在高速缓存拷贝的值为X ’;写无效协议如图(b)所示,无效其他核中存在高速缓存拷贝,从而维护了一致性过程。

4.4 两种基于总线的共享内存多处理机分别实现了Illinois MESI 协议和Dragon 协议,对于

下面给定的每个内存存取序列,试比较在这两种多处理机上的执行代价,并就序列及一致性协议的特点来说明为什么有这样的性能差别。序列①r1 w1 r1 w1 r2 w2 r2 w2 r3 w3 r3 w3;序列②r1 r2 r3 w1 w2 w3 r1 r2 r3 w3 w1;序列③r1 r2 r3 r3 w1 w1 w1 w1 w2 w3;所有的存取操作都针对同一个内存位置,r/w 代表读/写,数字代表发出该操作的处理器。假设所有高速缓存在开始时是空的,并且使用下面的性能模型:读/写高速缓存命中,代价1个时钟周期;缺失引起简单的总线事务(如BusUpgr ,BusUpd ),60

相关文档
最新文档