第二章逻讲义辑门电路
数字电子技术ch2逻辑门电路PPT课件
![数字电子技术ch2逻辑门电路PPT课件](https://img.taocdn.com/s3/m/ddabf080f111f18583d05acf.png)
3V
3V 2.3V
-12V
逻辑式:F=A+B
2020/10/30
逻辑符号:
A ≥1 F
B
河北工程大学 信电学9院
9
数字电子技术
2.3.2 三极管非门
+12 +3V 钳位二极管
V
R
A
1
R
2
D F
逻辑符号:
A1 F
2020/10/30
输入与输出电压关系表
uA uF
0V 3.7V 3V 0.3V
真值表
A
Rc 4 130 W
T4
T2
D
T成用和中T组极T用关321、 推于 带 间 和 成和 和于 速拉提负级,发提度D电电、式高载从射高阻阻T的开能极电RTR4c2b和2输关力同路的1、组R出速。时的集R成c4e级度输开电构2。。
+
–
T3
负载 vO 出两个相位相反的
Re2
– 信号,作为T3和T4
1K W
输出级的驱动信号;
开通时间ton:= td+ tr 关闭时间toff:= ts+ tf
河北工程大学 信电学7院
7
数字电子技术
2.3 基本逻辑门电路
2.3.1 二极管与门及或门
逻辑 变量
与+逻12辑V真值表逻辑 输入 输函出数
A A D1B
L L
00 0
B
0 D2 1 10
0 ( u0D=0.7V )
11 1
逻辑函数表达式
集电结反偏 集电结反偏 集电结正偏
UBE<0, UBE<0 UBE>0, UBE<0 UBE>0, UBE>0
iC = 0 uCE = VCC
第二章 逻辑门电路【PPT课件】
![第二章 逻辑门电路【PPT课件】](https://img.taocdn.com/s3/m/a29875dfe53a580216fcfee1.png)
NPN、NMOS 管,采用正电源,用正逻辑分析。
PNP、CMOS 管,采用负电源,用负逻辑分析。
(1)、逻辑非的概念:条件具备了,结果不会发生。条件 不具备,结果却发生。
~ 220V A
开关闭合为 1
开关断开为 0
F
灯亮为 1
灯不亮为 0
工作波形:
逻辑符号:
AF 01 10
逻辑表达式:
FA
VCC(12V) VCL(+3V)
AB F 00 0 01 0 10 0 11 1
特点: 二极管正极接输出。
实现逻辑与运算的电路叫做与门
有输0为出F0和, 输入A、B之间
0V
3V
A
的全电1压为和真1。值关系:
3V 0V
B
F
ABF ABF
R
0V 0V 0V 0 0 0 工作波形:
0V 3V 0V 0 1 0 3V 0V 0V 1 0 0
R
C1
RC
D
F
FABAB
R1 R2
即:当输入A、B中,只要
-VBB(-12V)
有一个0,输出就是1,只有输
入全为1时,输出才是0。
A
A
B
&
FB
F
或非门由二极管或门及反相器组成。
或非门有运1算为顺序0,是: 先或后非
或运算全:有01为为11, 。全0为0。 A
反相器输入是0, 输出为1。
B
即:当输入A、B中,只要有
F
A
C1
&
F
R1
AA
(2)、非门 反相器就是非门
R2
RC
D
T
VBB(-12V)
数字电子技术基础-第二章--逻辑门电路基础
![数字电子技术基础-第二章--逻辑门电路基础](https://img.taocdn.com/s3/m/93a736c76529647d272852ff.png)
A
≥1
B
L=A+B
负逻辑体制呢?
三、非门电路
第三节 TTL逻辑门电路
一、标准生产工艺的TTL非门的工作原理
TTL的含义:Transistor Transistor
(一)输入VI为高电平3.6V时
(二)输入VI为低电平0.3V 时
二、标准生产工艺的TTL非门的电 路结构特点
1、输入级采用三极管以提高工作速度。
➢ (2)把三极管放入电路中,电路的拓扑结构回到从前。假设 三极管处于临界饱和状态(三极管既可以认为是处于饱和状态 也可以认为是处于放大状态,在放大区和饱和区的交界区域, 此时时的三特极征管IC=既ßI有B)饱,和求状此态时时三的极特管征的VC集ES电=极0.临3V界,饱又和有电放流大I状CS 态, 进极而管求的出集基 电极极临可界能饱流和过电的流最大IBS电。流集。电极临界饱和电流ICS是三
5 60 10
0.0083(mA)
因为iB>IBS 所以三极管处于饱和状态,如图2-15中的 E点所示。
(2)vi=-2V
(二)双极型三极管的动态开关特性
(1)延迟时间td—— 从输入信号vi正跳变的 瞬 间开始,到集电极电流iC上升到0.1ICS所需的 时间
(2)上升时间tr——集电极电流从0.1ICS上升到 0.9ICS所需的时间。
5V 0V
5V 5V
输出 VL 0V 0V 0V 5V
A
&
L=A·B
B
负逻辑体制
A
≥1
B
L=A+B
输入
VA
VB
0V 0V
0V 5V
5V 0V
5V 5V
输出 VL 0V 0V 0V 5V
第2章 逻辑门电路1
![第2章 逻辑门电路1](https://img.taocdn.com/s3/m/db265a65a45177232f60a21f.png)
第2章逻辑门电路liuhaicheng@第2章 逻辑门电路Ø 用以实现基本逻辑运算和复合逻辑运算的单元电路称为逻 辑门电路,简称门电路。
Ø 常用的门电路有与门、或门、非门、与非门、或非门、异 或门等。
p 其中,与门、或门和非门是基本逻辑门。
Ø 构成门电路的电子器件有半导体二极管、三极管和场效应 管。
p 在数字电路中这些电子器件大都工作在开关状态。
Ø 数字电路中,一般用0V左右表示逻辑“0”,而用近似于5V、 3.3V等电压作为逻辑“1”。
Ø 采用5V作为逻辑“1”的称为5V逻辑电路,用3.3V作为逻辑 “1”的称为3.3V逻辑电路,依次类推。
liuhaicheng@第2章 逻辑门电路物理如何 实现的?……逻辑门电路的分类 分立门电路 逻辑门电路 集成门电路 TTL门电路 二极管门电路 三极管门电路 MOS门电路 NMOS门 PMOS门 CMOS门liuhaicheng@2.1.1 二极管与门和二极管或门电路1.二极管与门电路 二极管与门 分析如下: p VA=VB=0V:D1 和 D2 都导通, VF≈0.7V ,输出低电 平。
p VA=0V,VB=5V:D1 导通,由于钳位作用, VF≈0.7V , D2受反向电压而截止。
ü显而易见,门电路实 现了逻辑与,即F=A·B。
ü对于该电路,增加一 个输入端和一个二极 管,就可变成三输入 端与门。
即,按此办 法可构成更多输入与 门。
liuhaicheng@p VA=5V,VB=0V:D2导通,VF≈0.7V,D1截止。
p VA=VB=5V:二极管D1和D2都截止,VF=由上拉电阻 R拉至VCC(=5V)。
2.1.1 二极管与门和二极管或门电路2.二极管或门电路 二极管或门 分析如下: p 输入端A、B都为0V时: D1、D2两端的电压值均为0V,因此 都 处 于截 止状态 , 从 而 VF 被 电 阻 R 下拉为0V; p 若A、B中有任意一个为+5V,则D1、 D2中有一个必定导通。
数字逻辑电路教程PPT第2章逻辑门电路
![数字逻辑电路教程PPT第2章逻辑门电路](https://img.taocdn.com/s3/m/3d162d670812a21614791711cc7931b765ce7b9a.png)
TTL与非门的电压传输特性及 抗干扰能力
CD段(过渡区):
1始也、.3导都TV5管<通处有v, 于I<一T导21、 小通.4V段T状3,、时态TT间,54管管同T开4 时导通,故有很大电流
流TT,电平52管、过T压vO4=T管很RvO054管急电 趋大.3V趋剧阻 于的。于下, 截基饱降止极T2和管到,电导提低输流通供电出,
TTL与非门的电压传输特性及 抗干扰能力
AB段(截止区): vI<0.6V,输出电压vO不
随输入电压vI变化,保持 在高电平VH。 VC1<0.7V,T2和T5管截 止,T3、T4管导通,输出 为高电平,VOH=3.6V。 由于这段T2和T5管截止, 故称截止区。
TTL与非门的电压传输特性及 抗干扰能力
⒉工作原理
当输入端A、B、C中有任一
个输入信号为低电平 (VIL=0.3V)时,相应的发射结 导通,T1工作在深度负饱和 状态,使T1管的基极电位VB1 被箝制在 VB1=VIL+VBE1=0.3+0.7=1V, 集电极电位 VC1=VCES1+VIL=0.1+0.3=0.4V 使T2管截止,IC2=0, VE2=VB5=0V,故T5管截止。
TTL与非门的电压传输特性及 抗干扰能力
CD段(过渡区): 由于vI的微小变化而
引起输出电压vO的急 剧下降,故此段称为 过渡区或转折区。
TTL与非门的电压传输特性及 抗干扰能力
CD段中点对应的输入电压 ,既是T5管截止和导通的分 界线,又是输出高、低电平 的分界线,故此电压称阈值 电压VT(门槛电压), VT=1.4V。
第二章 集成逻辑门电路
集成逻辑门电路,是把门电路的所 有元器件及连接导线制作在同一块 半导体基片上构成的。
单元2集成逻辑门电讲义路 (2)
![单元2集成逻辑门电讲义路 (2)](https://img.taocdn.com/s3/m/1acf6f349b89680202d8252c.png)
单元 2 集成逻辑门电路
1
A
&
B2
C5&
D6
3
9&
4810Βιβλιοθήκη FCD 4011(a) 逻 逻 逻 逻
电平显示
VDD
F
14 13 12 11 10 9 8
CD 4011
1 2 34 5 6 7
AB
CD
逻辑电平
逻 b逻 逻 逻 逻 逻
单元 2 集成逻辑门电路
例2.2 利用一个TTL集成电路74LS00(4输入与非门)来构
单元 2 集成逻辑门电路
九、CMOS与非门
CMOS与非门与TTL与非 门虽然内部结构不同,但其 逻辑功能完全一致。图(a)给 出了CD4011引脚排列图。请 按照图(b)接线,测试其逻辑 功能,并填入表中。
真值表
AB Y
00 01 10 11
单元 2 集成逻辑门电路
VDD 4B 4A 4Y 3Y 3B 3A 14 13 12 11 10 9 8
74LS00
1 2 34567
A
BC
逻辑电平
逻 a逻 逻 逻 逻 逻 逻 逻 逻 IC逻 逻 逻 逻 逻 逻 逻
逻 b逻 逻 逻 逻 逻 逻 逻 逻 逻
单元 2 集成逻辑门电路
二、算术运算与电路
单元2集成逻辑门电路 (2)
精品
单元 2 集成逻辑门电路
2.1 常用集成逻辑门电路的功能测试
2.1.1 数字集成电路的封装及引脚
集成电路是将若干个晶体管、二极管和电阻集成 并封装在一起的器件。与分立电路相比,集成电路 使数字电路的体积大大缩小,功耗降低,工作速度 和可靠性得到提高。
单元 2 集成逻辑门电路
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
入全1出0 入全0出1 入同出0 否则出1 否则出0 入异出1
入同出1 入异出0
5. 正逻辑和负逻辑
• 在数字电路中,通常用电路的高电平和低电平来分别代表 逻辑1和逻辑0,在这种规定下的逻辑关系称为正逻辑。反 之称为负逻辑。
• 对于一个数字电路,既可以采用正逻辑,也可采用负逻辑。 同一电路,如果采用不同的逻辑规定,那么电路所实现的 逻辑运算是不同的。
用 , 此 时 β≈1 , =0.3+0.7 =1V,
使T3和D3截止,故VO= 0.3V,
输入级 中间级 输出级
实现输入全1,输出为0的 与非逻辑关系。 • 若A、B悬空,VCC R1 R3 仍使T2和T4饱和导通,输 出状态与A=1、B=1相同。
二. TTL与非门的技术参数
1.电压传输特性
• AB段截止区
正逻辑
负逻辑
输入
输出
X Y 或 与 或非 与非
L0 L 0 L 0 L 0 H1 H 1
L0 H 1 H 1 L 0 L0 H 1
H1 L 0 H 1 L 0 L0 H 1
H1 H 1 H 1 H 1 L0 L 0
输入
输出
X Y 与 或 与非 或非
L1 L 1 L 1 L 1 H0 H 0
L1 H 0 H 0 L 1 L1 H 0
A B
&
F
与逻辑真值表
输入
输出
VA VB
VF
00 0
01 0
1 00
11 1
2. 或门电路
• VA=VB=0V VF=VA(或VB) - 0.7 V = -0.7 V
• VA(或VB)=3V,V B (或VA)=0V VF= VA - 0.7V= 2.3 V
• VA=VB=3V VF =VA(或VB) - 0.7V=2.3 V
• 如果将高于电平3V代表逻辑 1,低于0.3V电平 代表逻辑0, 将上述结果画在同一表中。
• 表中逻辑关系: 入有0,出为1,入有1,出为0 。
• 逻辑符号:
A1 F
非逻辑真值表A F=Ā来自01 104. 复合逻辑门
• 由基本逻辑门组成的逻辑电路称为复合逻辑门。常用的有 与非门、或非门、异或门和同或门。其特征为:
平V)O=,V实CC-现VB输E3入-V有D30=,3.6输V出(为高1电的 逻辑关系。
2. VA=VB=3.6V(高电平) • V的 发C射VCRB结11=R3处3×使于0T.截72=和止2T.lV状4饱,态和T,导1 的而通两集,电个T1
结处于正向偏置的导通状态。
T1 处 于 倒 置 运 VC2=VCE2+VBE4
VI< 0.6V时 , T1 导 通 VB1小 于 1.3V,T2和T4截止,而T3和D3 导通,VO=3.6V。 • BC段线性区
VI=(0.6 ~ 1.3V) , VB2 在 0.7 ~ 1.4V之间,,T2导通,工作于放 大 区 , 而 T4 仍 然 截 止 , VI↑→VC2↓→VO ↓。 • CD段转折区
第二章逻辑门电路
精品
2.1 开关元件的开关特性
1. 二极管的开关特性
• 二极管的开关特性表现在导通与截止两种不同状态之间 的转换过程。
2. 晶体管的开关特性 • 晶体管可看成一个由基极电流控制的无触点开关,晶体
管截止时,开关断开,饱和时,开关闭合。
2.2 基本逻辑门电路
1. 与门电路
• VA=VB=0V VF=VA(或VB) +0.7 V = 0.7 V
H0 L 1 H 0 L 1 L1 H 0
H0 H 0 H 0 H 0 L1 L 1
• 除在特殊情况下注明为负逻辑外,通常采用正逻辑。
例1:已知三输入与非门中输入A、B和 输出F的波形如图所示,请在(1)~ (5)波形中选定输入C的波形 。 解:满足入全1,出为0的有 (1)、(2)、(3); 同时满足入有0,出为1的有 (1)、(2)、(3)。 所以(1)、(2)、(3)都可作为 输入C的波形 。
0
例2:己知两输入与非门的输入波形如 图A和B 所示,请在(1) ~(4)波形 中选择输出F的波形。如果B=0, 输出F波形如何 ?
解:满足入全1,出为0的有 (2)、(4); 同时满足入有0,出为1的有 (2) 。 所以 (2) 是输出F波形。
例3:逻辑门的输入端A、B和输出 波形图所示,请列出真值表, 写出逻辑门的表达式。
• TTL电路在中、小规模集成电路方面应用广泛。TTL 电路的基本环节是与非门,本节先介绍TTL与非门的 工作原理及参数,然后介绍集电极开路TTL与非门和 TTL三态门等。
一. 基本TTL与非门工作原理
1. 输入至少有一个为低电平0.3V
• VVTA2B和=1=0T.3V4V不A+,足VTB以E1的1导=0A通.3发V而+射截0.结7止V导=。1通V,, • V使CTC3通和过D3R导2向通T,3提UR供2≈基0,极电流,
名称 表达式 符号
真值表
逻辑 功能
与非门 或非门 异或门 同或门
F = A B F=A+B F=AB+AB=A+ B F=A+ B=AB+AB
A B
&
F
A B
>1
F
A B
=1
F
A B
=
F
001 011 101 110
001 010 100 110
000 011 101 110
001 010 100 111
• 如果将高于2.3V电平代表逻辑1, 低于0V电平代表逻辑0,将上述结 果画在同一表中。
• 表中逻辑关系:
输入全0,输出为0,否则输出为1。
• 逻辑符号: A B
>1
F
或逻辑真值表
输入
输出
VA VB
VF
00 0
01 1
10
1
11 1
3. 非门电路
• VA=0V VF=3 V
• VA=3V VF= VC = 0.3 V
• VA(或VB)=3V,V B (或VA)=0V
VF= VB+0.7V= 0.7 V
• VA=VB=3V VF =VA(或VB)+0.7V=3.7 V
• 如果将高于3V电平代表逻辑1,低 于0.7V电平代表逻辑0,将上述结 果画在同一表中。
• 表中逻辑关系:
输入全1,输出为1,否则输出为0。
• 逻辑符号:
解:
AB F 00 0 01 1 10 1 11× F=A+B 或
FAB
2.3 TTL数字集成逻辑门电路
• TTL是晶体管——晶体管逻辑(Transistor一Transistor Logic)电路的简称。在TTL门电路中,输入和输出部 分的开关元件均采用三极管(也称双极型晶体管),因 此得名TTL数字集成电路。