基于差放的相位差测量电路的设计及仿真

合集下载

基于STM32的全相位FFT相位差测量系统

第33卷第3期2010年6月电子器件Chinese Journal of Electr on DevicesVol .33　No .3Jun .2010收稿日期:2010-01-07 修改日期:2010-01-20The All 2Ph ase FFT Ph ase D i fference Measure ment Syste m B ased on ST M32Q IU L iangfeng,L IU J ingbiao 3,YU Haibin(School of E lectronics &Infor m ation,Hangzhou D ianzi U niversity,Hangzhou 310018,China )Abstract:For the need of signal phase difference measure ment in m ilitary and civil engineering fields ,based on A ll 2phase measure ment theory (a kind of FFT ).and the AR M company ’s high 2perfor mance p r ocess or,32B itCortex M32core ST M32F103,we designed and built a l o w 2cost,si m p le structure,fast p r ocessing and effective phase difference measure ment syste m.After by sa mp ling 127point and treating of the m,we make 64point FFT and achieve the signal phase measure ment .The tests show that the syste m has an effective res oluti on accuracy of 1degree .Key words:phase difference measure ment;ST M32;A ll 2phase FFT;si m ulati on testing EEACC:7310H基于ST M32的全相位FFT 相位差测量系统邱良丰,刘敬彪3,于海滨(杭州电子科技大学电子信息学院,杭州310018)摘　要:针对军用和民用工程领域信号相位差测量的需要,基于全相位测量理论,使用AR M 公司的高性能32B it Cortex M32内核处理器ST M32F103,设计并制作了一个低成本,结构简单,处理速度快而有效的相位差测量系统,通过采样了127个点,处理后做64个点的FFT,实现了信号相位差的测量。

基于单片机的智能rlc测试仪的设计【毕业设计论文】[管理资料]

基于单片机智能RLC测试仪的设计毕业设计摘要本文主要论述了基于凌阳SPCE061A单片机的智能RLC测试仪的设计，利用单片机对R、L、C等参数进行测量，可以充分利用单片机的运算和控制功能，方便地实现测量，使测量精度得到提高。

同时用软件程序代替一些硬件测量电路，可在硬件结构不变的情况下，修改软件以增加新的功能。

能够很好的完成对RLC参数的测量，以满足现代测控系统的需要。

关键词：单片机；SPCE061A；RLC测试仪ABSTRACTIt is mainly discussed in this paper that the design of intellectual RLC parameter measurer based on Lingyang SPCE061A MCU. MCU use of R, L, C, and other parameters measured, can take full advantage of MCU processing and control functions, to facilitate the realization of measurements for improved measurement accuracy. Simultaneously uses the software procedure to replace some hardware metering circuits, may in the hardware architecture invariable situation, revi se software to increase the new very good completing to the RLC parameter survey, satisfy the modern observation and control system the need.Keywords: MCU；SPCE061A；RLC testing device目录摘要 (I)ABSTRACT (II)目录 (III)前言 (V)1 系统测试原理与总体方案设计 (1)RLC测试原理 (1)相位+有效值测量 (1)相位+有效值测量方案的软仿真 (2)RLC参数测量方法 (3)总体设计方案 (4)系统原理框图 (4)整个系统工作流程 (4)系统设计中的难点和关键技术 (5)2 RLC测试仪硬件部分实现 (6)-5V电源的设计 (6)标准正弦信号发生模块 (6)标准正弦信号的原理 (6)AD9850芯片简介 (8)AD9850硬件电路图及单片机程序 (9)3 I-V变换模块 (11)I-V变换方案设计 (11)I-V变换的硬件电路 (11)4 同时采样模块 (12)同时采样模块方案设计 (12)A/D芯片的选择 (12)ADS7861芯片介绍 (13)ADS7861转换时序的逻辑控制 (13)5 单片机系统设计 (16)SPCE061A单片机概述 (16)单片机的电源设计 (16)SPCE061A最小系统 (17)6 RLC测试仪应用软件设计 (18)数据采集模块程序流程图 (18)中断程序流程图 (19)主程序流程图 (19)结论 (21)参考文献 (22)致谢 (23)附录 (24)前言随着微电子技术、计算机技术、软件技术的高度发展及其在电子测量技术与仪器上的应用，新的测试理论、新的测试方法、新的测试领域以及新的仪器结构不断出现，在许多方面已经冲破了传统仪器的概念，电子测量仪器的功能和作用发生了质的变化。

相位差检测

目录一、题目要求 ........................................................ 错误!未定义书签。

二、方案设计与论证 ............................................ 错误!未定义书签。

移相电路 ......................... 错误!未定义书签。

检测电路 ......................... 错误!未定义书签。

显示电路 ......................... 错误!未定义书签。

三、结构框图等设计步骤................. 错误!未定义书签。

设计流程图........................ 错误!未定义书签。

电路图 ........................... 错误!未定义书签。

移相电路图................... 错误!未定义书签。

检测电路图................... 错误!未定义书签。

显示电路图................... 错误!未定义书签。

四、仿真结果及相关分析................. 错误!未定义书签。

移相效果 ......................... 错误!未定义书签。

相位差波形........................ 错误!未定义书签。

相位差度数........................ 错误!未定义书签。

五、误差分析........................... 错误!未定义书签。

误差分析 ......................... 错误!未定义书签。

六、总结与体会......................... 错误!未定义书签。

七、参考文献........................... 错误!未定义书签。

八、附录............................... 错误!未定义书签。

Multisim仿真软件的相位差测量方法

Multisim仿真软件的相位差测量方法Multisim是一款功能强大的仿真软件。

它拥有丰富的工具和模块，能够实现各种电路的设计、仿真和分析。

其中，相位差测量是电子工程中常用的一种测试方法，也是Multisim中的一项基础功能。

本文将介绍Multisim如何进行相位差测量。

一、相位差的概念和测量相位差是指两个信号之间的时间延迟。

在电子工程中，相位差常用于比较两个信号的相对时间位置，用来判断是否符合预期的设计要求。

如果相位差符合预期，那么电路就可以正常工作，如果相位差不正确，则可能会导致电路出现故障或者严重失效。

在Multisim中，相位差是指两个信号的相对相位差，通常用角度（degree）或者弧度（radian）表示。

相位差可以通过两个信号在时间轴上的差值来计算。

如果两个信号的周期相同，则相位差可以用信号的相位角（phase angle）来表示。

相位差的表示方法有很多种，下面是一些常用的表示方法：1. 角度表示：相位差可以用角度表示，通常用degree表示，一个周期为360度。

2. 弧度表示：相位差可以用弧度表示，通常用radian表示，一个周期为2π（约等于6.28）。

3. 周期表示：相位差可以用周期表示，用一个信号的周期表示另一个信号的相位延迟，通常用T表示。

4. 时差表示：相位差可以用时差表示，即两个信号之间的时间差，通常用t表示。

二、Multisim中的相位差测量方法Multisim中提供了多种方法来测量相位差，下面是一些常用的方法：1. 用示波器测量相位差示波器是电子工程中经常用来测量信号的一种仪器。

在Multisim中，示波器也可以用来测量相位差。

首先，需要将两个信号分别输出到示波器中。

然后，可以使用示波器中的相位差测量功能来计算相位差。

具体步骤如下：1. 将示波器拖入工作区，并将两个信号线分别连接到示波器上。

2. 点击示波器，进入示波器的设置界面。

3. 在设置界面中，可以选择要测量的信号，以及相位差计算的方式。

基于三相电缆仿真模型的低压电缆绝缘监测方法

基于三相电缆仿真模型的低压电缆绝缘监测方法发布时间：2021-06-01T05:34:27.129Z 来源：《中国电业》（发电）》2021年第4期作者：简志超[导读] 实验证明：低压电缆RLC参数影响着绝缘性能，调整RLC参数的数值，可提高低压电缆的使用寿命和安全性。

广东电网有限责任公司东莞供电局广东东莞摘要：针对三相低压电缆应用环境的特殊性，本文建立了三相电缆仿真模型，并基于三相相位差分析法和调节电缆的RLC参数，对三相电缆模型进行了仿真实验。

通过改变电缆绝缘电阻和线路电阻的RLC数值大小，获取电缆的电流波形图，测量电源端、电缆的三相相位差值和电流大小。

实验证明：低压电缆RLC参数影响着绝缘性能，调整RLC参数的数值，可提高低压电缆的使用寿命和安全性。

关键词：三相电缆模型；相位差分析法；RLC参数；绝缘性能0引言低压电缆常被用于特定环境中，如煤矿井下等复杂环境，是低压电网传输电力、保证电能供应的重要设备[1-3]。

但是，由于高温、潮湿、烟尘等环境因素，进一步加剧了电缆绝缘性能的下降, 导致漏电事故的发生，故需要维护人员定期对低压电缆的绝缘情况进行诊断[4-7]。

传统的人工检测电缆方法需要在区域性停电状态下进行，具有主观性强、误差大、效果不佳的缺点，不仅浪费了劳动力资源，停电效应还带来了巨大的经济损失[8-10]。

因此，非常有必要利用新颖的技术对低压电缆绝缘性能开展研究。

为了提高维护人员对电缆绝缘性能的监测效率、保证低压电网的安全可靠运行，本文提出了基于三相电缆仿真模型的低压电缆绝缘监测方法。

实验通过MATLAB软件搭建三相电缆模型，改变模型中低压电缆的RLC参数数值，测量电缆前后端三相电流的大小和相位差值，分析对地绝缘阻值大小、电流三相相位差和电流大小与绝缘性能的关系，以达到对低压电缆绝缘性能的监测目的。

1三相电缆模型在低压电网的正常工作状态下，电缆的绝缘水平与其对地绝缘电阻的RLC参数数值变化有着密切关系。

相位差测量电路的设计

关键词：单片机，测量，相位差
Ａｂｓｔｒａｃｔ
Ｔｈｅｔｒａｄｉｔｉｏｎａｌｍｕｌｔｉ－ｐｈａｓｅｍｅｔｅｒｎｅｅｄｔｏｆｉｌｍａｓｍａｌｌｓｃａｌｅｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｓ，ｎｏｔｏｎｌｙｔｈｅａｃｃｕｒａｃｙｏｆｐｈａｓｅｄｉｆｅｒ — ｅｎｃｅｍｅａｓｕｒｅｍｅｎｔｃｉｒｃｕｉｔｃｏｍｐｌｅｘｉｔｙｉｓｎｏｔｈｉｇｈ，ａｎｄｔｈｅｎａｒｒｏｗｒａｎｇｅｏｆｆｒｅｑｕｅｎｃｉｅｓｕｓｅｄ，ＳＯｉｎｐｒａｃｔｉｃｅｔｈｅｒｅａｒｅｄｒａｗ—
时刻和终了时刻的准确性上存在有问题。主要表现在：定时器从应该开始计时到实际开始计时存在有时间差，即出现了计时延
图２带通滤波器
２．２信号比较环节信号经过带通滤波器滤掉高频干扰和低频漂移信号并进行
１３２相位差源自测量电路的设计相位差测量电路的设计
ＤｅｓｉｇｎｏｆＣｉｒｃｕｉｔｉｎＰｈａｓｅＤｉｆｆｅｒｅｎｃｅＭｅａｓｕｒｅｍｅｎｔ
刘龙飞王根岭肖培如（浙江理工大学信息电子学院，浙江杭州３１００１８）
摘要
传统的相位差测量仪需要采用多片中小规模集成电路，不仅电路复杂，测量相位差的精度不高，而且使用的频率范围

基于FPGA的相位差测量模块的设计

基于FPGA的相位差测量模块的设计相位差测量设计思路相位差测量设计要求基于FPGA设计一个测量两路同频率信号相位差的模块，具体要求如下：测量信号频率范围： 20Hz～20kHz ，精度：2度，测量波形：方波。

自行设计相位差可控双路输出脉冲源作为被测对象。

发挥部分：（1）相位差和频率交替显示或同时显示（2）提高测量精度（3）拓宽频率范围到20Hz～200kHz（4）设计出一套相位计前置整形电路方案（采用模拟电路或者模数混合，仅设计和仿真，不制作），要求能自适应峰峰值在0.2V至5伏的非方波输入信号，尽量减少两路输入信号幅度不一致引入的误差，带宽不小于20Hz～20kHz，输出信号能接入本课题设计的相位差测量模块。

相位差测量设计方案根据题目要求，我们组把这个模块的设计分为四个子模块，分别为：信号源的发生、频率计的设计、相位差的测量和四位LED相位差显示。

信号源的发生产生两路同频、相位差可控的信号；频率计的设计是借用信号源产生的信号，然后根据内部晶振产生闸门宽度为1秒的闸门信号，在高电平时开始计数，记得的周期个数，即信号源产生信号的频率；相位差的测量是先通过测量两路信号的上升沿之间内部晶振的周期数，然后由此周期数换算出相位差，再通过VHDL语言内部函数转换成十进制数输出到显示模块。

RTL图如下：模块程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY kzys ISPORT ( CLK : IN STD_LOGIC;KG : IN STD_LOGIC;ZS : IN NATURAL;KG_OUT: OUT STD_LOGIC );END entity kzys;ARCHITECTURE one OF kzys ISSIGNAL CNT: NATURAL;BEGINPROCESS(KG,CLK)BEGINIF KG='0' THEN CNT<=0;KG_OUT<='0';ELSIF CLK'EVENT AND CLK='1' THEN IF CNT<ZS THENCNT<=CNT+1;ELSEKG_OUT<='1';END IF;END IF;END PROCESS;END;library ieee;use ieee.std_logic_1164.all;entity xhk isport(sw_1:in std_logic_vector(4 downto 0); f_out1:out natural;y_out2:out natural );end xhk;architecture one of xhk isbeginprocess(sw_1)begincase sw_1 iswhen "00001"=>f_out1<=499999;y_out2<=277778;when "00010"=>f_out1<=499999;y_out2<=625000;when "00011"=>f_out1<=499999;y_out2<=1666667;when "00100"=>f_out1<=6666;y_out2<=5556;when "00101"=>f_out1<=6666; y_out2<=11111;when "00110"=>f_out1<=6666; y_out2<=16667;when "00111"=>f_out1<=499; y_out2<=1806;when "01000"=>f_out1<=499; y_out2<=1667;when "01001"=>f_out1<=499; y_out2<=625;when "01010"=>f_out1<=82; y_out2<=174;when "01011"=>f_out1<=82; y_out2<=81;when "01100"=>f_out1<=82; y_out2<=220;when "01101"=>f_out1<=49;y_out2<=32;when "01110"=>f_out1<=49;y_out2<=65;when "01111"=>f_out1<=49;y_out2<=122;when "10000"=>f_out1<=0;y_out2<=0;when others=>f_out1<=0;y_out2<=0;end case;end process;end;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY plfsq ISPORT ( clk: IN STD_LOGIC; ZS: IN NATURAL;KG: IN STD_LOGIC;F_OUT : OUT STD_LOGIC );END ;ARCHITECTURE one OF plfsq IS SIGNAL FULL: STD_LOGIC ;BEGINPROCESS(clk)VARIABLE CNT8 : NATURAL;BEGINIF KG='0' THENFULL <='0';CNT8 :=ZS;ELSIF clk'EVENT AND clk='1' THEN IF CNT8 >0 THENCNT8:=CNT8-1;ELSECNT8 :=ZS;FULL <= NOT FULL;END IF;END IF;END PROCESS ;PROCESS(clk,FULL)BEGINIF KG='1' THENIF clk 'EVENT AND clk = '1' THEN IF FULL = '1' THEN F_OUT <='1'; ELSE F_OUT <='0';END IF;END IF;END IF;END PROCESS;END one;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY plfsqy ISPORT ( clk: IN STD_LOGIC; ZS: IN NATURAL;KG: IN STD_LOGIC;F_OUTY : OUT STD_LOGIC );END ;ARCHITECTURE one OF plfsqy IS SIGNAL FULL: STD_LOGIC ;BEGINPROCESS(clk)VARIABLE CNT8 : NATURAL;BEGINIF KG='0' THENFULL <='0';CNT8 :=ZS;ELSIF clk'EVENT AND clk='1' THEN IF CNT8 >0 THENCNT8:=CNT8-1;ELSECNT8 :=ZS;FULL <= NOT FULL;END IF;END IF;END PROCESS ;PROCESS(clk,FULL)BEGINIF KG='1' THENIF clk 'EVENT AND clk = '1' THEN IF FULL = '1' THEN F_OUTY <='1'; ELSE F_OUTY <='0';END IF;END IF;END IF;END PROCESS;END one;信号源的发生：library ieee;use ieee.std_logic_1164.all;entity xhy isport(sw_1:in std_logic_vector(4 downto 0); clk:in std_logic;kg:in std_logic;f_outy:out std_logic;f_out:out std_logic);end xhy;architecture qq of xhy iscomponent xhkport(sw_1:in std_logic_vector(4 downto 0);f_out1:out natural;y_out2:out natural ); end component ;component kzysPORT ( CLK : IN STD_LOGIC; KG : IN STD_LOGIC;ZS : IN NATURAL;KG_OUT: OUT STD_LOGIC ); end component;component plfsqyPORT ( clk: IN STD_LOGIC; ZS: IN NATURAL;KG: IN STD_LOGIC;F_OUTY : OUT STD_LOGIC ); end component; component plfsqPORT ( clk: IN STD_LOGIC;ZS: IN NATURAL;KG: IN STD_LOGIC;F_OUT : OUT STD_LOGIC );end component;signal a,b:NATURAL;signal c:STD_LOGIC;beginu1:xhk port map( sw_1=>sw_1,f_out1=>a,y_out2=>b);u2:kzys port map(zs=>b,clk=>clk,kg=>kg,kg_out=>c);u3: plfsqy port map(clk=>clk,ZS=>a, KG=>C,F_OUTY=>F_OUTY); u4: plfsq port map(clk=>clk,ZS=>a,KG=>KG,F_OUT=>F_OUT); END ARCHITECTURE qq;library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cnt10 isport(clk,en,clr:in std_logic;count10:buffer integer range 0 to 400000000); end cnt10;architecture art of cnt10 isbeginprocess(clk,clr,en)beginif clr='1'thencount10<=0;elsif rising_edge(clk)thenif(en='1')thencount10<=count10+1;end if;end if;end process;end art;频率计的设计：use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity freq_measure isPort( clk0 : instd_logic;wave1 : in std_logic;q : out integer range 0 to 400000000);end freq_measure;architecture art of freq_measure iscomponent cnt10port(clk,en,clr:in std_logic;count10:buffer integer range 0 to 400000000);end component;signal en1,clr1 : std_logic;signal date:integer range 0 to 400000000;beginprocess(clk0)variable cnt:integer range 0 to 6;beginif rising_edge(clk0) thenif cnt = 0 then clr1 <= '1';cnt:=1;elsif cnt > 5 then cnt := 0;q<=date;else cnt := cnt+1;clr1 <= '0';en1 <= '1';end if;end if;end process;u1 : cnt10 port map(clk=>wave1,en=>en1,clr=>clr1,count10=>date);end art;library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity measure_n isPort( clk,clk0,clk1:instd_logic;n_out:out std_logic_vector(15 downto 0));end measure_n;architecture art of measure_n issignal count0,count01,count02,count1,count2 : std_logic_vector(15 downto 0);signal x,y,a,clk10,clk11,clk20,clk21: std_logic;beginprocess(clk,clk0,clk1,x,y,count1,count2)beginif clk'event and clk='1'thencase a iswhen '0'=>clk10<=clk0;clk11<=clk1;if clk10='0' and clk11='0'thencount1<=(others=>'0');end if;if clk10='0'thenx<='1';end if;if x='1' thenif clk10='1' thenif clk11='0' then y<='1'; end if;if y='1' thenif clk11='1' thencount01<=count1;count1<=count1;elsecount1<=count1+1;end if;end if;end if;end if;if count01=0 thena<='1';else a<='0';end if;when '1'=>clk20<=clk1;clk21<=clk0;if clk20='0' and clk21='0'then count2<=(others=>'0');end if;if clk20='0'thenx<='1';end if;if x='1' thenif clk20='1' thenif clk21='0' then y<='1';end if;if y='1' thenif clk21='1' thencount02<=count2;count2<=count2;elsecount2<=count2+1;end if;end if;end if;end if;if count02=0 thena<='0';else a<='1';end if;when others=>a<='1';end case;count0<=count01 or count02;end if;n_out<=count0;end process;end art;library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity consider1 isport ( clk :in std_logic;n1:in std_logic_vector(15 downto 0);freq:in integer range 0 to 400000000;cout:out std_logic_vector(15 downto 0));end consider1;architecture arch of consider1 issignal c0,c1,e,e0,d0,d1:integer range 0 to 400000000;signal count:std_logic_vector(15 downto 0); signal m:std_logic_vector(15 downto 0); beginprocess(n1,clk)beginif rising_edge(clk) thenm<=n1;c0<=conv_integer(m);d0<=c0*151;d1<=d0/1024;end if;end process;process(clk,freq)beginif rising_edge(clk) thenc1<=freq;e<=c1*d1;e0<=e/2048;count<=conv_std_logic_vector(e0,16);end if;end process;cout<=count;end arch;library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity count isport( clk:in std_logic;c_in:in std_logic_vector(15 downto 0);qa1,qb1,qc1,qd1:out INTEGER RANGE 0 TO 9); End count;architecture art of count isSignal a:integer range 0 to 400000000;signal m: std_logic_vector(15 downto 0); BeginProcess(clk,c_in)variable ai,bi,ci,di:integer range 0 to 9; beginif clk'event and clk='1' thenm<=c_in;a<=conv_integer(m);di:=(a-ai-10*bi-100*ci) /1000;ci:= (a-ai-10*bi)/100;bi:= ((a-ai) rem 100)/10;ai:=a rem 10;end if;qd1<=di;qc1<=ci;qb1<=bi;qa1<=ai;end process;end art;相位差的测量：library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity phase_measure1 isport( clkin,clk0in,clk1in:in std_logic;qa1out,qb1out,qc1out,qd1out:out integer range 0 to 9 );end;architecture art of phase_measure1 iscomponent measure_nPort( clk,clk0,clk1:instd_logic;n_out:out std_logic_vector(15 downto 0));end component;COMPONENT freq_measurePort( clk0 : instd_logic;wave1 : in std_logic;q : out integer range 0 to 400000000 );end COMPONENT;component consider1port ( clk :in std_logic;n1:in std_logic_vector(15 downto 0);freq:in integer range 0 to 400000000;cout:out std_logic_vector(15 downto 0));end component ;component countport( clk:in std_logic;c_in:in std_logic_vector(15 downto 0);qa1,qb1,qc1,qd1:out integer range 0 to 9);end component;signal d,f: std_logic_vector(15 downto 0);signal e: integer range 0 to 400000000;beginu1: measure_n portmap(clk=>clkin,clk0=>clk0in,clk1=>clk1in,n_out=>d);u2: freq_measure port map(clk0=>clkin,wave1=>clk0in,q=>e);u3: consider1 port map(clk=>clkin,n1=>d,freq=>8192,cout=>f);u4: count portmap(clk=>clkin,c_in=>f,qa1=>qa1out,qb1=>qb1out,qc1=>qc1out,qd1=>qd1out);end art;四位LED相位差显示：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY BCD7 ISPORT(BCD:IN INTEGER RANGE 0 TO 9;LED:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END;ARCHITECTURE ART OF BCD7 ISBEGINLED<= "0111111"WHEN BCD= 0 ELSE "0000110"WHEN BCD= 1 ELSE "1011011"WHEN BCD= 2 ELSE "1001111"WHEN BCD= 3 ELSE "1100110"WHEN BCD= 4 ELSE "1101101"WHEN BCD= 5 ELSE "1111101"WHEN BCD= 6 ELSE "0000111"WHEN BCD= 7 ELSE "1111111"WHEN BCD= 8 ELSE "1101111"WHEN BCD= 9 ELSE "0000000";END ART;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; ENTITY Vhdl1 ISPORT(LOCK:IN STD_LOGIC;QA,QB,QC,QD:IN INTEGER RANGE 0 TO 9;LEDA,LEDB,LEDC,LEDD:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END;ARCHITECTURE ART OF Vhdl1 ISSIGNAL QAL,QBL,QCL,QDL:INTEGER RANGE 0 TO 9; COMPONENT BCD7PORT(BCD:IN INTEGER RANGE 0 TO 9;LED:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END COMPONENT;BEGINPROCESS(LOCK)BEGINIF(LOCK'EVENT AND LOCK='1')THENQAL<=QA;QBL<=QB;QCL<=QC;QDL<=QD;END IF;END PROCESS;U1:BCD7 PORT MAP(QAL,LEDA); U2:BCD7 PORT MAP(QBL,LEDB); U3:BCD7 PORT MAP(QCL,LEDC); U4:BCD7 PORT MAP(QDL,LEDD); END ART;。

毕业设计 - 基于Multisim的相位鉴频电路的仿真分析

毕业设计题目：基于Multisim的相位鉴频电路的仿真分析学生姓名： **学生学号： *******系别：电气信息工程学院专业：通信工程届别： 2014届指导教师： **电气信息工程学院制2013年5月摘要鉴频是调频的逆过程，广泛采用的鉴频电路是相位鉴频器。

其鉴频原理是：先将调频波经过一个线性移相网络变换成调频调相波，然后再与原调频波一起加到一个相位检波器进行鉴频。

因此实现鉴频的核心部件是相位检波器。

相位检波又分为叠加型相位检波和乘积型相位检波，利用模拟乘法器的相乘原理可实现乘积型相位检波。

调频波的特点是振幅保持不变,而瞬时频率随调制信号的大小线形变化，调制信号代表所要传送的信息，我们在分析或实验时，常以低频正弦波为代表。

鉴频的目的就是从调频波中检出低频调制信号，即完成频率—电压的变换作用。

能完成这种作用的电路被称为鉴频器。

相位鉴频器是利用双耦合回路的相位-频率特性将调频波变成调幅调频波,通过振幅检波器实现鉴频的一种鉴频器。

它常用于频偏在几百KHz以下的调频无线接收设备中。

常用的相位鉴频器根据其耦合方式可分为互感耦合和电容耦合两种鉴频器。

调相波的解调电路,是从调相波中取出原调制信号,即输出电压与输入信号的瞬时相位偏移成正比,又称为鉴相器。

对于调频波的解调电路来说,是从调频波中取出原调制信号,即输出电压与输入信号的瞬时频率偏移成正比,又称为鉴频器。

与调幅接收机一样，调频接收机的组成也大多采用超外差式的。

在超外差式的调频接收机中，鉴频通常在中频频率上进行。

在调频信号的产生、传输和通过调频接收机前端电路的过程中，不可避免地引入干扰和噪声，它们对FM信号的影响，主要表现为调频信号出现了不希望有的寄生调幅和寄生调频。

要消除由寄生调幅所引起的鉴频器的输出噪声，通常在末级中放和鉴频器之间设置限幅器。

就功能而言，鉴频器是将输入调频波进行特定的波形变换，使变换后的波形包含反映瞬时频率变化的平均分量，然后通过低通滤波器取出所需解调电压。

基于LabVIEW的相位差测量研究与实现

基于LabVIEW的相位差测量研究与实现作者：***来源：《科技风》2022年第20期摘要：随着科学技术的飞速发展，相位差在工业控制、仪器仪表、汽车技术等诸多领域中都有着广泛应用，测量相位差在科學研究中变得越来越重要，文章阐述了相位差的概念、测量相位差的作用和意义。

在分析对比各种测量方法的特点之后，选择了利用相关分析原理来对相位差进行测量。

首先在软件中模拟了两路同频的正弦信号来测量相位差，然后通过NI公司提供的NI-PCI-6036E数据采集卡搭建了一个平台来对实际的两路信号进行测量，该方法是在LabVIEW平台上通过图形化编程语言来实现，和传统的相位差测量方法相比，相关分析法具有抗干扰能力强、测量精度高的特点，利用LabVIEW软件搭建的测量平台使用起来方便、编程容易，最终的用户界面较好，具有操作简便、实用等优点。

关键词：相位差;测量;虚拟仪器（LabVIEW）;相关分析1 常见的相位差测量方法1.1 直接测量法相位差可以通过在双踪示波器中显示的两路波形来确定，如图1所示，在相同的时间周期内，两个波形与横坐标的两个交点（正斜率过零点或负斜率过零点）之间的坐标值即为两者的相位差所对应的时间，先到达零点的为超前波，图1中所示，i2滞后u2。

相位差与过零点的选取没有关系。

该方法适用于信号幅值较大的场合，要预先对被测量信号进行滤波处理来去掉被测信号中的杂质信号，为了使测量的结果更加精确可靠，应该对过零点附近的测量值进行最小二乘法（残差平方和最小）直线拟合处理。

因此，通过该方法测量相位差会有很大的误差，其原因有：第一，在确定过零点的时间时，如果没有精度较高的仪器，就会出现很大的时间误差;第二，在进行滤波和去噪处理时，有可能造成原始信号的失真;第三，使用最小二乘法对数据进行拟合时，也有可能产生一定的误差。

1.2 脉冲响应法1.3 相敏检波法2 基于虚拟仪器的相位差相关法测量3 基于虚拟仪器相位差相关法的硬件实现通过以上的分析可知，在电类学科中用相关分析原理来进行相位差的测量具有很大的实用价值，并且利用图形化编程语言来编程实现具有很大的发展前景。

Multisim仿真软件的相位差测量方法

Multisim仿真软件的相位差测量方法作者：潘蓉来源：《数字技术与应用》2016年第07期摘要：Multisim为电路的仿真及测量提供了很多便捷的功能，但其在正弦稳态等电路分析中测量电压相位差存在误差，为了解决这一问题，提出了Multisim软件中“单一频率交流分析法”。

本文通过实例电路的仿真测量，说明了测量方法，由此证明了Multisim软件中“单一频率交流分析法”对相位差测量的精确性。

关键词：Multisim 相位差测量单一频率交流分析法中图分类号：TP212 文献标识码：A 文章编号：1007-9416（2016）07-0240-02Multisim是一款功能强大的模拟与数字电路混合仿真软件，被广泛应用于模拟电子技术、数字电子技术和电路分析的仿真分析与设计。

相位差是正弦稳态电路分析中一个非常重要的参数，是比较两个同频率正弦信号之间的关系唯一指标。

在Multisim中，相位差的测量有三种方法：一是用双踪示波器和电流探针测量出两个正弦信号的波形，然后拖动示波器面板上的测量指针，测量两个正弦信号初相位对应的时间差，再根据正弦信号一个周期对应的相位角为360°，人工计算上述时间差相当的角度。

二是瞬态分析法测量出两个正弦信号的波形，测量两个正弦信号初相位对应的时间差。

相位差的计算方法和方法一完全相同。

三是用“单一频率交流分析”法。

前两种方法优点是直观，缺点是测量误差大，但是“单一频率交流分析”法可以准确地测量出电路中任意一点电压和电流的相位差。

1 Multisim软件中单一频率交流分析法介绍单一频率交流分析（Single Frequency AC Analysis）用来测试电路对某个特定频率进行交流频率响应分析的结果，该功能创建了某个特定频率下电压、电流和电源相量的文本输出。

分析结果以输出信号的实部/虚部或者幅度/相位的形式给出。

首先创建需分析的电路图，执行Simulate →Analysis →Single Frequency AC Analysis命令，弹出Single Frequency AC Analysis对话框。

一种基于ARM Cortex微控制器的相位差检测方法

第9卷第5期信息与电子工程 Vo1．9，No．52011年10月 INFORMATION AND ELECTRONIC ENGINEERING Oct．，2011 文章编号：1672-2892(2011)05-0600-04一种基于ARM Cortex 微控制器的相位差检测方法刘世国，彭春荣(中国科学院电子学研究所传感技术国家重点实验室北方基地，北京 100190)摘要：针对周期信号之间的小相位差难以检测的问题，提出了一种基于ARM Cortex 高性能微控制器，采用相位差放大处理技术的相位差检测方法，先使用放大器和比较器对初始信号进行处理，产生3个方波信号，然后利用ARM Cortex 处理器I/O 口的中断功能来检测相位差。

根据本方法进行了系统的软件、硬件设计和实际信号测试，测试结果表明：信号在1 kHz 时不确定度能达到2%。

关键词：相位差；ARM Cortex 处理器；微控制器；中断中图分类号：TN919.5；TP273 文献标识码：APhase difference measurement based on ARM cortex MCULIU Shi -guo，PENG Chun -rong(State Key Lab of Transducer Technology，Institute of Electronics，Chinese Academy of Sciences，Beijing 100190，China)Abstract: This paper presents a phase difference measurement method of two sine signals based onAdvanced RSIC Machines(ARM) Cortex Micro Control Unit(MCU). This measurement method firstlymagnifies the phase difference，then it uses the interrupt function I/O port of ARM MCU to detect thephase difference. The hardware and software of the detecting system are designed and tested. Theprecision of measurement reaches 2% when the frequency of input signals is 1kHz during testing.Key words: phase difference；Advanced RSIC Machines；Micro Control Unit；interrupt相位差的测量常应用在通信、仪器仪表设计、工业生产等诸多领域[1]，它像电压和电流一样是一种非常重要的信号量，但对它的测量相比电压、电流等物理量要复杂些，目前主要有两类检测方法：时域法和频域法。

第6章相位差测量

u2 (t) U2m cos
滤波后的直流电压：
请思考：相位差刻度如何标定? U0 U 2m cos
第6章相位差测量
二、相位差—电压转换式数字相位计
1.原理框图: 相位差时间间隔电压数字式显示φ
?Φ
双稳电路
1LSB＝?
第6章相位差测量
2.原理波形图
Φ
1LSB＝ Ug／360
T
U0 Ug T
± 7 × 10-9 / 闸门
9位/秒
7ns～7000s
20ns～7000s
0～360 °（精度 0.05 度）
0～1 × 1012
第6章相位差测量
习题六
p.191 6.2 6.3 6.5
2
缺点：相移调节范围小，不同相移输出电压幅度不同
第6章相位差测量
②一种改进的RC移相器
R Rc
uo与ui之间的相位差 00～－1800
第6章相位差测量
SP3386型高精度通用计数器/相位计
频率范围
动态范围测量精度测频分辨率测周范围测时范围相位测量计数测量
通道 1 和通道 2
0.14mHz～150MHz
调节
电压表或电流表或示波器
抵消被测信号间的相位差
第6章相位差测量
2.移相器 ①RC移相器相位差00～－900
相位差00～900
(a)低通滤波器：如图(a)
输出电压与输入电压的相位差为 arctan[1/(RC)]
(b)高通滤波器：如图(b)
输出电压与输入电压的相位差为
arctan[1/(RC)]
u2 (t) U2m sin（t－）
U2m sin (t－T）

基于labview的相位差测量——过零鉴相法

基于LabVIEW的相位差测量——过零鉴相法基于LabVIEW的相位差测量——过零鉴相法刘倩1，方卫红1，司良群1，吴刚1，沈小东2（1．后勤工程学院后勤信息工程系，重庆 400016；2．后勤工程学院营房管理与环境工程系，重庆 400016）摘要：利用LabVIEW软件工作平台和NI公司的Lab-PC-1200型数据采集卡完成了虚拟相位差计的软面板设计、程序框图设计和总体调试工作。

具体包括：信号的采集、信号的处理和结果的显示。

本文采用了过零鉴相法测量相位差的基本原理实现了对两列同频正弦信号相位差的测量，并对实验数据进行了结果分析。

所有的理论研究都通过数字化仿真实验进行了验证，由此证明了结果的正确性和合理性。

关键词：LabVIEW；虚拟仪器；相位差1 系统结构本虚拟仪器采用美国NI公司的Lab-PC-1200型数据采集卡，将其直接插入到计算机的总线扩展插槽内构成PC-DAQ(Data Acquisition)插卡式虚拟仪器。

主要测量两个同频正弦信号的幅值、频率、相位差等。

并且具有波形显示、波形调整和数据存储的功能。

系统的软面板如图1所示。

本文主要介绍相位差的测量方法。

图1 虚拟相位差计软面板2 过零鉴相法原理过零鉴相法的依据是：两列正弦信号间存在相位差，因而其正向或负向过零点会存在时间差。

如能测得这个时间差，就可计算出相位差。

设两列输入信号分别为1,，如图2所示，图中T 为被测信号的周期，2sT为信号的采样周期，tΔ为信号1,过零时间差，n为信号1,零点之间的采样点数。

信号1,经数据采集A/D转换后得两个离散序列：222()()()()(){}111110,1,2,1v n v v v v N=−L…（1）()()()()(){}222220,1,2,1v n v v v v N=−L (2)图2 过零鉴相的原理设()1v n的第一个正向过零的采样点个数为，而1n()2v n的第一个正向过零点的采样点个数为，则2n()1v n、的相位差为：()2v n(12360360st T nT Tφ°°Δ=⋅Δ=⋅⋅−)n（3）3 过零鉴相法的实现实现过零鉴相法测相位差的程序框图如图3所示。

相位差检测电路

课程设计报告课程电子测量与虚拟仪器题目相位差检测电路系别物理与电子工程学院年级08级专业电子科学与技术班级08电科（3）班学号0502083（02 14 23 24）学生姓名崔雪飞陈祥刘刚李从辉指导教师徐健职称讲师设计时间2011-4-25~2011-4-29目录第一章绪论 (2)第二章题目及设计要求 (3)2.1题目要求 (3)2.2设计要求 (3)第三章方案设计与论证 (4)3.1移相电路设计 (4)3.2检测电路设计 (4)3.3显示电路设计 (5)第四章结构框图等设计步骤 (6)4.1设计流程图 (6)4.2模块分析 (7)4.2.1 移相电路 (7)4.2.2 检测电路 (7)4.2.3 显示电路 (8)4.3结果显示 (9)4.4总电路图 (11)第五章误差分析 (12)第六章总结体会 (13)第七章参考文献 (14)附录 (15)第一章绪论随着电子技术和计算机技术的发展,电子设计自动化(E-DA) 技术使得电子电路设计人员在计算机上能完成各种电路的设计,性能分析和有关参数的测试等大量的工作。

Multi-sim2001是加拿大InteractiveImageTechnologies公司2001年推出的Multisim最新版本,是一个专门用于仿真与设计的工具软件,它丰富的元件库中提供数千种电路元件,随时可以调用;它提供了多种测试仪器仪表,可方便的对电路参数进行测试和分析。

移相器在新一代移动通信、电子战、有源相控阵和智能天线等系统中获得广泛的应用。

移相器在电子系统中的主要作用是调整系统接收 /发射时电路中的信号相位。

本文将介绍用Multisim软件的部分集成电路和控制部件等各种元件来完成移相电路的设计和仿真。

使用Multisim交互式地搭建电路原理图，并对电路进行仿真。

Multisim提炼了SPICE仿真的复杂内容，这样无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。

相位差测量电路设计

本科毕业设计( 20１５届）题目：相位差测量电路的设计学院:机电工程学院专业:自动化学生姓名：学号:指导教师：职称(学位):讲师合作导师:职称(学位）：完成时间:2015 年 5 月 28日成绩:黄山学院教务处制原创性声明兹呈交的设计作品，是本人在指导老师指导下独立完成的成果。

本人在设计中参考的其他个人或集体的成果，均在设计作品文字说明中以明确方式标明。

本人依法享有和承担由此设计作品而产生的权利和责任。

声明人(签名)：年月日目录摘要.................................................................................................错误!未定义书签。

英文摘要.ﻩ错误!未定义书签。

1 绪论ﻩ11.１研究背景及意义ﻩ错误!未定义书签。

1．2 发展现状和发展趋势ﻩ错误!未定义书签。

1．2．1国外发展状况........................................................错误!未定义书签。

1.2.2 国内发展状况ﻩ错误!未定义书签。

1.2.3 发展趋势........................................................................错误!未定义书签。

2 相位差测量的基本原理.............................................................错误!未定义书签。

２.1 相位的基本概念.............................................................错误!未定义书签。

2.２相位差测量原理ﻩ错误!未定义书签。

2.3 电路设计原理...................................................................错误!未定义书签。

Multisim环境中正弦交流量相位差仿真测量研究

Multisim环境中正弦交流量相位差仿真测量研究摘要：交流量相位差的测量是交流电路分析的难点。

Multisim仿真软件环境中提供了虚拟瓦特表、虚拟示波器、测量探针等多种交流量相位差的测量方法。

测量探针法操作简单，测量结果直观易得。

关键词：电工 EDA 相位差在电路分析中，电压、电流相位差的测量有着很重要的意义，如电路性质的判断，功率因素的计算等。

Multisim仿真软件对电路分析与设计的仿真结果准确度较高，且方便高效。

在Multisim环境中提供众多虚拟测量仪器仪表，利用这些虚拟仪器仪表可采用多种测量方法测量交流电压、电流相位差。

1．用虚拟示波器和电流探针测量相位差在Multisim仿真环境中建立如图1所示电路，其中XSC1为虚拟示波器（Oscilloscope），XCP1为电流探针（Current Probe）。

同实体示波器一样虚拟示波器只能显示电压波形图，不能直接显示电流的波形图。

通常需要显示电路电流波形时，一般用小阻值取样电阻将电路电流转换为取样电阻电压后经示波器显示其波形。

因电阻元件的电压、电流同频同相，所以取样电阻电压波形与电路电流波形同频同相。

在Multisim仿真软件中虚拟工具电流探针（Current Probe）的功能就像取样电阻一样将电路电流转换为电压，可供虚拟示波器等仪器测量使用。

双击电流探针元件，在“Current Probe properties”属性窗口中的“Ratio of Voltage toc urrent”框中设置其“V/mA”参数，其默认值为“1V/mA”。

如图1所示仿真电路中虚拟示波器A通道显示三相电路W相电压波形，B通道经电流探针显示三相电路W相电流波形。

并设置“Global preference（全局变量）”/“Simulation（仿真）”/“Positive Phase Shift direction（正相移方向）”/“⊙Shift lest（左移）”。

相位差测量电路设计

本科毕业设计( 2015 届 )题目：相位差测量电路的设计学院：机电工程学院专业：自动化学生姓名：学号：指导教师：职称（学位）：讲师合作导师：职称（学位）：完成时间：2015 年 5 月 28日成绩：黄山学院教务处制原创性声明兹呈交的设计作品，是本人在指导老师指导下独立完成的成果。

本人在设计中参考的其他个人或集体的成果，均在设计作品文字说明中以明确方式标明。

本人依法享有和承担由此设计作品而产生的权利和责任。

声明人（签名）：年月日目录摘要 (1)英文摘要 (2)1 绪论 (2)1.1 研究背景及意义 (3)1.2 发展现状和发展趋势 (3)1.2.1 国外发展状况 (3)1.2.2 国内发展状况 (4)1.2.3 发展趋势 (5)2 相位差测量的基本原理 (5)2.1 相位的基本概念 (5)2.2 相位差测量原理 (5)2.3 电路设计原理 (6)3 设计与分析 (6)3.1 移相电路 (6)3.1.1 方案分析 (6)3.1.2 移相电路设计 (8)3.2 检测电路 (8)3.2.1 方案分析 (8)3.2.2 检测电路设计 (11)3.2.3 LM339特性分析 (12)3.2.4 双稳态触发器 (13)3.3 计数显示电路 (14)3.3.1 方案分析 (14)3.3.2 计数显示电路设计 (14)3.3.3 数码管工作原理 (15)4 仿真与调试 (16)5 实验分析 (18)总结 (19)参考文献 (20)致谢.................................................................................................错误!未定义书签。

附录 (21)相位差测量电路设计机电工程学院自动化专业指导老师：（讲师）摘要: 随着计算机以及电子技术的发展，相位差测量技术作为常用的信号测量技术，得到了快速发展，已经成为现代科学研究不可或缺的一部分。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

性不高（ｏＨ１ｋｚ时，ｌ法间接测量计算结果为图方＿３８９，理论结果比较误差为１４￣而文中提供７。￣与７．８７
．很近的时候。量的效果很不理想，测这是增大误差的一１１电路组成个重要原因：其次是测得的结果还需经过相关公式间接计算而得．过程显得繁琐。其这显然不符合Ｍｕｉｍｈｓｉ
一
尽显了仪器仪表众多、方便快捷等多个特点。但是被溺电路的输入端日接入一个交流信号源或者函数信Ｎｕｔｉｌｓｉｍ没有直接测量电压楣位差的仪表可用（件号发生器．即波特图示仪是在既定频率下以扫描信号软有直接显示比较两个电位的电位差的仪器．也即波特源（其初相位为ｏ）设ｏ为参考，量某一信号与其之间测
常用的相位差处理方法圆。
伊一９一幻： —ｘ３。竺６：。 — ６。ｏｏ
Ｔ
（）１，
从上面的求解过程可知．ｌ中的读数指针Ｔ图ｌ和１２都需要依靠鼠标的人为移动得以定位．因此其精准
如图４和图５左图所示．将读数指针１定位到
１０Ｈ０ｋｚ时，经相位差测量电路后出现约为００３．．７￣小
于０１；定位到１ｋｚ时．现的误差约为００７￣．。当０Ｈ出．３０电路中Ｒ和Ｒ为电位器，作用是对输入信号进（处图中未显示，实际已测量）小于００￣，２其此但，．１。当把读行一定比例的线性缩小（其缩小比例为Ｍ）因为需书指针２定位到１误差时．可测量的最大频率为１设．ｏ．要考虑到后续运放对最大输入信号大小的限制．必须３ＭＨｚ７。也即呈现频率越大．误差就越大的规律左图将大的输入信号经过一定的处理才方便使用．以Ｒｌ是将单个运放的ＵｉＧｉａｄｉｔ设置为所ｎｔａｎＢｎｗｄｈｙ— 和Ｒ２保证了后续电路的正常运行在实际使用时必２００ＭＨｚ时所得结果，但设置为软件默认ＩＯｚ．ＯＭＨ时
图２相位差测量框图
、方法误差仅为００９）特别是对相位差小，．￣，０即两波形１相位差测量电路
软件的便捷使用风格。
图３相位差测量电路的组成
圈
双踪示波器测量相位差图
相位差测量电路主要由电压比例调节电路、电压跟随电路和核心部分差动放大电路三部分组成．如图３所示。主要器件有三个运放．四个较大线性电阻和两
统．它用软件的方法虚拟电子与电工元器件以及电子同工作的测量电路。本电路具体由波特图示仪、信号与电工仪器和仪表．通过软件将元器件和仪器集合为源、测量电路和被测电路组成。波特图示仪可用来测量
体。可实现计算机仿真设计和虚拟实验．泛应用于电路或系统的幅频特性与相频特性．类似于频率特性广基础电类实验教学中。多年的教学过程中，软件也测试仪，于其本身没有信号源，在该由因此，使用时需在在
图示仪脚。须借助双踪示波器将所需要比较的两个的相位之差的鼹）必。其测量框图如图２。电压波形显示出来，后测量两者的时间差Ａ，根然Ｔ再
据已知的正弦信号周期Ｔ得以间接求得相位差 ‘，ｐ其测量图形如图ｌ求解公式如式（），１。其实这也是一种
２１０１年第９期
福
建
电
脑
１９
基于差放的相位差测量电路的设计及仿真
许志华
（盐城工学院江苏盐城２４５２０１）
【摘要】为了补充Ｍｕｔｉ中没有仪器仪表可供直接测量电压相位差的不足，设计了基于差放电：ｌｓｉｍ路的相位差直接测量电路。详细介绍了电路组成和设计原理，同时，通过该软件仿真，对相位差电路自身和被测电路中相关参数的误差进行了详细分析和说明，结果表明该电路可实现既定误差范围的测量，具备频率范霉宽、量精度高的特点，测满足一般电子电路的设计与仿真需要。
【关键词】：设计与仿真；相位差测量；误差分析
Ｏ、言引
有鉴于此，为在Ｍｕｔｉ中方便测量相位差．文ｌｓｉｍ本Ｍｕｔｉ是美国Ｎ公司的一套完整的设计工具系设计了基于差动放大电路和软件自带波特图示仪相协ｌｓｉｍＩ
资助项目：０１年度盐城工学院校科研项目（Ｙ０１３）２１ＸＫ２１０６。
２０
福
建电
ห้องสมุดไป่ตู้
脑
２１年第９期０１
个大阻值电位器，各个器件运用得当，各尽其职 ” 整 “ 。个电路精简、巧妙。
１电路设计原理２