实验五-电路板Layout 设计

合集下载

实验五电路板Layout设计

杭州电子科技大学
《通信天线实验》
课程实验报告
实验五: 电路板Layout设计
电路板Layout设计：
1.实验目的
掌握制作MWO电路板图的方法。

微波电路的设计与仿真的最终目的是制板。

有做过电路板的同学都知道，一般都要经过画原理图，仿真，画PCB板图这几个流程，设计微波电路同样如此。

2.实验内容
使用MWO从电路图创建一个图层。

它包含一下几个步骤：导入层处理文件LPF；设置数据单元和默认网格大小；导入单元库；在电路图中导入和放置数据文件；改变电路符号；绘制微带线元件；为电路元件指定板图模型；查看分层；创建ARTWORK单元；锚定层单元；在层中巧妙处理MTRACE文件；层中的Snapping功能；导出层；
实验步骤：
1、创建新项目；
2、导入层处理文件；
3、设置数据库单元和默认网格大小；
4、导入单元库（GDSII Cell Library）；
5、导入数据文件；
6、在电路图中放置数据文件；
7、改变元件符号；
8、放置层微带线、完成电路图绘制；
9、指定电路图中的ARTWORK单元；
10、查看板图；
11、锚定层单元；
12、创建一个ARTWORK单元；
13、在ARTWORK单元添加端口；
14、编辑电路，指定chip cap单元；
15、层中的MTRACE元件的连接；
16、层单元的Snapping功能；
17、导出层文件；
3.实验结果
原理图：
二维Layout：
三维Layout：。

Layout(集成电路版图)注意事项及技巧总结材料

Layout主要工作注意事项●画之前的准备工作●与电路设计者的沟通●Layout 的金属线尤其是电源线、地线●保护环●衬底噪声●管子的匹配精度一、l ayout 之前的准备工作1、先估算芯片面积先分别计算各个电路模块的面积，然后再加上模块之间走线以及端口引出等的面积，即得到芯片总的面积。

2、Top-Down 设计流程先根据电路规模对版图进行整体布局，整体布局包括：主要单元的大小形状以及位置安排；电源和地线的布局；输入输出引脚的放置等；统计整个芯片的引脚个数，包括测试点也要确定好，严格确定每个模块的引脚属性，位置。

3、模块的方向应该与信号的流向一致每个模块一定按照确定好的引脚位置引出之间的连线4、保证主信号通道简单流畅，连线尽量短，少拐弯等。

5、不同模块的电源，地线分开，以防干扰，电源线的寄生电阻尽可能较小，避免各模块的电源电压不一致。

6、尽可能把电容电阻和大管子放在侧旁，利于提高电路的抗干扰能力。

二、与电路设计者的沟通搞清楚电路的结构和工作原理明确电路设计中对版图有特殊要求的地方包含内容：（1）确保金属线的宽度和引线孔的数目能够满足要求（各通路在典型情况和最坏情况的大小）尤其是电源线盒地线。

（2）差分对管，有源负载，电流镜，电容阵列等要求匹配良好的子模块。

（3）电路中MOS管，电阻电容对精度的要求。

（4）易受干扰的电压传输线，高频信号传输线。

三、layout 的金属线尤其是电源线，地线1、根据电路在最坏情况下的电流值来确定金属线的宽度以及接触孔的排列方式和数目，以避免电迁移。

电迁移效应：是指当传输电流过大时，电子碰撞金属原子，导致原子移位而使金属断线。

在接触孔周围，电流比较集中，电迁移更容易产生。

2、避免天线效应长金属（面积较大的金属）在刻蚀的时候，会吸引大量的电荷，这时如果该金属与管子栅相连，可能会在栅极形成高压，影响栅养化层质量，降低电路的可靠性和寿命。

解决方案：（1）插一个金属跳线来消除（在低层金属上的天线效应可以通过在顶层金属层插入短的跳线来消除）。

LAYOUT设计一般规则

1. 一般规则1.1 PCB板上预划分数字、模拟、DAA信号布线区域。

1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。

1.3 高速数字信号走线尽量短。

1.4敏感模拟信号走线尽量短。

1.5 合理分配电源和地。

1.6 DGND、AGND、实地分开。

1.7 电源及临界信号走线使用宽线。

1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。

2. 元器件放置2.1 在系统电路原理图中：a) 划分数字、模拟、DAA电路及其相关电路；b) 在各个电路中划分数字、模拟、混合数字/模拟元器件；c) 注意各IC芯片电源和信号引脚的定位。

2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例2/1/1)，数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。

Note:当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。

2.3 初步划分完毕后，从Connector和Jack开始放置元器件：a) Connector和Jack周围留出插件的位置；b) 元器件周围留出电源和地走线的空间；c) Socket周围留出相应插件的位置。

2.4 首先放置混合型元器件(如Modem器件、A/D、D/A转换芯片等)：a) 确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域；b) 将元器件放置在数字和模拟信号布线区域的交界处。

2.5 放置所有的模拟器件：a) 放置模拟电路元器件，包括DAA电路；b) 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面；c) TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件；d) 对於串行DTE模块，DTE EIA/TIA-232-E系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如电容等阻流圈和。

实验项目5--印刷电路板的布局与布线

实验项目名称：印刷电路板的布局与布线实验学时：2学生姓名：ccccc 实验地点：4-214试验时间：实验成绩：批改老师：cccc 批改时间：实验项目5 印刷电路板的布局与布线一、实验目的1、掌握元件、焊盘、导线等对象的放置方法和属性设置2、掌握PCB板进行手工布局的整个操作过程，要特别掌握电路板边框的绘制，元件封装库的加载和对布局进行调整的操作方法。

3、掌握手工布局和手工布线的操作步骤二、实验设备已安装Protel 99se软件的PC一台三、实验内容1、新建一个PCB文件，设置相对原点并观察状态栏中坐标值的变化。

2、在PCB文件中放置电阻、电容、二极管、集成电路等元件，并设置它们的属性。

3、练习放置焊盘，在放置时，注意焊盘编号的变化并设置焊盘的形状等属性。

4、练习放置过孔，仔细观察焊盘与过孔的区别，注意过孔与焊盘所在层有何不同？5、放置导线后，在导线属性对话框中修改导线的宽度和所在的层，看一看有何变化？6、练习对一条已放置的导线进行移动和拆分的操作。

7、练习将一条导线放置在顶层和底层的操作，注意添加的过孔和导线颜色的变化。

8、分别绘制导线和连线，分析一下它们的操作有何不同？9、练习放置字符串，设置字符串的内容、大小、旋转角度等参数10、练习放置特殊字符串，并显示对特殊字符串解释后的内容。

11、练习放置矩形填充和多边形平面填充，练习以上所讲各种操作，并比较这两种填充的区别。

12、练习放置三种圆弧和一种圆的方法并比较这三种方法的区别。

13、新建一个PCB文件，设置为双面板并练习切换工作层的方法。

14、设置当前原点，在机械层画出电路板的边框。

15、在PCB编辑器中，加载Advpcb.ddb\PCB Footprints.lib元件封装库，并浏览库中常用的元件的封装，如电阻类、电容类、三极管类、二极管类元件的封装。

同时理解PCB中的元件与原理图中元件概念的不同。

16、练习几种元件旋转的操作。

17、利用排列元件的操作方法，对PCB图中的元件进行对齐整理。

电路板设计实验报告

电路板设计实验报告电路板设计实验报告引言：电路板设计是电子工程师在实际应用中非常重要的一项技能。

通过设计电路板，我们可以将电子元件连接起来，实现各种功能。

本实验旨在通过实际操作，掌握电路板设计的基本原理和技巧。

一、实验目的本实验的主要目的是让学生了解电路板设计的基本流程和注意事项，培养学生的电路板设计能力和实践操作能力。

二、实验材料和设备1. 电路设计软件：本实验采用Altium Designer软件进行电路板设计。

2. 电路元件：包括电阻、电容、晶体管、集成电路等。

3. 电路板：选择合适的电路板材料和尺寸，如FR-4材料。

4. 设计工具：包括焊接工具、测试仪器等。

三、实验步骤1. 确定电路功能：首先，我们需要明确电路板的功能需求，根据需求选择合适的电路元件。

2. 绘制电路原理图：使用Altium Designer软件，根据电路功能需求，绘制电路原理图。

在绘制原理图时，需要注意元件的连接方式和引脚定义。

3. 设计电路板布局：在Altium Designer软件中，根据原理图进行电路板布局设计。

合理布局电路元件，考虑信号线的走线路径和电源线的供电路径，避免干扰和交叉干扰。

4. 进行电路布线：根据电路布局进行电路布线设计。

合理布置信号线和电源线，避免信号干扰和电源噪声。

5. 进行电路板设计规则检查：在Altium Designer软件中，进行电路板设计规则检查，确保电路板符合设计要求。

6. 生成Gerber文件：在Altium Designer软件中，生成Gerber文件，用于电路板的生产制造。

7. 制作电路板：将Gerber文件发送给电路板制造厂家，制作出实际的电路板。

8. 进行焊接和组装：将电子元件焊接到电路板上，并进行测试和调试。

四、实验结果与分析经过以上步骤，我们成功设计并制作了一块电路板。

通过测试和调试，我们验证了电路板的功能和性能。

在设计过程中，我们注意到电路布局和布线对电路性能的影响非常重要。

pcb layout电路设计的方法及主要事项解析

pcb layout电路设计的方法及主要事项解析
当今的社会对电子工程师的要求越来越高，不但会设计数字电路，还要有能力搞定模拟电路和pcb layout等。

现在我来说下在这种既含有数字电路和模拟电路的板子中的pcb layout必须注意的事项。

在这种具有AD电路的板子中，一般分为两种情况：
a、数字电路和低频模拟电路（通常是声音设计电路和射频电路）
b、数字电路和模拟电路中的高功率马达电路和继电器电路。

在这种电路设计中需要注意三个基本原则：
1、合适使用数字地和模拟地的分割;
2、电流经过最小回路回到电源;
3、拥有一个参考地平面。

如果没有注意数字地和模拟的分割情况，直接分割成两部分，会引起多种始料未及的情况，甚至会产生分割后出现的噪声更大，所以在使用地平面分割的时候，需要认真的考虑。

如果电路中反回的电流回路过大，在高频电路中会产生高的接地电感，同时也会使模拟电路收到更大的干扰。

还有一种情况是两个地平面不在一个参考平面上，当出现这种情况时，有射频微波知识可以知道，这样容易构建成双极子天线。

双极子天线模型
相信大家对于数字地和和模拟地的处理都有相应的见解，比如单点接地，多点接地，星型接地，浮地等等。

对于模拟地和数字地的连接常用电感、磁珠和0欧电阻等等方法。

首先，大家常用的是数模电分开。

但是不能简单的进行分开就万事大吉了，在模拟地和数字地分割的情况下还需要注意的事项。

模拟地数字地的连线情况一
如果在这种情况下，做pcb layout时没有注意相互间的连线，电流的流经回路会被扩大，在高频电路中，大的电流回路会产生高接地电感，这样会对模拟电路产生很大的影响和干。

PCB LAYOUT 布线设计注意要点

(1) Place external crystal or ceramic resonator very close to the main microprocessor Place bypass capacitors and a biasing resistor close to the resonator and X1, X2 input lines of the microprocessor (3) Common terminal of the resonator (middle lead) must be very closely coupled to the ground plane of the main microprocessor. (4) For single-sided board, GND of external resonator circuit (which connect to Vss of microprocessor) must directly be connected to microprocessor VSS / GND plane only, and not be connected to any other circuit.
Resonator
Non-critical
Low current drive circuit
3. For some very sensitive analog circuit, keep its power supply separated from other digital circuit/noisy circuit will be very important
Page � 5
电源布局的树状结构
Never let high current / noisy power supply connect to and pass through low current / sensitive power supply.

layout design

画一个standard cell 最重要的是要小、快、工整，必免不必要的电容效应 ( t= RC )一般而言，要达到小、快、工整最重要的是floor plan，所以在拿到电路图的一开始要先考率清楚输出入的位置再决定layout 的方式一般输出入以 1 对 1 为最常见也最为简单习惯上电路会再修改增加电路都是输出入两部份所以习惯都是将输出入的MOS放置在最两侧以方便未来的modify.其次就是1对多的输出入一般就会考虑它未来会不会再modify成其它的电路部份做优先考虑会的部份一定优先放置最外侧，可能就会将输入放在中间两两对称的输出放置在两侧，如果是多输入一输出，则还是会考虑将输出放置在最外侧以方便未来改size，增加电路优先考虑‧其次是常见的是clock互换电路，也就是 a 和 a_ 的电路其实整个电路是一样的只是clock线互换一般常见错误的 layout 是将clock的 Inverter 放置在电路中间造成由a 改成 a_ 时其它MOS会接不到换线的讯号，或是改用polygate来接线，将会影响clock的讯号速度所以最好floor plan时可以将ck_inverter放置在最外侧，换线时直接改ck_inverter的方向或layout就好了，也没有放置中间时和其它和临近的DRC Rule 问题STD layout 注意事项0. Abut 共享电源端的Source node和所有cell上下左右 1/2 的DRC Rule1. CMOS 间的diffusion 要最近 (如此CMOS反应会快)2. polygate 要少(diffusion 拉近，polygate就会相对减少)3 poly contact area 要最小4 讯号Drain node 的oxide 最好是最小面积，最多contact 数(减少电容效应，并联电阻R//R= 1/2 R)5 接VDD 和 GND的Source node 的面积可大就大点，增加电容量，contact 越多越好，减少电阻( Q=CV C= m* A/l*l)6. 量测好每一个 contact 到 contact间的oxide间距相等，达到电阻值都相同，电流量一致如: .18 制程中的 widthwidth = 1u contact=.22u[1-(0.22*2)]/4=0.14则contact 之间就有.28u间距，contact到oxide edge 就有.14u7 避免用poly gate 接线，可用poly contact 和 metel 换线就换8 .若有折根数的MOS以偶数根为主，信号端放置中间，电源端则放两侧，如此信号端的面积小速度快9 折根后的width 要先考虑9.1 大小根数对称9.2 考虑contact数量如 : z size NMOS width=3.3 ，1.2 和 0.9都可打下2颗co 数 (1) 就会折成 1.2 1.2 0.9 (可打下一颗sub-co)PMOS width=4.8 (打下3颗 co 数)(2) 就会折成 1.7 1.7 1.4(同上)(3) width= 5.0 ~> 1.8 1.8 1.49.3 考虑可以打下一颗substrate 的width10. 画完后，先检查有无Metal绕远路的现像11. 包Metal 是否过多过少 , Metal 线环绕太大圈12. 连接vdd和gnd的Metal 最好是大边对大边包，增加电流量降低电阻值13. 不同讯号和或电位的Metal 间的距离在允许下，能离远就远或分均14 . Metal 包讯号线的contact能大小边就大小边，若能多打contact就采用小边包大边15. poly endcap 一定要最短16. substrate co 最好多打，且最好能作butte，增加电荷量，电流量也会比教多，电阻也小，metal area小17. substrate co 最好接近device18. substrate co 最好贴近prbound region ，确保Abut邻近cell是没有su bstrate的问题19.pin metal 尽量不要和contact 有重迭(overlap)一起，因为该contact 比较容易溶化20.pin metal 尽量不要放置在最上和下一条grid 上，离电源端太近易有噪声电容21.pin metal area 最好是正方形(square)，刚刚大小，除非是source 和 dr ian 端，就不必遵循22. ViaBlockage 是要避免Apllo 将pin点出在contact上所加上的保护层，所以只需加在grid可能和contact overlap处就可以23. 多加上的ViaBlockage layer可能会造成 P&R 上的出pin问题，所以不要多加ViaBlackage 在metal 上24. 最后必须check所有cell是flatten 并且是Merge25. check creat contact 内的symbolic 是否被移除(remove symbol)26. check Metal Text 是否和pin metal在一起(在z cell中常发现未在一起）27. check ViaBlockage 和 pin metal 是否overlap28.About其它cell 看看有无DRC Rule29 .check pin metal 下有无metal draw layer，没有要加上30. run program of Caliber's DRC and LVS and ERC31. run program of Random 50000 cell32. 输出端的inverter 的oxide 一定要尽量小，如此输出才快33. 输出端的metal如果可以尽量和metal 包pin一样大，如此电流密度才大34. metal间的间距尽量balance 小可减少metal 电容——IC设计基础（流程、工艺、版图、器件）——1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。

线路板制造与LAYOUT设

3.压合-3
3.假八层板压合结构
---------------铜箔 ≈≈≈ ≈≈P.P1半固化片 ≡≡≡ ≡≡CORE芯板 ≈≈≈ ≈≈ P.P2半固化片
＝＝＝＝＝光板
≈≈≈ ≈≈ P.P2半固化片 ≡≡≡ ≡≡CORE芯板 ≈≈≈ ≈≈ P.P3半固化片 ---------------铜箔
3.压合-4
1.开料-3
4.板材铜厚
0.5OZ(17um/0.7mil) 最小线宽线距4/4mil 1OZ(35um/1.4mil) 最小线宽线距6/6mil 2OZ(70um/2.8mil) 最小线宽线距8/8mil 3OZ(105um/4.2mil) 最小线宽线距12/12mil 如果涉及线宽线距达到3/3mil,甚至需要使用 1/3OZ或1/4OZ的铜厚来制作，在生产中一般使用微蚀刻减薄铜工艺，总之铜越薄越有利于生产细线路产品。
线路板制造与LAYOUT设计沟通
惠州中京电子科技股份有限公司
1.开料-1
1.板材常用尺寸规格：
37”*49”(940MM*1245MM) 41”*49”(1041MM*1245MM) 43”*49”(1092MM*1245MM)
2.板材利用率：
单双面：85%以上四层板：80%以上六层及以上：76%以上
四层板压合结构四层板压合结构铜箔ppcorepp铜箔这是最经济合理的结构这是最经济合理的结构11涨铜箔如果内层铜箔如果内层core厚度超过厚度超过8mil8mil使用的铜箔pp半固化片半固化片core芯板pp半固化片半固化片铜箔芯板涨core2core2涨铜箔超过1ozpp数量将达到数量将达到44张涨pppp和两面和两面1oz或者绝缘层或者绝缘层张core铜箔超过使用的pp3铜厚，PP类型，芯板都要按对称设计，否则对控制板厚，板材分层，板弯板曲影响很大，更重要的是会大大提高生产成本，甚至导致生产无法进行。 2.要考虑阻抗控制，绝缘层的厚度是影响阻抗控制结果的主要因素之一。

Layout_PCB实例讲解

PCB设计及注意事项
12
PCB设计及注意事项
➢ MIPI线等长设置
2. 在Match Group中加入相应MIPI对选中需要加入Match Group中的信号，右击添加到Match Group
13
PCB设计及注意事项
➢ MIPI线等长设置
3. 将所有MIPI对加入Match Group中，并选择一组最长的作为参考标准。
大家好
1
PCB实例讲解
2
PCB设计流程 PCB设计前准备工作 PCB设计及注意事项 PCB 设计完成导出Gerber CAM350 查看Gerber文档
3
Contents
PCB设计流程
➢ 概述
PCB设计可分为如下几个步骤：
开始
准备原理图规划PCB板
设置环境参数
导入机构图
导入netlist 设定工作参数
9
PCB设计及注意事项
➢ 导入netlist
1. 在file菜单中选择Import Logic导入netlist
2. 在Place菜单中选择Quick place Place，
将元器件放入并etlist 导入路径
放置元器件
10
PCB设计及注意事项
➢ 设计过程中注意事项
4
零件布局布线敷铜
DRC检测导出Gerber文档
结束
➢ 设计原理图
PCB设计前准备工作
5
➢ 在原理图中导出netlist
PCB设计前准备工作
点击生成 netlist
①选中.dsn 文档，在Reports菜单下选择 CIS Bill of Materials Standard
② 在弹出的对话框中选择出BOM时所需要的信息，选择以Excel档导出，点击OK

PCBLAYOUT设计步骤

PowerPCB设计步骤1 概述本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项，为一个工作组的设计人员提供设计规范，方便设计人员之间进行交流和相互检查。

2 设计流程PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤.2.1 网表输入网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能，选择SendNetlist，应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减少出错的可能。

另一种方法是直接在PowerPCB中装载网表，选择File->Import，将原理图生成的网表输入进来。

2.2 规则设置如果在原理图设计阶段就已经把PCB的设计规则设置好的话，就不用再进行设置这些规则了，因为输入网表时，设计规则已随网表输入进PowerPCB了。

如果修改了设计规则，必须同步原理图，保证原理图和PCB的一致。

除了设计规则和层定义外，还有一些规则需要设置，比如PadStacks，需要修改标准过孔的大小。

如果设计者新建了一个焊盘或过孔，一定要加上Layer 25。

注意：PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件，名称为Default.stp，网表输入进来以后，按照设计的实际情况，把电源网络和地分配给电源层和地层，并设置其它高级规则。

在所有的规则都设置好以后，在PowerLogic中，使用OLE PowerPCB Connection的Rules From PCB功能，更新原理图中的规则设置，保证原理图和PCB图的规则一致。

2.3 元器件布局网表输入以后，所有的元器件都会放在工作区的零点，重叠在一起，下一步的工作就是把这些元器件分开，按照一些规则摆放整齐，即元器件布局。

PowerPCB提供了两种方法，手工布局和自动布局。

2.3.1 手工布局1. 工具印制板的结构尺寸画出板边（Board Outline）。

PCBLAYOUT设计规范

PCBLAYOUT设计规范PCB（Printed Circuit Board）是电子产品的核心组件之一，决定了电路设计的可靠性和性能。

良好的PCB布局设计可以降低电路噪声、提高信号完整性，并且方便后续的组装和维修。

以下是PCB布局设计的一些规范和建议：1.尺寸和形状规范：根据具体应用需求确定PCB板的尺寸和形状。

在选择尺寸时要考虑电路的复杂性和器件的布局。

广泛使用的尺寸为贴片型器件的长度加上两倍的元件间距。

2.组件布局规范：将元件分为功能模块，并合理安排它们的位置，以降低电路的互相干扰。

尽量将高频、噪声源放置在一起，并且与敏感信号的路径保持一定的距离。

3.走线规范：为了提高信号完整性，收集和地线走线应尽量平行运行。

重点信号线应保持足够的间距。

避免过于细长的路径和尖锐的弯曲，以减少信号反射和耦合。

4.功率平面和地面规范：为了提供稳定的供电和减少噪声，设计时需要规划功率平面和地面。

功率平面应该贴近电源引脚，且尽量大且连续。

地面应尽量覆盖整个PCB板，且与其他层相连。

5.元件引脚排布规范：元件引脚的排布应该尽量规整，方便焊接和组装。

相同类型的引脚应按照相同的方向排列。

供电和地线引脚应靠近一起，以减少线路长度和电磁干扰。

6.保持合理的间距：线与线、线与元件之间应保持合适的间距，以避免突然放电和相互干扰。

7.考虑热设计：对于功耗较大的元件，应考虑散热设计。

可以使用散热器或合理的布局来进行热扩散。

8.通过规范：为了提高布局的可维护性，设置适当的通过或测试点。

这有助于后续的调试和维修。

9.引入尽可能多的阻尼电容：引入阻尼电容可以帮助减少电源线噪声和抑制瞬态响应。

10.使用模块化设计：基于较小的模块进行设计，有助于封装、修改和重用。

这样可以提高开发效率和产品可维护性。

总之，良好的PCB布局设计对电路性能的稳定性和可靠性至关重要。

通过遵循上述规范和建议，可以降低电磁干扰、提高信号完整性，并且简化后续的组装和维护工作。

LAYOUT设计一般规则

1. 一般规则1.1 PCB板上‎预划分数字‎、模拟、DAA信号‎布线区域。

1.2 数字、模拟元器件‎及相应走线‎尽量分开并‎放置於各自‎的布线区域‎内。

1.3 高速数字信‎号走线尽量‎短。

1.4敏感模拟信‎号走线尽量‎短。

1.5 合理分配电‎源和地。

1.6 DGND、AGND、实地分开。

1.7 电源及临界‎信号走线使‎用宽线。

1.8 数字电路放‎置於并行总‎线/串行DTE‎接口附近，DAA电路‎放置於电话‎线接口附近‎。

2. 元器件放置‎2.1 在系统电路‎原理图中：a) 划分数字、模拟、DAA电路‎及其相关电‎路；b) 在各个电路‎中划分数字‎、模拟、混合数字/模拟元器件‎；c) 注意各IC‎芯片电源和‎信号引脚的‎定位。

2.2 初步划分数‎字、模拟、DAA电路‎在PCB板‎上的布线区‎域(一般比例2‎/1/1)，数字、模拟元器件‎及其相应走‎线尽量远离‎并限定在各‎自的布线区‎域内。

Note:当DAA电‎路占较大比‎重时，会有较多控‎制/状态信号走‎线穿越其布‎线区域，可根据当地‎规则限定做‎调整，如元器件间‎距、高压抑制、电流限制等‎。

2.3 初步划分完‎毕后，从Conn‎e ctor‎和Jack‎开始放置元‎器件：a) Conne‎c tor和‎J ack周‎围留出插件‎的位置；b) 元器件周围‎留出电源和‎地走线的空‎间；c) Socke‎t周围留出‎相应插件的‎位置。

2.4 首先放置混‎合型元器件‎(如Mode‎m器件、A/D、D/A转换芯片‎等)：a) 确定元器件‎放置方向，尽量使数字‎信号及模拟‎信号引脚朝‎向各自布线‎区域；b) 将元器件放‎置在数字和‎模拟信号布‎线区域的交‎界处。

2.5 放置所有的‎模拟器件：a) 放置模拟电‎路元器件，包括DAA‎电路；b) 模拟器件相‎互靠近且放‎置在PCB‎上包含TX‎A1、TXA2、RIN、VC、VREF信‎号走线的一‎面；c) TXA1、TXA2、RIN、VC、VREF信‎号走线周围‎避免放置高‎噪声元器件‎；d) 对於串行D‎T E模块，DTE EIA/TIA-232-E系列接口信‎号的接收/驱动器尽量‎靠近Con‎n ecto‎r并远离高‎频时钟信号‎走线，以减少/避免每条线‎上增加的噪‎声抑制器件‎，如电容等阻‎流圈和。

电磁场与微波实验-电路板Layout设计

电磁场与微波实验实验报告实验名称：实验5 电路板Layout设计姓名：张杭俊学号：13011432班级：13083414指导老师：李齐良日期：2015.12.4、实验目的掌握制作MW电路板图的方法。

微波电路的设计与仿真的最终目的是制板。

有做过电路板的同学都知道，一般都要经过画原理图，仿真，画PCB板图这几个流程，设计微波电路同样如此二、实验原理1、支电路的使用：MWO 中，可以有 3 种形式的支电路：（1）电路原理图Schematic，可以是自己设计的电路原理图，也可以从程序自带的例子中或他人的设计库导入；（2）网络表 Netlist ，同样可以是自己设计的网络表，也可以从程序自带的例子中或他人的设计库导入；（3）数据文件 DataFile ，可以从程序自带的例子中或他人的设计库导入。

支电路必须有输入输出端口，才能使用。

自己设计的电路，只有添加了端口，则自动在 Elem 页面的 Subcircuit 中出现，以供添加到另一个电路，成为其支电路。

若是程序自带的例子或他人的设计库，则导入后，自动在Elem 页面的Subcircuit 中出现。

支电路不能认为就是一个电路，也可以是一个元器件，如本实验中的DataFile “N76038W。

当将其添加到当前电路中后，甚至可以赋予其电路符号。

2、关于元器件符号：双击某个元器件后，跳出属性对话框，其中 Symbol 和 Layout 应注意区分。

前者是该元器件在电路原理图中的符号，后者是该元器件在制作板图后的形状模型；均可以随意定义。

但 Symbol 的定义应考虑电子界约定俗成的习惯和该器件的引脚、端口数， Layout 的定义除了这两个因素外，重要的是其制作成板图的形状模型，是否符合实际器件。

通过本实验对 DataFile “N760385的符号和板图模型的自定义、以及对添加的电容的板图模型的制作和定义，应该清楚这两者。

3、制作New Layout Cell 的技巧：设计区有一个十字，交叉点即为原点。

PCB Layout的设计要点

PCB Layout的设计要点在集成电路应用设计中，项目原理图设计完成之后，就需要进行PCB布板的设计。

PCB设计是一个至关重要的环节。

设计结果的优劣直接影响整个设计功能。

因此，合理高效的PCB Layout是芯片电路设计调试成功中至关重要的一步。

本次我们就来简单讲一讲PCB Layout的设计要点。

PCB Layout设计要点元器件封装选择电阻选择: 所选电阻耐压、最大功耗及温度不能超出使用范围。

电容选择: 选择时也需要考虑所选电容的耐压与最大有效电流。

电感选择: 所选电感有效值电流、峰值电流必须大于实际电路中流过的电流。

电路设计常见干扰串扰: 设计线路平行走线距离过长时, 导线间的互容、互感将能量耦合至相邻的传输线。

可以通过以下方法减少串扰影响：1.加入安全走线2.实际时尽量让相邻走线互相垂直3.每走一段距离的平行线，增大两者间的间距反射: 由于布线的弯角、分支太多造成传输线上阻抗不匹配，可以通过减少线路上的弯角及分支线或者避免直角走线及分支线补强来进行改善。

确定接地方式单点接地(适用于低频电路)：所有的电路接地线接到公共地线同一点，接线简单且减少地线回路相互干扰。

多点接地(适用于多层板电路/高频电路)：系统内部各部分就近接地，提供较低的接地阻抗。

增加滤波、旁路电容为保证输入/输出电压稳定，增加输入/输出电容。

在电源和IC间增加旁路电容，以保证输入电压稳定并滤除高频噪声。

阻抗位置设计相对来说阻抗越高的位置, 越容易被干扰。

如下为一同步降压芯片的PCB阻抗位置设计。

PCB Layout设计技巧电源/地线处理既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降. 布线时尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线。

对数字电路的PCB可用宽的地导线组成一个回路，即构成一个地网来使用（模拟电路不能使用该方法)。

用大面积敷铜层作地线用，在印制板上把没被用上的地方都与地相连接作为地线用。

PCB Layout——怎样画好PCB

一、布件原则图11、如下开关电源原边主要电路结构图2在图2布线中，驱动电阻R3应靠近Q1(MOS管)，电流取样电阻R4应靠近U1的Pin3，即上图一所说的R、D应尽量缩短高阻抗线路。

又因运算放大器输入端阻抗很高，易受干扰。

输出端阻抗较低，不易受干扰。

一条长线相当于一根接收天线，容易引入外界干扰。

图3A+图3B在图3A中，R1、R2要靠近三极管Q1放置，因Q1的输入阻抗很高，基极线路过长，易受干扰，所以R1、R2不能远离Q1。

在图3B中，C2要靠近D1，因为Q3三极管输入阻抗很高，如Q2至D1的线路太长，易受干扰，则C2应移至D1附近。

2、光电耦合器件易受干扰，应远离强电场、强磁场器件。

如大电流走线、变压器、高电位脉动器件等。

下图是一片六层板，最先布局是，元件面放控制部份，焊锡面放功率部份，在调试时发现干扰很大，原因是3843与光耦位置摆放不合理，如：如上图，3843与光耦放在MOS管底下，它们之间只有一层2.0mm的PCB隔开，MOS管直接干扰3843，后改进为：3、滤波电容尽量贴近开关管或整流二极管。

如下图，C1尽量靠近Q1，C3靠近D1等。

4、如下图，MOS管、变压器离入口太近，EMI传导通不过。

脉冲电流流过的区域远离输入、输出端子，使噪声源和输入、输出口分离。

修改为下图，刚可通过传导EMI。

5、以每个功能电路的核心元件为中心，围绕它来进行布局，元器件应均匀整齐，紧凑地排列在PCB上，尽量减小和缩短各元件之间的连接引线。

6、易受干扰的元器件不能和强干扰器件相互挨得太近，输入输出元件尽量远离。

7、除温度开关、热敏电阻…外，对温度敏感的关键元器件（如IC）应远离发热元件，发热较大的器件应与电容等影响整机寿命的器件有一定的距离。

电容、IC 等与热元件（散热器、整流桥、续流电感、功率电阻）要保持距离。

以避免受热而受到影响。

8、对于PCB板上的贴片元件长轴心线尽量与PCB板长轴心线垂直的方向排列、不易折断。

layout实验

LAYOUT设计实验注：本实验说明中有4个实验。

其中：实验一、二、三是课程设计必做的实验；实验四是专业综合实验必做的设计。

每一个实验报告都须用独立的实验报告纸完成，包括试验目的、要求、方法、过程等，必须在实验报告中完整地叙述。

最后的版图设计结果须打印粘贴到报告纸相应的位置。

实验一：学会使用版图设计软件设计基本单元实验目的和要求：了解集成电路版图设计的相关知识和一般流程学会使用版图设计EDA工具如Tanner-layout Editor软件进行版图绘制设计基本的反相器、与非门等基本单元的版图实验二：版图设计规则检查实验目的和要求：深入理解和掌握版图设计的规则设计D触发器基本单元的版图学会使用该软件进行版图设计规则检查实验三：数字集成电路功能单元的版图设计实验目的和要求：完成8421码二-十进制异步计数器逻辑结构图完成十进制计数器的版图设计进行相应的设计规则检查实验四：模拟集成电路版图设计实验目的和要求：学会CMOS模拟集成电路的版图设计的一般方法掌握模拟集成电路版图设计时的匹配技巧完成采用共源共栅结构的两级运放的版图设计Q ’A V DD图2 或非门结构图：1：116：1V DDAY = ~A图4 反相器SCPR图3 8421码二-十进制异步计数器逻辑结构图__采用共源共栅结构的两级运放说明：本电路是模拟集成电路的一个功能块。

其中宽长比分别如下。

设计版图时候，大的宽长比（W/L）要分成50/10 或者50/5的部分，进行对称匹配排放。

PMOS M5~ M8 W=800um，L=10umNMOS M1~M4 W=200um，L=5umPMOS M9~M10 W=800um，L=10umNMOS M11~M12 W=400um L=10umMOS管根据其性质，衬底接Vss或者接VDD。

Iss是一个电流源，可以不画出，只引出接口即可.其余的接口引出VSS（接地）、VDD、V out1、V out2、Vb1、Vb2、Vb3、Vb4层的设置1.P阱区（黄色框）2.有源区光刻（绿色）ACTIVE3.多晶硅区光刻（红色）POLY4.P沟道MOSFET光刻，（黑色框）P-Diffusion5.N沟道MOSFET光刻，（紫色框）N-Diffusion6.源、漏、栅区引线孔光刻（黑色）CONTACT 铝引线光刻（蓝色）METAL17.一些辅助层如:网格层GRID LAYER8.错误层Error Layer9.采用系统默认设置版图设计规则1.P阱之间间距20um2.P阱对有源区的最小覆盖10um3.有源区最小宽度10 um，有源区最小间距10 um4.多晶硅最小宽度5 um，多晶硅条的最小间距5um5.离子注入区对有源区的最小覆盖10 um6.铝引线孔、接触孔大小7.5 um *7.5 um7.铝条最小宽度10um，铝条最小间距10 um8.铝条对引线孔的最小覆盖2.5 um9.引线孔距扩散区最小距离5 um10.引线孔距多晶硅的最小距离5 um11.多晶硅对引线孔最小覆盖2.5 um12. 多晶硅extension有源区5um注：未规定尺寸的MOS器件尺寸为：P-MOSFET宽长比20/1，N-MOSFET 宽长比10/1。

实验五 PCB设计基本操作

实验五PCB设计基本操作
一、实验目的
1．掌握PCB手工设计的基本操作。

2．初步掌握电路板图的手工布线。

二、实验内容
1.为本次设计新建一个项目工程文件夹，文件夹名字自拟。

进入Protel DXP,新建一个工程，并把当前新建的工程保存在新建的工程文件夹内。

2．建一个PCB文件，设置参数为：板层选择Top Layer、Bottom Layer、Keep-Out Layer、Top Silkscreen、Multi Layer和Mechanical Layerl；可视栅格1设置为20mil，可视栅格2均选取为200mil，捕获栅格设置为l0mil。

2．在Keep Out Layer层上，绘制电路板的边框，大小为800mil×600mil，边框线的宽度选择为10mil。

3．放置元件RAD0．1二个、SO-G8一个、HDR1X2一个、AXIAL0．3一个、C1608-0603一个，并按图11所示调整其位置、设置每个元件的标号，元件标号设置在顶层丝印层，高度为40mil，线宽为l0mil，字体为Default。

4．参照图11进行双面布线，线宽为10mil。

由于图中存在贴片元件和插针式元件，因此应在不同层上布线，贴片元件的连线在顶层，插针式元件的连线在底层，两层线之间的连接通过过孔实现，连线转折方式的切换通过<shift>+<空格>键实现。

5．将底层连线的线宽全部修改为20mil。

6．将完成的文件存盘。

图11 单面布线
三、思考题
1．设计单面板时应如何设置板层?
2．过孔与焊盘有何区别?
3．如何改变连线的拐弯方式?。

Layout 设计流程

走线的方向控制规则即相邻层的走线方向成正交结构，避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间串扰；当由于板结构限制难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线.
11
布线
走线的开环检查规则一般不允许出现一端浮空的布线（dangling line),主要是为了避免产生“天线效应”减少不必要的干扰辐射和接受，否则可能带来不可预知的结果.
4
PCB板的设置机构图与电路图导入后的PCB我们首先需要按照项目要求去更改这个PCB板的设置. 1.叠层结构在Setup中选择Cross-section:看整个项目需要几层板，一去定义每一层。然后逐
2.走线规则设置
在Setup中选择Constraint-Constraint Manager根据项目要求进行走线规则的设置。
阻抗匹配检查规则同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况.在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度.
12
布线
走线闭环检查规则防止信号线在不同层间形成自环.在多层板设计中容易发生此类问题，自环将引起辐射干扰. 走线的分支长度控制原则：尽量控制分支的长度
14
布线
重叠电源与地线层的规则不同电源层在空间上要避免重叠，主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时考虑中间隔层地.
走线完成之后要进行检查，主要是检查是否有短，断路的情况，并把这些情况改正到0 Error为止.