山东大学数电试卷a
2017年12月山大网络数字电子技术基础1
数字电子技术基础 模拟卷1一、单项选择题1、将十进制数56转换成8421BCD 码应是： （ A ） A 、（56）10= （0011 1000）8421BCD B 、（56）10= （0011 1001）8421BCD C 、（56）10= （0101 1000）8421BCD D 、（56）10= （0101 0110）8421BCD2、使晶体三极管工作于饱和区的电压条件是： （ ） A 、发射结正偏，集电结反偏 B 、发射结反偏，集电结反偏 C 、发射结正偏，集电结正偏 D 、发射结反偏，集电结正偏3、只有当两个输入变量的取值相同时，输出才为1，否则输出为0，这种逻辑关系叫做：（ ） A 、同或 B 、与非 C 、异或 D 、或非4、在功能表中×的含义是：（）A 、表示高电平 B 、表示低电平C 、高低电平都不可以 D 、高低电平都可以5、下列4个电路中能实现ABL=逻辑关系的是： （ ）LA A≥1&BBBA L1L=1BA =1A B C D6、TTL 门电路理论上的逻辑低电平为：（ ） A 、0V B 、0.3V C 、1.4V D 、1.8V7、下列电路中不属于时序逻辑电路的是：（）A 、移位寄存器 B 、译码器C 、随机存取存储器 D 、计数器 8、下列电路中无需外加触发信号就能自动产生方波信号的电路是： （ ） A 、多谐振荡器 B 、单稳态触发器 C 、施密特触发器 D 、RS 触发器 9、下面对时序逻辑电路的描述不正确的是： （ ）A 、时序电路中任一时刻的输出信号仅取决于该时刻的输入信号。
B 、时序电路包含组合电路和存储电路两部分。
C 、时序电路中的存储电路是要记忆以前的状态，存储电路可由触发器组成。
D 、时序电路一般分为两大类：同步时序电路和异步时序电路 10、已知静态RAM2114的存储容量为1K×4位，若要扩展存储容量为4K ×8位，需要几片2114（ ）A 、4片 B 、2片 C 、8片 D 、16片 11、已知逻辑函数D C B A L++⋅=，则其反函数F为： （ ）A 、D CB A ⋅⋅+ B 、DC B A ⋅⋅+ C 、D C B A ⋅⋅+ D 、D C B A ⋅⋅+12、5G7520为10位集成数模转换器，设参考电压V REF =10V ，R F =R ，当输入全1时，输出电压的绝对值为： （ ）A 、25525610V ⨯ B 、1102410V ⨯ C 、1023102410V ⨯ D 、125610V⨯ 二、多项选择题（在每小题的四个备选答案中，选出至少两个正确答案，并将其号码分别填在题干的括号内。
济南大学数字电子技术期末考AB卷及参考答案
济南⼤学数字电⼦技术期末考AB卷及参考答案济南⼤学学年学期考试试卷9（卷）课程数字电⼦技术授课教师考试时间考试班级姓名学号1．⼗进制数25⽤8421BCD码表⽰为。
A.10 101B.0010 0101C.100101D.101012.以下表达式中符合逻辑运算法则的是。
A.C·C=C2B.1+1=10C.0<1D.A+1=13. 当逻辑函数有n个变量时，共有个变量取值组合.A. nB. 2nC. n2D. 2n4．A+BC= 。
A .A+B B.A+C C.（A+B）（A+C） D.B+C5．在输⼊情况下，“与⾮”运算的结果是逻辑0。
A．全部输⼊是0 B.任⼀输⼊是0 C.仅⼀输⼊是0 D.全部输⼊是1 6．若在编码器中有50个编码对象，则要求输出⼆进制代码位数为位。
A.5B.6C.10D.507.⼀个16选⼀的数据选择器，其地址输⼊（选择控制输⼊）端有个。
A.1B.2C.4D.168．四选⼀数据选择器的数据输出Y与数据输⼊Xi和地址码Ai之间的逻辑表达式为Y= 。
A.3XAAXAAXAAXAA121111+++ B.1X C.11XAA D.3XAA19．在下列逻辑电路中，不是组合逻辑电路的有。
A.译码器B.编码器C.全加器D.寄存器10．⽤三线-⼋线译码器74LS138和辅助门电路实现逻辑函数122AAAY+=，应。
A.⽤与⾮门，76541YYYYYYY= B.⽤与门，32YYY=C.⽤或门，32YYY+= D.⽤或门，76541YYYYYYY+++++=11．⼀位8421BCD码计数器⾄少需要个触发器。
A.3B.4C.5D.1012．⼀个容量为1K×8的存储器有个存储单元。
A.8B.8KC.8000D.819213．⼀个容量为512×1的静态RAM具有。
A.地址线9根，数据线1根B.地址线1根，数据线9根C.地址线512根，数据线9根D.地址线9根，数据线512根14．图1⽰为采⽤共阴极数码管的译码显⽰电路，若显⽰码数是2，译码器输出端应为。
《数字电路》考查试卷(A)及答案
《数字电路》考查试卷(A)一、填空题（每空2分，共30分）1、时序电路由 和 两部分组成。
2、负边沿JK 触发器的逻辑函数表达式是 。
3、用555时基电路可组成 、 、 等。
4、R-S 触发器Sd 端称为置 端，Rd 为置 端。
5、（28）10=（ ）2=（ ）8421BCD 。
6、（101100）8421BCD =（ ）10=（ ）2。
7、A/D 转换器的作用是将 信号转换为 信号 。
8、构成任意进制计数器方法主要有 和 两种 。
二、判断题（每题2 分 共20分） 1、用四个触发器可构成1位十进制数。
（ ） 2、任意进制计数器是指计数器的模N=2n 的计数器。
（ ） 3、C B A ABC ++=（ ） 4、异步输入信号的不受触发脉冲CP 的控制。
（ ） 5、Y=A ⊙B =AB+AB 。
（ ） 6、四位二进制计器最大10进制数为16。
（ ） 7、由逻辑门电路和JK 触发器可构成数据寄存器。
（ ）8、当触发器Q=0，1=Q 时称触发器处于“0”状态。
（ ） 9、施密特触发器工作时具有两个稳定状态，但只有一个触发电平。
（ ）10、边沿触发器是指触发器的状态在CP 脉冲的边沿处发生触发翻转。
（ ）三、选择题（每题2分，共20分） 1、下列结果错误的是（ ）A. B A AB +=B. B B B =+C. 1+A=12、下列状态方程中（ ）是T / 触发器。
A. Q n+1＝T ⊕Q n B. Q n+1＝Q n C. Q n+1＝D3、下列结论是正确的是（ ） A.（5C ）16 =（95）10 B. （10101）2 ＝（20）10 C.（25）8 =（10101）24、下列逻辑图中表示 Y ＝A ⊕B 的是 （ ）（A ） （B ） （C ）5、在相同的时钟脉冲作用下，同步和异步计数器比较其工作速度。
（ ）A. 较快B.较慢C.不确定四、化简、画图（每题6分，共24分） 1、用代数法化简 C B A C B A Y +=2、试将J-K触发器转换成T触发器画出逻辑图。
2021年山东大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2021年山东大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（PC）+l-PC。
若当前指令地址是3008H，要求转移到300FH，则该转移指令第二个字节的内容应为（）；若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为（）。
A.05H，F2HB.07H，F3 HC.05H，F3HD.07H，F2H2、下列关于指令字长、机器字长和存储字长的说法中，正确的是（）。
I.指令字长等于机器字长的前提下，取指周期等于机器周期Ⅱ.指令字长等于存储字长的前提下，取指周期等于机器周期Ⅲ.指令字长和机器字长的长度没有必然关系Ⅳ为了硬件设计方便，指令字长都和存储字长一样大A.I、Ⅲ、IVB.I、ⅣC.Ⅱ、ⅢD.Ⅱ、Ⅲ、Ⅳ3、组成一个运算器需要多个部件，但下面所列（）不是组成运算器的部件。
A.通用寄存器组B.数据总线C.ALUD.地址寄存器4、设x为整数，[x]补=1.x1x2x3x4x5，若要x<-16，x1~ x5应满足的条件是（）。
A. x1~ x5至少有一个为1B.x1必须为1，x2~x5至少有一个为1C.x1必须为0，x2~x5至少有一个为1D.x1必须为0，x2~x5任意5、float类型（即IEEE754标准中的单精度浮点数格式）能表示的最大整数是（）。
A.2126-2103B.2127-2104C.2127-2105D.2128-21046、若数据在存储器中采用以低字节地址为字地址的存放方式（小端存储），则十六进制数12345678H按自己地址由小到大依次存为（）。
A.12345678B.87654321C.78563412D.341278567、在对破坏性读出的存储器进行读/写操作时，为维持原存信息不变，必须辅以的操作是（）。
大学数电测试题及答案
大学数电测试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是：A. 与运算B. 或运算C. 非运算D. 异或运算答案：A2. 以下哪个不是数字电路的组成部分？A. 逻辑门B. 触发器C. 电阻D. 电容器答案：C3. 一个基本的RS触发器由几个逻辑门组成？A. 1个B. 2个C. 3个D. 4个答案：B4. 在数字电路中，一个D触发器的输出在时钟脉冲的哪个时刻更新？A. 上升沿B. 下降沿C. 任何时刻D. 时钟脉冲的中间时刻答案：A5. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 输出只依赖于当前输入C. 输出依赖于历史输入D. 需要时钟信号答案：B6. 一个4位二进制计数器的最大计数是：A. 8B. 16C. 32D. 64答案：B7. 在数字电路中，一个锁存器与一个触发器的主要区别是什么？A. 锁存器可以保持数据，触发器不能B. 触发器可以保持数据，锁存器不能C. 锁存器和触发器没有区别D. 锁存器需要外部时钟信号，触发器不需要答案：B8. 以下哪个逻辑门可以实现逻辑非运算？A. 与门B. 或门C. 非门D. 异或门答案：C9. 一个典型的二进制加法器可以处理的最大输入是：A. 0和1B. 1和0C. 1和1D. 0和0答案：C10. 在数字电路中，一个寄存器的主要功能是什么？A. 进行算术运算B. 存储数据C. 产生时钟信号D. 转换模拟信号为数字信号答案：B二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“1”通常表示为电压______。
答案：高电平2. 一个完整的数字系统通常包括输入设备、______和输出设备。
答案：处理单元3. 一个8位二进制数可以表示的最大十进制数是______。
答案：2554. 在数字电路中，一个计数器的进位输出通常在计数到______时发生。
答案：最大值5. 一个典型的二进制减法器在减法运算中使用的是______。
201912数字A电信试题10页word文档
山东理工大学《数字电子技术A》试卷纸（A）卷 09/10学年第一学期班级：姓名：学号：序号：…………………………………装……………………………订…………………………一、是非题(10分) (每小题1分，注:请在每小题后用"√"表示对,用"×"表示错) 1．电路如图1所示，该电路是或门 [ ]图1 图22.图2所示CMOS 门电路的逻辑表达式Ｆ＝Ａ。
[ ]3.电路如图3所示，当ui=0时，非门所带的是拉电流负载。
[ ]图3 图4 图54.电路如图4所示，此电路是或非门。
[ ]5.图5由JK 触发器组成T ’触发器 [ ]图6图76.电路如图6所示，所有的触发器J 接高电平，K 接高电平，其计数长度为8 [ ]7．一个RAM 存储容量是4K ×4，电路连接如图7，它有11根地址线，有8根数据线。
[ ]8. 4位倒T 型电阻网络D/A 转换器的电阻网络的电阻取值有2种。
[ ]9. 一个N 位逐次逼近型A/D 转换器完成一次转换要进行N 次比较，需要N+2个时钟脉冲。
[ ]10. 4位倒T 形电阻网络D/A 转换器，d 3d 2d 1d 0=1001,参考电压为5V ，输出的模拟电压为3V 。
[ ] 页山东理工大学《数字电子技术A 》试卷纸（A ）卷 09/10学年 第一 学期 班级： 姓名： 学号： …………………………………装……………………………订…………………………线……………………………………………+V DDT N1FT P1T N2T P2A BQ 0 CPC11J1KC11J1KC11J1KQ 1 Q 2 A 0……A 1R ∕WCSI/OI/OI/OI/O 4K ×4RAM( A 0……A 1R ∕WCSI/OI/OI/OI/O4K ×4RAM(……A 11A 0R ∕WCSI/O I/O I/O I/OI/O 1I/O 1I/O 1I/O 1二、(10分)逻辑函数化简1. 写出逻辑函数F=AB+A C+BCD的最简与非－与非式2．画出Y的卡诺图，并写出最简与或表达式()()∑=9,8,3,2,0,,,mDCBAY，约束条件0=+ACAB三、(5分)电路如图所示，已知电阻R=20KΩ，C=47uF，输出高电平所持续的时间是多少秒。
2022年山东大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年山东大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、下述说法中正确的是（）。
I.半导体RAM信息可读可写，且断电后仍能保持记忆Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的IV.半导体RAM是非易失性的RAMA.I、ⅢB.只有ⅢC.Ⅱ、IVD.全错2、下列关于Cache和虚拟存储器的说法中，错误的有（）。
I.当Cache失效（即不命中）时，处理器将会切换进程，以更新Cache中的内容II.当虚拟存储器失效（如缺页）时，处理器将会切换进程，以更新主存中的内容III.Cache 和虚拟存储器由硬件和OS共同实现，对应用程序员均是透明的IV.虚拟存储器的容量等于主存和辅存的容量之和A.I、IⅣB.Ⅲ、VC. I、Ⅱ、ⅢD. I、Ⅲ、Ⅳ3、设x为整数，[x]补=1.x1x2x3x4x5，若要x<-16，x1~ x5应满足的条件是（）。
A. x1~ x5至少有一个为1B.x1必须为1，x2~x5至少有一个为1C.x1必须为0，x2~x5至少有一个为1D.x1必须为0，x2~x5任意4、并行加法器中，每位全和的形成除与本位相加两数数值位有关外，还与（）有A.低位数值大小B.低位数的全和C.高位数值大小D.低位数送来的进位5、在浮点机中，（）是隐藏的。
A.阶码B.数符C.尾数D.基数6、内部总线（又称片内总线）是指（）。
A.CPU内部连接各寄存器及运算部件之间的总线B.CPU和计算机系统的其他高速功能部件之间互相连接的总线C.多个计算机系统之间互相连接的总线D.计算机系统和其他系统之间互相连接的总线7、在下列各种情况中，最应采用异步传输方式的是（）.A.I/O接口与打印机交换信息B.CPU与主存交换信息C.CPU和PCI总线交换信息D.由统一时序信号控制方式下的设备8、下列关于计算机操作的单位时间的关系中，正确的是（）。
山东大学数字电路校内题试题
试卷A一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.将十进制数（18）10转换成八进制数是 [ ] ① 20 ② 22 ③ 21 ④ 232. 三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项 [ ] ① m2 ② m5 ③ m3 ④ m73.一片64k ×8存储容量的只读存储器（ROM ），有 [ ] ①64条地址线和8条数据线 ②64条地址线和16条数据线 ③16条地址线和8条数据线 ④16条地址线和16条数据线4.下列关于TTL 与非门的输出电阻描述中，正确的是 [ ]①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻 5.以下各种ADC 中，转换速度最慢的是 [ ]① 并联比较型 ② 逐次逼进型 ③ 双积分型 ④ 以上各型速度相同 6. 关于PAL 器件与或阵列说法正确的是 [ ] ① 只有与阵列可编程 ② 都是可编程的 ③ 只有或阵列可编程 ④ 都是不可编程的 7. 当三态门输出高阻状态时，输出电阻为 [ ]① 无穷大 ② 约100欧姆 ③ 无穷小 ④ 约10欧姆 8.通常DAC 中的输出端运算放大器作用是 [ ] ① 倒相 ② 放大 ③ 积分 ④ 求和9. 16个触发器构成计数器，该计数器可能的最大计数模值是 [ ] ① 16 ② 32 ③ 162 ④ 21610.一个64选1的数据选择器有（ ）个选择控制信号输入端。
[ ] ① 6 ② 16 ③ 32 ④ 64二、填空题（把正确的内容填在题后的括号内。
每空1分，共15分。
）1．已知一个四变量的逻辑函数的标准最小项表示为()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标准表示=*F ，以及=F ，使用最大项标准表示=F ，以及=F 。
数电期末考试题及答案
数电期末考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算的输出为高电平的条件是：A. 所有输入都为高电平B. 至少一个输入为高电平C. 所有输入都为低电平D. 至少一个输入为低电平答案：A2. 下列哪个不是数字电路的特点？A. 抗干扰能力强B. 运算速度快C. 体积小D. 功耗大答案：D3. 在数字电路中，一个触发器的输出状态由以下哪个因素决定？A. 当前输入B. 过去的输入C. 外部控制信号D. 以上都是答案：D4. 以下哪个不是组合逻辑电路的特点？A. 输出只依赖于当前的输入B. 输出与输入之间存在时间延迟C. 没有反馈回路D. 输出状态随输入状态变化而变化答案：B5. 一个D触发器的输出Q与输入D的关系是：A. Q始终等于DB. Q始终等于D的反相C. Q在时钟上升沿等于DD. Q在时钟下降沿等于D答案：C6. 在数字电路中，一个计数器的输出在每个时钟脉冲后：A. 增加1B. 减少1C. 保持不变D. 随机变化答案：A7. 一个7段显示器可以显示多少个不同的数字？A. 7B. 10C. 16D. 64答案：B8. 以下哪个逻辑门不是基本逻辑门？A. 与门B. 或门C. 非门D. 异或门答案：D9. 在数字电路中，一个寄存器的主要用途是：A. 存储数据B. 放大信号C. 产生时钟信号D. 进行算术运算答案：A10. 以下哪种类型的存储器是易失性的？A. ROMB. RAMC. EPROMD. EEPROM答案：B二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“或”运算的输出为低电平的条件是_______。
答案：所有输入都为低电平2. 一个完整的数字系统通常包括_______和_______两个部分。
答案：输入/输出系统、中央处理单元3. 在数字电路中，一个D触发器的输出Q在时钟信号的_______沿更新。
答案：上升4. 一个4位的二进制计数器能够表示的最大数值是_______。
数电期末考试题库及答案
数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 4D. 8答案：A3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 电路中没有存储元件D. 输出状态不随时间变化答案：B4. 一个4位二进制计数器可以计数的最大值是（）。
A. 15B. 16C. 8D. 7答案：B5. 在数字电路中，使用最广泛的逻辑门是（）。
A. 与非门B. 或非门C. 异或门D. 非门答案：A6. 一个D触发器的输出状态取决于（）。
A. 时钟信号B. 数据输入C. 复位信号D. 时钟信号和数据输入答案：D7. 在数字电路中，一个3线-8线译码器的输入线数是（）。
A. 3B. 4C. 5D. 8答案：A8. 一个4位二进制计数器的计数周期是（）。
A. 8B. 16C. 32D. 64答案：B9. 一个JK触发器在J=0，K=1时的输出状态是（）。
A. 保持不变B. 置0C. 置1D. 翻转答案：D10. 在数字电路中，一个同步计数器与异步计数器的主要区别是（）。
A. 计数速度B. 电路复杂度C. 计数方式D. 时钟信号的使用答案：D二、填空题（每题2分，共20分）1. 在数字电路中，一个3线-8线译码器可以产生________种不同的输出状态。
答案：82. 一个D触发器在时钟信号的上升沿到来时，其输出状态将________输入端的数据。
答案：复制3. 一个4位二进制计数器的计数范围是从________到________。
答案：0000到11114. 在数字电路中，一个与非门的输出状态与输入状态之间的关系是________。
答案：反相5. 一个JK触发器在J=1，K=0时的输出状态是________。
答案：置16. 在数字电路中，一个3线-8线译码器的输出线数是________。
山东大学网络教育数字电子技术基础期末考试复习题
7 数字电子技术基础 模拟卷1
一、单项选择题
1、将十进制数56转换成8421BCD 码应是： （ ）
A 、（56）10= （0011 1000）8421BCD
B 、（56）10= （0011 1001）8421BCD
C 、（56）10= （0101 1000）8421BC
D D 、（56）10= （0101 0110）8421BCD
2、使晶体三极管工作于饱和区的电压条件是： （ ）
A 、发射结正偏，集电结反偏
B 、发射结反偏，集电结反偏
C 、发射结正偏，集电结正偏
D 、发射结反偏，集电结正偏
3、只有当两个输入变量的取值相同时，输出才为1，否则输出为0，这种逻辑关系叫做： （ ）
A 、同或
B 、与非
C 、异或
D 、或非
4、在功能表中×的含义是： （ ）
A 、表示高电平
B 、表示低电平
C 、高低电平都不可以
D 、高低电平都可以
5、下列4个电路中能实现AB L 逻辑关系的是： （ ）
L A
A ≥1&
B B B A L
1
L =1B A =1
A B C D
6、TTL 门电路理论上的逻辑低电平为： （ ）
A 、0V
B 、0.3V
C 、1.4V
D 、1.8V
7、下列电路中不属于时序逻辑电路的是： （ ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
试卷A
一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，
每小题2分，共20分）
1.将十进制数（18）10转换成八进制数是[ ]
①20 ②22
③21 ④23
2. 三变量函数
()BC
A
C
B
A
F+
=
,
,的最小项表示中不含下列哪项[ ]
①m2 ②m5
③m3 ④m7
3.一片64k×8存储容量的只读存储器（ROM），有[ ]
①64条地址线和8条数据线②64条地址线和16条数据线
③16条地址线和8条数据线④16条地址线和16条数据线
4.下列关于TTL与非门的输出电阻描述中，正确的是[ ]
①门开态时输出电阻比关态时大②两种状态都是无穷大输出电阻
③门关态时输出电阻比开态时大④两种状态都没有输出电阻
5.以下各种ADC中，转换速度最慢的是[ ]
①并联比较型②逐次逼进型
③双积分型④以上各型速度相同
6. 关于PAL器件与或阵列说法正确的是[ ]
①只有与阵列可编程②都是可编程的
③只有或阵列可编程④都是不可编程的
7. 当三态门输出高阻状态时，输出电阻为[ ]
①无穷大②约100欧姆
③无穷小④约10欧姆
8.通常DAC中的输出端运算放大器作用是[ ]
①倒相②放大
③积分④求和
9. 16个触发器构成计数器，该计数器可能的最大计数模值是[ ]
①16 ②32
③162④216
10.一个64选1的数据选择器有（）个选择控制信号输入端。
[ ]
① 6 ② 16 ③ 32 ④ 64
二、填空题（把正确的内容填在题后的括号内。
每空1分，共15分。
）
1．已知一个四变量的逻辑函数的标准最小项表示为
()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标
准表示=*
F ，以及=F ，使用最大项
标准表示=F ，以及
=F 。
2．具有典型实用意义的可编程逻辑器件包括 ， ， ， 。
3．为了构成4K ×16bit 的RAM ，需要 块1K ×8bit 的RAM ，地址线的 高 位作为地址译码的输入，地址译码使用的是 译码器。
4．在AD 的量化中，最小量化单位为Δ，如果使用四舍五入法，最大量化误差为 Δ，如果使用舍去小数法，最大量化误差为 Δ。
5．如果用J-K 触发器来实现T 触发器功能，则T,J,K 三者关系为 ；如果要用J-K 触发器来实现D 触发器功能，则D,J,K 三者关系为 。
三、 简答题（每小题5分，共10分）
1．用基本公式和定理证明下列等式： ()ABC BC A C AB B C AB ++=+
2．给出J-K 触发器的特征方程，状态转移真值表，状态转移图。
四、
分析题（25分）
1．8选1数据选择器CC4512的逻辑功能如表4.1所示。
试写出图4.1所示电路输出端
F 的最简与或形式的表达式。
（9分）
表4.1 CC4512功能表
2. 如图4.2电路由CMOS 传输门构成。
试写出输出端的逻辑表达式。
（8分）
图4.2
3． 试分析图4.3所示时序电路。
（8分） (1) 该电路是同步的还是异步的？
(2) 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。
五、设计题（30分）
1． 设计一个PLA 形式的全减器。
设A 为被减数，B 为减数，C 为低位借位，差为D ，向
高位的借位为CO 。
完成对PLA 逻辑阵列图的编程。
（10分）
图5.1 PLA 逻辑阵列图
2． 试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为500 Hz ，占空比等
于60％，积分电容等于1000 pF 。
（10分） （1）画出电路连接图； （2）画出工作波形图； （3）计算R 1、R 2的取值。
3． 用中规模集成十六进制同步计数器74161设计一个13进制的计数器。
要求计数器必须
包括状态0000和1111，并且利用CO 端作13进制计数器的进位输出。
74161的功能表如下，可以附加必要的门电路（10分）
图5.2。