第3章CMOS器件模型
合集下载
CMOS器件模型PPT课件
互连线的传导电阻a单线和u型电阻结构b它们的等效电路栅漏短接的mos有源电阻及其iv曲线rrtnoxtnoxdsgsdsdsdsgsgs直流电阻直流电阻rr交流电阻交流电阻rrds栅漏短接并工作在饱和区的mos有源电阻ds饱和区的nmos有源电阻示意图直流电阻直流电阻rr交流电阻交流电阻rrds条件
IDS I
I
VGS V VTP
DI
O
S
+
G+
V G-
V-
O
I
S
D
VTN V VGS
IDS
(a)
(b)
栅漏短接的MOS有源电阻及其I-V曲线
Ron VGSV I 2ntooxxW L(VV VTN )2 直流电阻 Ron>交流电阻 rds
r d s V ID DV S S G V S V ID GV S S G V S g 1 m t n o o x x W L ( V 1 V T )N
(4) 载流子极限漂移速度引起的 沟道电流饱和效应,
(5) 沟道长度调制
(6) 漏源电源引起的表面势垒降低而使阈值电压下降的静电反馈效 应.
(7) 衬底电流引起的体效应
(8) 亚阈值导通效应
41
第41页/共59页
MOSFET49级模型(Level=49, BSIM3V3)
共有166(174)个参数! • 67个DC 参数 • 13个AC 和电容参数 • 2个NQS模型参数 • 10个温度参数 • 11个W和L参数 • 4个边界参数 • 4个工艺参数 • 8个噪声模型参数
47
Hspice分析类型
Transient analyFra bibliotekis.TRAN 0.1n 100n UIC
IDS I
I
VGS V VTP
DI
O
S
+
G+
V G-
V-
O
I
S
D
VTN V VGS
IDS
(a)
(b)
栅漏短接的MOS有源电阻及其I-V曲线
Ron VGSV I 2ntooxxW L(VV VTN )2 直流电阻 Ron>交流电阻 rds
r d s V ID DV S S G V S V ID GV S S G V S g 1 m t n o o x x W L ( V 1 V T )N
(4) 载流子极限漂移速度引起的 沟道电流饱和效应,
(5) 沟道长度调制
(6) 漏源电源引起的表面势垒降低而使阈值电压下降的静电反馈效 应.
(7) 衬底电流引起的体效应
(8) 亚阈值导通效应
41
第41页/共59页
MOSFET49级模型(Level=49, BSIM3V3)
共有166(174)个参数! • 67个DC 参数 • 13个AC 和电容参数 • 2个NQS模型参数 • 10个温度参数 • 11个W和L参数 • 4个边界参数 • 4个工艺参数 • 8个噪声模型参数
47
Hspice分析类型
Transient analyFra bibliotekis.TRAN 0.1n 100n UIC
尺寸可变的65nm多叉指射频CMOS器件模型提取与优化
关键 词 ： ＦＭ ＳＥ ；Ｓ 模型； ； ｍ Ｒ Ｏ Ｆ ＴＰ Ｐ 射频 ６ ｎ ５ 中图分 类号 ： Ｎ ８ ． Ｔ ３６１ 文 献标识 码 ： Ａ 文章编 号 ：０ ５ ９ ９ （ ０ １ ０ — ４ ９ ０ １０ — ４ ０ ２ １ ）５ ０８ — ５
在混合信号和射频集成 电路 中， 为了获得 良好 的增益和噪声特性 ， 常需要使用多叉指的 Ｍ Ｓ版图 Ｏ 结构以达到足够的等效 沟道 宽度…。它与 同工艺
源 区
选取所有尺寸的 ６ ５衄 Ｒ ｌＯＳ ＦＣＶ Ｉ 器件为目 标
在其６ห้องสมุดไป่ตู้ｌｌ Ｆ ５＇ Ｒ ｍ Ｃ ｓ ＭＯ 直流测量数 据基础 提取源漏 寄生电阻的尺寸可
变化公式
Ｉ
选取沟道较长的 大尺寸多叉指 Ｒ Ｓ ＋ Ｆ ＭＯ ￣ 为
Ｉ
在其 ６ 衄 Ｒ ５ Ｆ Ｃ Ｓ ＭＯ 直流测量 数据基础 晰
ｓ ａ ａ ｌ ｑ ａ ｉｎ ｏ ｏ ｒ ｅ ｄ ａ ｎ ｐ ｒ ｓｔ ｅ ｉｔｎ ｅ ｉ ＭＯＳ Ｐ Ｐ ＤＣ ｃ ｒ ｄ １ ｔ ｉ ａ ｅ ｒ ｓ ｎ ｓ ａ６ ｍ ｃ ｌｂ ｅ ｅ ｕ ｔ ｆｓ ｕ ｃ ＆ ｒ ｉ ａ ａ ｉ ｃ ｒ ｓｓａ ｃ ｎ Ｃ ｏ ｉ Ｓ ｏ ｅ ｍｏ ｅ ．ｈ ｓ ｐ ｐ ｒ ｐ ｅ ｅ ｔ ５ ｎ Ｓ ａ ａ ｌ Ｍｕ ｔ Ｆ ｎ ｅ ｃ ｌｂ ｅ ｌ ． ｉ ｇ ｒＲＦ ＣＭＯＳ Ｍｏ ｅ ｎ ｔ ｅ ｔａ ｔ ｎ ａ ｄ ｏ ｔ ｚ ｔ ｎ ｍｅ ｈ ｄ Ｔ ｉ ｍｏ ｅ ｎ ｔ ｅ ｔ ｃｉｎ ｉ ｄ ｌ ａ ｄ ｉ ｘｒ ｃｉ ｎ ｐ ｉ ａ ｉ ｔ ｏ ． ｈ ｓ ｓ ｏ ｍｉ ｏ ｄ ｌａ ｄ ｉ ｘｒ ｔ ｓ ａ ｏ ｍｅ ｈ ｄ ａ ｅ ｅ ｐ ｒ ｎ ａｌ ａｉ ａ ｅ ｏ ａ ｃ ｒ ｔ ｌ ｒ ｄ ｃ ｈ ｈ ｒ ｃｅ ｉ ｉｓｏ Ｓ Ｅ ｓ ｕ ｏ １ Ｈｚ ｔ ｏ ｒ ｘ ｅ ｉ ｍｅ ｔｌ ｖ ｌ ｔｄ ｔ ｃ ｕ ａｅｙ ｐ ｅ ｉｔｔ ｅ ｃ ａ ａ ｔ ｒ ｔ ｆＭＯ Ｆ Ｔ ｐ ｔ ４ Ｇ ． ｙ ｄ ｓｃ Ｋｅ ｒ ｓ Ｒ ｙ ｗｏ ｄ ： Ｆ ＭＯＳ Ｅ Ｐ Ｐ ｍｏ ｅ ； ａ ｉ ｒ ｑ ｅ ｃ ； ５ ｎ Ｆ Ｔ； Ｓ ｄ ｌ ｒ ｄ ｏ ｆｅ ｕ ｎ ｙ ６ ｍ
CMOS射频集成电路设计-CMOS射频IC器件模型
集成电路的设计和制作行业逐渐变成两个独立的产业方向,
出现了专门从事集成电路制造的代工厂(foundry)和无生产线
(fabless)的专业集成电路设 计公司。
CMOS射频IC器件模型
本书研究的芯片设计采用的是无生产线的集成电路设计
方法。所谓无生产线芯片设 计,是指设计者根据设计指标选
择某一种特定的工艺和代工厂,基于代工厂提供的工艺模 型
关于扩散电容Cd,有如下数学表示式:
其中,τT 为渡越时间(transittime)。
CMOS射频IC器件模型
2. 二极管线性模型
如果二极管工作在一个直流电压偏置点上,而且信号仅
在该点附近发生微小变化,就 引入了线性模型,即小信号模型
(small-signalmodel)。二极管线性模型通过偏置点(以 Q 表示)
signal工艺在第 五层金属(M5)和顶层金属(M6)之间又增加了
一层金属,通过降低金属之间氧化层厚度增 大电容值,该金属
与 M5之间形成的 MIM 电容约为1fF/μm2。图2-3给出了
CMOS工 艺的 MIM 电容的等效电路模型。
CMOS射频IC器件模型
图2-3 MIM 电容的等效电路模型
CMOS射频IC器件模型
通过引入基极 发射极扩散电容、基极 集电极扩散电容
(Cde、Cdc)以及二极管的结电 容(Cje、Cjc),可以将上述静态模
型修正为动态模型。图2-9(a)给出了动态埃伯斯 莫尔 模型。
对于射频工作条件下的电路,还要考虑引线电阻、电感以及
端点之间的分布电容, 如图2-9(b)所示。
CMOS射频IC器件模型
4)反向线性区(0<-UDS<UGD-UT0)
CMOS器件模型(课件2)
西安电子科技大学 朱樟明
1
CMOS器件模型
一、无源器件结构介绍 二、简单的MOS大信号模型 三、MOS小信号模型 四、Spice Level 3 Model 五、HSpice仿真介绍
2
一、无源器件结构及模型
集成电路中的无源元件包括: 互连线、电阻、电容、电感、传输线等
3
互连线
互连线设计应该注意以下方面： 大多数连线应该尽量短 最小宽度 保留足够的电流裕量 多层金属 趋肤效应和寄生参数（微波和毫米波） 寄生效应
构；
11
(a)叉指结构电容和(b)MIM 结构电容
12
电容
平板电容公式 高频等效模型
C r0lw
d
自谐振频率 f0
品质因数 Q
f0
2
1 LC
f
< f0 / 3
13
集总电感
电感
单匝线圈版图
L 1.26a[ln(8a / w) 2（] pH）
a，w 取微米单位
14
多匝螺旋形线圈电感值计算公式为： L[ pH ] (ro ri )2 N 2 25.4(60ro 28ri )
18
微带线
(a)
(b)
典型微带线的剖面图(a)和覆盖钝化膜的微带线(b)
19
TEM波传输线的条件
w,
h
0
/(40
1/ r
2
)
GaAs衬底的厚度<200um
20
微带线
微带线设计需要的电参数主要是阻抗、衰减、无载 Q、波长、迟延常数。
阻抗计算
ZL
60 ln 8h w reff w 4h
五、Hspice仿真介绍
MOS晶体管的Netlist表达 M1 3 6 7 0 NCH W=100U L=1U
1
CMOS器件模型
一、无源器件结构介绍 二、简单的MOS大信号模型 三、MOS小信号模型 四、Spice Level 3 Model 五、HSpice仿真介绍
2
一、无源器件结构及模型
集成电路中的无源元件包括: 互连线、电阻、电容、电感、传输线等
3
互连线
互连线设计应该注意以下方面： 大多数连线应该尽量短 最小宽度 保留足够的电流裕量 多层金属 趋肤效应和寄生参数（微波和毫米波） 寄生效应
构；
11
(a)叉指结构电容和(b)MIM 结构电容
12
电容
平板电容公式 高频等效模型
C r0lw
d
自谐振频率 f0
品质因数 Q
f0
2
1 LC
f
< f0 / 3
13
集总电感
电感
单匝线圈版图
L 1.26a[ln(8a / w) 2（] pH）
a，w 取微米单位
14
多匝螺旋形线圈电感值计算公式为： L[ pH ] (ro ri )2 N 2 25.4(60ro 28ri )
18
微带线
(a)
(b)
典型微带线的剖面图(a)和覆盖钝化膜的微带线(b)
19
TEM波传输线的条件
w,
h
0
/(40
1/ r
2
)
GaAs衬底的厚度<200um
20
微带线
微带线设计需要的电参数主要是阻抗、衰减、无载 Q、波长、迟延常数。
阻抗计算
ZL
60 ln 8h w reff w 4h
五、Hspice仿真介绍
MOS晶体管的Netlist表达 M1 3 6 7 0 NCH W=100U L=1U
第2章CMOS元器件及其模型-74页PPT精选文档
有源电阻（相位补偿等用）
魏廷存/2019年
33
工作在线性区的CMOS管子使用场合
模拟电子开关（传输门）
VDD 5u/10u PMOS PAD
内部电路
上拉电阻
VDD
VDD
PAD VDD
1.5u/10u NMOS
VDD
内部电路
下拉电阻
魏廷存/2019年
34
CMOS模拟开关（传输门）
Ron
VDD
Ron, NMOS
第2章 CMOS元器件及其模型
魏廷存/2019年
1
2.1 CMOS (NMOS/PMOS)
CMOS：Complementary Metal-Oxide Semiconductor 互补金属-氧化物半导体
魏廷存/2019年
2
CMOS的基本结构（NMOS）
G
多晶硅
氧化层
S
D
n+ p型衬底
G
D B
Leff Ldrawn
S
D S
Vgs D
线性区
IdnC OX W L[V (gsV th )V dsV 2 d2 s]
饱和区
ID n C 2 O(X W L )V (g sV th )2(1 V d)s
魏廷存/2019年
32
大信号特性说明
μp：空穴的迁移率，μn：电子的迁移率， μp=(1/2~1/4)μn ，NMOS比PMOS具有较大的电流驱动能 力（相同尺寸情况下）。
B
P+
G
Vds>0 or Vds=0
S
D
n+
n+
p型衬底
NMOS
魏廷存/2019年
魏廷存/2019年
33
工作在线性区的CMOS管子使用场合
模拟电子开关（传输门）
VDD 5u/10u PMOS PAD
内部电路
上拉电阻
VDD
VDD
PAD VDD
1.5u/10u NMOS
VDD
内部电路
下拉电阻
魏廷存/2019年
34
CMOS模拟开关（传输门）
Ron
VDD
Ron, NMOS
第2章 CMOS元器件及其模型
魏廷存/2019年
1
2.1 CMOS (NMOS/PMOS)
CMOS：Complementary Metal-Oxide Semiconductor 互补金属-氧化物半导体
魏廷存/2019年
2
CMOS的基本结构（NMOS）
G
多晶硅
氧化层
S
D
n+ p型衬底
G
D B
Leff Ldrawn
S
D S
Vgs D
线性区
IdnC OX W L[V (gsV th )V dsV 2 d2 s]
饱和区
ID n C 2 O(X W L )V (g sV th )2(1 V d)s
魏廷存/2019年
32
大信号特性说明
μp：空穴的迁移率，μn：电子的迁移率， μp=(1/2~1/4)μn ，NMOS比PMOS具有较大的电流驱动能 力（相同尺寸情况下）。
B
P+
G
Vds>0 or Vds=0
S
D
n+
n+
p型衬底
NMOS
魏廷存/2019年
第3章 CMOS器件模型
0.35um主要参数
讨论
ＭＯＳ管的设计参数有几个，对ＭＯＳ 管的性能有何影响？ 如何提高MOS管的性能？ 例题:求完整的NMOS管的小信号模型
Mos管设计考虑
主要公式(掌握)
主要公式(续)
３.３ 计算机仿真模型
ＳＰＩＣＥ ＬＥＶＥＬ 1 ＳＰＩＣＥ ＬＥＶＥＬ 2 ＳＰＩＣＥ ＬＥＶＥＬ 3 ＢＳＩＭ３Ｖ３（深亚微米）ＬＥＶＥＬ 49 Berkeley Short-Channel IGFET Model
∂I D = ∂VBS ∂Vth = β (VGS − Vth ) ∂V BS ∂Vth = gm ∂V BS
g mb
VDS ,VGS =C
管的g 饱和区MOS管的gmb
而根据阈值电压与VBS之间的关系可得： 而根据阈值电压与V 之间的关系可得：
MOS管Spice模型参数
求解过程
仿真示例
仿真结果
工艺角
不同晶片不同批次 不同工艺线有经过验证的器件模型 典型条件 四个工艺角（SF，FS，SS ，FS） 满足以上条件的电路才是合格的 保证产品的成品率
３.４亚阈值电压区MOS模型
亚阈值效应又 称为弱反型效应
指数关系 平方关系
VON
亚阈值工作区
MOS管的最高工作频率定义：对栅输入电容的充放 管的最高工作频率定义：
电电流和漏源交流电流值相等时所对应的工作频 率。
MOS管的最高工作频率
gm ωmCvgs = g m vgs ⇒ f m = 2πC
C表示栅极输入电容，该电容正比于WLCox 。 表示栅极输入电容，
µn fm ∝ (VGS − Vth ) 2 2πL
管交流小信号模型-----低频 MOS管交流小信号模型---低频
CMOS模拟集成电路设计-单级放大器(一)
模拟CMOS集成电路设计
第 3 章 单级放大器（一）
分离器件构成的音频放大器
2
用CMOS集成电路实现的音频放大器
二者有哪些区别？
3
4
3.1 共源级放大器
电阻做负载的共源级放大器
大信号分析
cutoff active triode
MOS管工作在饱和区时
5
线性区时
6
小信号分析
用小信号模型求解小信号增益
30
Av
gm RD 1 gm RS
RD 1/ gm RS
Av = “在漏极节点看到的电阻”/ “在源
极通路上看到的电阻”
这是一个经验结果，仅适合带源级负反馈的共源级 的分析，但是这个结论可以极大地简化电路的分析。
31
1 从MOS源极看到的阻抗约等于 gm gmb
证明如下：
漏端的电阻被大大衰减了，这 个特性被称为阻抗变换特性
W L
(VIN
VTH
)
跨导随着Vin的变化而变化，引入非线性
如果RS较大， Av
1/
RD gm RS
RD RS
增加源级负反馈电阻，使增益是gm的弱函数，实现线性 的提高。线性化的获得是以牺牲增益为代价的。
25
考虑沟道长度调制及体效应时，电路的交流小信号模型为
计算的复杂性大大增加… 我们需要建立一种直观的联系来分析问题
思考：
随着放大倍数的 提高，输入电压 范围越来越小， 我们真的能保证 输入信号在这么 小的范围内吗？
反馈
22
电流增大，增益怎么变化？
| Av | gmro
2nCox
ID
W
第 3 章 单级放大器（一）
分离器件构成的音频放大器
2
用CMOS集成电路实现的音频放大器
二者有哪些区别？
3
4
3.1 共源级放大器
电阻做负载的共源级放大器
大信号分析
cutoff active triode
MOS管工作在饱和区时
5
线性区时
6
小信号分析
用小信号模型求解小信号增益
30
Av
gm RD 1 gm RS
RD 1/ gm RS
Av = “在漏极节点看到的电阻”/ “在源
极通路上看到的电阻”
这是一个经验结果，仅适合带源级负反馈的共源级 的分析，但是这个结论可以极大地简化电路的分析。
31
1 从MOS源极看到的阻抗约等于 gm gmb
证明如下：
漏端的电阻被大大衰减了，这 个特性被称为阻抗变换特性
W L
(VIN
VTH
)
跨导随着Vin的变化而变化，引入非线性
如果RS较大， Av
1/
RD gm RS
RD RS
增加源级负反馈电阻，使增益是gm的弱函数，实现线性 的提高。线性化的获得是以牺牲增益为代价的。
25
考虑沟道长度调制及体效应时，电路的交流小信号模型为
计算的复杂性大大增加… 我们需要建立一种直观的联系来分析问题
思考：
随着放大倍数的 提高，输入电压 范围越来越小， 我们真的能保证 输入信号在这么 小的范围内吗？
反馈
22
电流增大，增益怎么变化？
| Av | gmro
2nCox
ID
W
模拟集成电路设计.ppt
1.物理图
§3-3: 其他MOS管大信号模型的参数
17
二、MOS电容
2. 耗尽结电容：CBD, CBS
P65 上式S→D 则 CBS→ CBD
18
§3-3: 其他MOS管大信号模型的参数
3.电荷存储电容： CGD, DGS ,CGB
交叠电容： C1、C3 、C5 珊-源/漏 C1 C3 LD Weff Cox CGXO Weff
25
§3-4: MOS管的小信号模型
1. gm,gmbs , gds 在饱和区：
gm (2K'W / L) ID (1 VDS ) (2K'W / L) ID
gmbs
iD vBS
iD vSB
( iD VT
)( VT ) vSB
iD iD VT vGS
gmbs gm 2(2 F
VSB )1/ 2
（a) （b)
多个器件的表示， 从匹配角度看更好。
37
§3-7: MOS电路的SPICE模拟
三、MOS模型描述
.MODEL < 模型名> <模型类型> <模型参数>
例如： .MODEL NCH NMOS LEVEL=1 VT0=1 KP=50U GAMMA=0.5 +LAMBDA=0.01
四、分析实例
vGS
VT
n
kT q
（简化模型，适合手工计算）
第3章第7节
35
3.7 MOS电路的SPICE模拟
36
§3-7: MOS电路的SPICE模拟
一、SPICE 模拟文件的一般格式
● 标题 ● 电路描述 (器件描述和模型描述) ● 分析类型描述 ● 输出描述
§3-3: 其他MOS管大信号模型的参数
17
二、MOS电容
2. 耗尽结电容：CBD, CBS
P65 上式S→D 则 CBS→ CBD
18
§3-3: 其他MOS管大信号模型的参数
3.电荷存储电容： CGD, DGS ,CGB
交叠电容： C1、C3 、C5 珊-源/漏 C1 C3 LD Weff Cox CGXO Weff
25
§3-4: MOS管的小信号模型
1. gm,gmbs , gds 在饱和区：
gm (2K'W / L) ID (1 VDS ) (2K'W / L) ID
gmbs
iD vBS
iD vSB
( iD VT
)( VT ) vSB
iD iD VT vGS
gmbs gm 2(2 F
VSB )1/ 2
（a) （b)
多个器件的表示， 从匹配角度看更好。
37
§3-7: MOS电路的SPICE模拟
三、MOS模型描述
.MODEL < 模型名> <模型类型> <模型参数>
例如： .MODEL NCH NMOS LEVEL=1 VT0=1 KP=50U GAMMA=0.5 +LAMBDA=0.01
四、分析实例
vGS
VT
n
kT q
（简化模型，适合手工计算）
第3章第7节
35
3.7 MOS电路的SPICE模拟
36
§3-7: MOS电路的SPICE模拟
一、SPICE 模拟文件的一般格式
● 标题 ● 电路描述 (器件描述和模型描述) ● 分析类型描述 ● 输出描述
集成电路中的器件及模型chap3-1
S (b ) NMOS D G
D PMOS S
S (c)
D
S (d )
D
MOS管阈值电压
Conditions – 阈值电压VT
S + VGS G D
n+
n+
n-channel p-substrate B
Depletion Region
NMOS晶体管VGS为正， 显示耗尽区和感应的沟道 EE141
4
13
（二）窄沟效应 （1 ）有效沟道宽度： 1. 鸟嘴 2. 场注 （2 ）沟宽方向上的边缘场使耗尽电荷增加
14
（三）迁移率变化 （1 ）影响迁移率的因素 1. 2. 3. 4. 载流子的类型 随掺杂浓度增加而减小 随温度增加而减小 随沟道纵向、横向电场增加而减小
（2 ）迁移率的纵向电场退化 （3 ）迁移率的横向电场退化
VGS - V T
VDS
20
ID与VGS 的关系
21
漏极电流和电压关系
饱和电流和VGS关系，长沟道器件中是平方关系 短沟道降低VGS不会像长沟晶体管那样显著
6 5 4 ID (A) 3 2 1 0 0 x 10
-4
VGS= 2.5 V
x 10 2.5
-4
VGS= 2.5 V
2
Resistive Saturation VDS = VGS - VT
1 VDD / 2
VDD / 2
VDD
V 3 VDD 7 dV (1 VDD ) I DSAT (1 V ) 4 I DSAT 9
Mos管等效电阻与电源电压VDD关系
7 x 10
5
6 5
1.电阻反比于器件的 (W/L)。晶体管的宽度 加倍则使电阻减半（因 IDSAT与W/L成正比）
数字集成电路--电路、系统与设计(第二版)复习资料
第一章 数字集成电路介绍第一个晶体管，Bell 实验室，1947第一个集成电路，Jack Kilby ，德州仪器，1958 摩尔定律：1965年，Gordon Moore 预言单个芯片上晶体管的数目每18到24个月翻一番。
(随时间呈指数增长)抽象层次：器件、电路、门、功能模块和系统 抽象即在每一个设计层次上，一个复杂模块的内部细节可以被抽象化并用一个黑匣子或模型来代替。
这一模型含有用来在下一层次上处理这一模块所需要的所有信息。
固定成本（非重复性费用）与销售量无关；设计所花费的时间和人工；受设计复杂性、设计技术难度以及设计人员产出率的影响；对于小批量产品，起主导作用。
可变成本 （重复性费用）与产品的产量成正比；直接用于制造产品的费用；包括产品所用部件的成本、组装费用以及测试费用。
每个集成电路的成本=每个集成电路的可变成本+固定成本/产量。
可变成本=（芯片成本+芯片测试成本+封装成本）/最终测试的成品率。
一个门对噪声的灵敏度是由噪声容限NM L （低电平噪声容限）和NM H （高电平噪声容限）来度量的。
为使一个数字电路能工作，噪声容限应当大于零，并且越大越好。
NM H = V OH - V IH NM L = V IL - V OL 再生性保证一个受干扰的信号在通过若干逻辑级后逐渐收敛回到额定电平中的一个。
一个门的VTC 应当具有一个增益绝对值大于1的过渡区(即不确定区)，该过渡区以两个有效的区域为界，合法区域的增益应当小于1。
理想数字门 特性：在过渡区有无限大的增益；门的阈值位于逻辑摆幅的中点；高电平和低电平噪声容限均等于这一摆幅的一半；输入和输出阻抗分别为无穷大和零。
传播延时、上升和下降时间的定义传播延时tp 定义了它对输入端信号变化的响应有多快。
它表示一个信号通过一个门时所经历的延时，定义为输入和输出波形的50%翻转点之间的时间。
上升和下降时间定义为在波形的10%和90%之间。
对于给定的工艺和门的拓扑结构，功耗和延时的乘积一般为一常数。
第三章-MOS管反相器
图3.5.2 两级CMOS反相器级联
（a）充电模型
（b）放电模型
图3.5.3 延迟模型
（a）充电过程
（b）放电过程
图3.5.4 主要电阻和电容来源
3.6 功耗
CMOS反相器的耗功P由两部分组成， （1）静态功耗，即反向漏电造成的功耗PD； （2）动态功耗，即反相器电平发生跳变时产生的 功耗。
3.1 引言
反相器是这样的电路，当其输入信号为高电平时，其输出为低 电平，而当其输入信号为低电平，其输出则为高电平。反相器在 电路中的表示符号如图3.1.1所示。
图3.1.1 反相器符号
图3.1.2 反相器结构
3.2 NMOS管负载反相器 3.2.1 增强型NMOS管负载反相器
1、负载NMOS管工作于饱和区的反相器
1、静态功耗 图3.6.1 CMOS反相器的稳态时没有电流
图3.6.2 NMOS反相器稳态会产生电流
2、动态功耗
以CMOS反相器为例来分析动态功耗。在输入信号从 逻辑0到逻辑1的跳变或输入信号从逻辑1到逻辑0跳变的瞬间， CMOS反相器的NMOS晶体管和PMOS晶体管都处于导通状态， 这导致一个从电源VDD到地的窄电流脉冲。同时为了对负载电容 进行充电和放电，也需要有电流流动，这将引起功耗。通常，对 负载电容的充电和放电所需要的电流是造成动态功耗的主要因素。
（a）电路
3.3.2 CMOS反相器直流特性 （b）转移特性 （c）电流的变化
图3.3.1 CMOS反相器
3.4 动态反相器 3.4.1 动态有比反相器
图3.4.1 动态反相器
3.4.2 动态无比反相器 图3.4.2 动态无比反相器
3.5 延迟
（a）反相器
（b）输入从逻辑0跳变到逻辑1 （c）输入从逻辑1跳变到逻辑 图3.5.1 反相器产生延迟
第一章 CMOS电路中的器件及其模型解析
Department of Microelectronics, PKU，Xiaoyan Liu
Meyer模型
3个集总电容：
CGS
QGT VGS
,
CGD
QGT VGD
,
CGB
QGT VGB
QGT (QCT QBT ) 导通后 QGT QCT
本征电容的简单分区模型
工作区 截止区 线性区 饱和区
MOS晶体管的小信号模型
参数 • 跨导 线性区
饱和区
• 输出电导 线性区 饱和区
gm
I D VGS
VDS
gm
I D VGS
(VGS
VT )
gd
I D VDS
(VGS
VT
VDS )
gd K (VGS VT )2
• 背栅跨导 线性区 gmb I D VBS VDS VT VBS
饱和区 gmb (VGS VT ) VT VBS Department of Microelectronics, PKU，Xiaoyan Liu
Department of Microelectronics, PKU，Xiaoyan Liu
MOS 晶体管 的低频 小信号 模型
MOS晶体管的高频小信号模型
CGB CGS
CGD
WLCox 0
0
0 1/2 WLCox 1/2WLCox
0 2/3 WLCox 0
Department of Microelectronics, PKU，Xiaoyan Liu
电荷守恒模型
ix
dQ dt
Qx VG
VG t
Qx VS
VS t
Qx VD
VD t
CMOS器件结构
Cch
t ox
* 单位面积电容最大的电容
N+
N+
Rs
* 沟道电阻问题
P型衬底 沟道
邹志革
EST-ICC
33
集成电容
•MOS电容：
Cch
* 非线性电容 适用于电源滤波
* 沟道长度需权衡考虑
Vc MOS电容C/V特性
减小沟道电阻的方法
邹志革
EST-ICC
34
集成电容
•“夹心”电容
* 线性电容 * 电容值为：
IDS=k′•W/L•[(VG-VT-VS)2-(VG-VT-VD)2]
邹志革
EST-ICC
10
MOS晶体管
• MOS晶体管的电特性
– VG, VS, VD分别是栅, 源, 漏端的电压, VT是开启电压. – k′是本征导电因子, k′=µ•Cox/2, µ是表面迁移率, 属
于硅材料参数, Cox是单位面积栅电容,属于工艺参数 – W, L分别是MOSFET的沟道宽度和长度,属于物理参数 – 管子的最小沟道长度Lmin标志着工艺的水平— — 特征
–衬底PNP BJT –PSD/NWELL Diode –NSD/P-epi Diode
邹志革
EST-ICC
6
MOS晶体管
• MOS晶体管 –最基本的有源元件 –在CMOS工艺中，有PMOS和NMOS 两种 –可用作跨导元件，开关，有源电阻， MOS电容
邹志革
EST-ICC
7
MOS晶体管
• NMOS晶体管的 版图和结构
邹志革
EST-ICC
19
连线
w t h
substrate
单位长度电容的经验公式：
(完整word版)模拟集成电路设计期末试卷
《模拟集成电路设计原理》期末考试一．填空题（每空1分，共14分)1、与其它类型的晶体管相比,MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。
2、放大应用时，通常使MOS管工作在_ 饱和_区,电流受栅源过驱动电压控制,我们定义_跨导_来表示电压转换电流的能力。
3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。
4、源跟随器主要应用是起到___电压缓冲器___的作用。
5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高,因此可以做成___恒定电流源_.6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。
7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。
8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。
9、与差动对结合使用的有源电流镜结构如下图所示,电路的输入电容C in为__ C F（1－A）__。
10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。
二．名词解释（每题3分，共15分)1、阱解:在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上,其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。
2、亚阈值导电效应解:实际上，V GS =V TH 时，一个“弱”的反型层仍然存在,并有一些源漏电流，甚至当V GS <V TH 时,I D 也并非是无限小，而是与V GS 呈指数关系,这种效应叫亚阈值导电效应。
3、沟道长度调制解：当栅与漏之间的电压增大时,实际的反型沟道长度逐渐减小，也就是说,L 实际上是V DS 的函数，这种效应称为沟道长度调制。
4、等效跨导Gm解:对于某种具体的电路结构，定义inDV I ∂∂为电路的等效跨导，来表示输入电压转换成输出电流的能力 5、米勒定理解:如果将图（a ）的电路转换成图（b ）的电路，则Z 1=Z/(1-A V )，Z 2=Z/（1—A V -1），其中A V =V Y /V X .这种现象可总结为米勒定理。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
n fm (VGS Vth ) 2 2L
MOS管的最高工作频率与沟道长度的平方成 反比，因此，减小MOS管的沟道长度就能很
显著地提高工作频率 。
MOS管交流小信号模型---高频
在高频应用时，MOS管的分布电容不能忽略
MOS管的高频小信号电容
G S
Cbs
d
C1
C2 C3
C4
D
Cbd
第３章
ＣＭＯＳ器件模型
MOS管大信号模型
３.１
３.２
３.３
MOS管的小信号模型
计算机仿真模型 亚阈值电压区MOS模型
３.４
CMOS模型参数提取*
主要内容
掌握有源器件
大信号等效模型
MOS管的寄生电容；
低频小信号等效模型和高频小信号等效模型；
了解MOS器件计算机仿真模型
了解亚阈值电压区MOS模型
MOS管交流小信号模型---低频
小信号是指对偏置的影响非常小的信号。由
于在很多模拟电路中，MOS管被偏置在饱和区， 所以主要推导出在饱和区的小信号模型。
G D gmVGS G + VGS S VBS + gmVGS ro D gmbVBS
+ VGS S
VB
几个重要的参数
跨导 输出电阻
增益
最高工作频率
饱和区MOS管的跨导
栅跨导随过驱动电压以及IDS的变化
饱和区MOS管的gmb
则衬底电位对漏极电流的影响可用一
个电流源gmbVBS表示。
在饱和区，gmb能被表示成
Vth VGS Vth V BS Vth g m V BS
C4=WdCol：
MOS管栅源电容CGS－饱和区
栅漏电容大约为：Wcol，可忽略。 漏端夹断，沟道长度缩短，从沟道电荷分布相当于CGS增
大，CGD减小，栅与沟道间的电位差从源区的VGS下降到夹 断点的VGS-Vth，导致了在栅氧下的沟道内的垂直电场的不 一致。即
Q WCOX [VGS V ( y ) Vth ]dy
的性能有何影响？
本章小结
大信号模型
小信号模型 主要参数
仿真模型
亚阈值效应
作业
3.1-1, 3.1-4, 3.2-2, 3.2-3, 3.3-1,
3.3-4, 3.3-5, 3.3-6, 3.6-1
at least 10times Lmin.
2.) Using the values of K’, VT , , and the model
extract the model parameters for
简单MOS管的特性
饱和区:假设
其中
VT VT 0 [ 2 F vSB 2 F ]
UGS<UTHN (截止区)
I DN
0 n C ox 2 n C ox 2
W L W L
UDS<UGS-UTHN 2 [ 2 ( U U ) U U ] GS THN DS DS (线性区) UDS>UGS-UTHN 2 U GS U THN (1 nU DS ) (恒流区)
d
反型层 耗尽层
L
p型衬底
MOS管的高频小信号电容
栅与沟道之间的栅氧电容
C2=WLCox，其中Cox为单位面积栅氧电容 εox/tox；
C3 WL q si N sub 4 F
沟道耗尽层电容：
交叠电容（多晶栅覆盖源漏区所形成的电容， 每单位宽度的交叠电容记为Col）：
包括栅源交叠电容C1＝WdCol与栅漏交叠电容
0 L
W Cox n ID
2 2
VGS Vth
2 GS
[V
0
V Vth ] dV
=2WLCox (VGS-VTH)/3
因此有：
CGS=2WLCox/3
需要记住的电容
CGS
2 WLCOX 3
0.35um主要参数
讨论
ＭＯＳ管的设计参数有几个，对ＭＯＳ 管的性能有何影响？ 如何提高MOS管的性能？ 例题:求完整的NMOS管的小信号模型
４ 、 ID
Idy WCox n [VGS V ( y ) Vth ]dV
V 0 2
VDS
最后得到 V W ID K （ [ VGS Vth）VDS DS ] L 2
饱和特性
大信号ＭＯＳ管的工作区域
ＮＭＯＳ管的电流方程 NMOS管在截止区、 线性区、 恒流区的 电流方程
饱和区MOS管的输出电阻
输出电阻定义为：当栅源电压与衬底电 压为一常数时的漏源电压与漏极电流之 比 VDS rds I DS VGS ,VSB C
I
1
D
一般有gm约＝１０gmb约＝１００gds
增益AV
G + VGS S VB gmVGS D G + VGS S VBS + gmVGS ro D gmbVBS
模型参数的抽取过程
假设
L 10Lmin , vSB 0.则VT VT 0
关系曲线
K’和 VT 的计算
b y mx
先检查数据的线性度
习题
试确定γ值以及NSUB值．
讨论题
ＭＯＳ管存在哪些二阶效应？分别由什么
原因引起的？对ＭＯＳ管的模型有何
影响？
ＭＯＳ管的设计参数有几个，对ＭＯＳ管
模型参数变化
尺寸缩小考虑因素
短／窄沟道效应ห้องสมุดไป่ตู้
热载流子效应 漏感应势垒降低效应 载流子速度饱和效应
MOS的Spice模型参数
目前许多数模混合计算机仿真软件的
内核都是Spice。
计算机仿真(模拟)的精度很大程度
上取决于器件模型参数的准确性和算法
的科学先进性。了解Spice模型参数的含 义对于正确设计集成电路十分重要。
大信号模型与小信号模型
nmos管的大信号特性
输出特性
跨导特性
大信号模型的推导思路
假设：１缓变沟道近似 ２强反型近似 ３只考虑漂移电流近似 ４迁移率为常数近似
１、电流 Ｉ＝Ｑd＊vd
２ 、Ｑd＝ＷＣox（Ｖgs－Ｖ（y）－Ｖth）
３、 vd＝μ Ｅ＝ μ［dＶ（y）／dy］
L y 0
MOS管亚阈值效应
亚阈值效应的应用
模拟电路的低压低功耗
数字电路的泄漏电流控制
ＣＭＯＳ器件性能参数计算
目的 通过计算机仿真得到ＣＭＯＳ器件模型参数 参数抽取过程： 1.) Extract the square-law model
parameters for a transistor with length
饱和区MOS管的跨导gm
工作在饱和区的MOS管可等效为一压控电流源，故 可用跨导gm来表示MOS管的电压转变电流的能力，跨导
为漏源电压一定时，漏极电流随栅源电压的变化率，即：
I D gm VGS VGS Vth
VDS C
2I D 2I D VGS Vth
Av g m ( r O || RL)
MOS管的最高工作频率 ft
MOS管的最高工作频率定义：对栅输入电容的充放
电电流和漏源交流电流值相等时所对应的工作频 率。
MOS管的最高工作频率
gm mCv gs g mvgs f m 2C
C表示栅极输入电容，该电容正比于WLCox 。
例题:求完整的NMOS管的小信号模型
Mos管设计考虑
主要公式(掌握)
主要公式(续)
３.３ 计算机仿真模型
ＳＰＩＣＥ ＬＥＶＥＬ 1 ＳＰＩＣＥ ＬＥＶＥＬ 2 ＳＰＩＣＥ ＬＥＶＥＬ 3 ＢＳＩＭ３Ｖ３（深亚微米）ＬＥＶＥＬ 49 Berkeley Short-Channel IGFET Model
３.１
MOS管大信号模型
针对SPICE的应用
MOS管大小信号模型关系
大信号模型（直流偏置） 小信号模型（交变信号）
I D I D (VGS ) I D (VBS ) I D (VDS ) I D I D I I VGS D VBS D VDS VGS VBS VDS
g mb
I D VBS
VDS ,VGS C
饱和区MOS管的gmb
而根据阈值电压与VBS之间的关系可得：
Vth 1 VBS 2 2Φ f VBS
因此有：
g mb g m
2 2 f VBS
g m
上式中η=gmb/gm ，gmb正比于γ。 注意gmVGS与gmbVBS具有相同极性，即提高衬底电 位与提高栅压具有同等的效果。
VON
亚阈值工作区
衬底没有反型 弱反型 强反型
亚阈值效应
亚阈值导通，而且ID与VGS呈指数关系：
VGS I D I D 0 exp nVT
其中ｎ>1是一非理想的因子；ID0为特征电流：
I D0
1 C ox 2 m
，m为工艺因子，因此ID0