Quartus-II软件的使用方法
QuartusII软件的使用方法
QuartusII软件的使用方法冯海芹编四川托普信息技术职业学院电子与通信系QuartusII的设计流程QuartusII软件的使用方法一、设计输入1.建立工程任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。
此文件夹将被EDA 软件默认为工作库（Work Library）。
一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。
首先建立工作库目录，以便存储工程项目设计文件。
在D盘下新建文件夹并取名Mydesign。
双击QuartusII软件启动图标，即可启动QuartusII软件，启动界面如图1-2所示。
使用New Project Wizard 可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称，还可以指定要在工程中使用的设计文件、其他源文件、用户库和EDA 工具，以及目标器件系列和具体器件等。
在此要利用“New Preject Wizard”工具选项创建此设计工程，并设定此工程的一些相关的信息，如工程名、目标器件、综合器、仿真器等。
(1)打开建立新工程管理窗。
选择菜单File→New Preject Wizard 命令，即弹出“工程设置”对话框（图1-3），以此来建立新的工程。
(2)在单击图1-3后，出现了设置工程的基本信息，如图1-4所示。
单击此对话框最上一栏右侧的“… ”按钮，可以选择工程存放在硬盘上的位置，此例中将工程放在D盘Mydesign文件夹下。
这三行的第一行的d:\Mydesign表示工程所在的工作库文件夹；第二行的half_add 表示此项工程的工程名，工程名可以取任何其他的名，也可直接用顶层文件的实体名作为工程名，在此就是按这种方式取的名；第三行是当前工程顶层文件的实体名，这里即为half_add。
（2）将设计文件加入工程中。
单击图1-4中的Next 按钮，弹出对话框如图1-5所示，在对话框中单击File name 右侧的“… ”按钮，可以将与工程相关的所有VHDL 文件（如果有的话）加入进此工程，此工程文件加入的方法有两种：第1 种方法是单击“Add … ”按钮，从工程目录中选出相关的VHDL 文件；第2 种方法是单击Add All 按钮，将设定的工程目录中的所有VHDL 文件加入到工程文件栏中。
quartus ii开发软件操纵步骤,以及IP核调用步骤
IP核调用步骤一．打开QUARTUSII软件二．新建工程三．填写工程路径，工程名和实体名。
（工程路径不要有中文，工程名和实体名相同），填写好后，点击next.四．点击next五．选择FPGA芯片系列CyloneII六．选择FPGA型号EP2C8Q208C8，然后next七．点击next八．点击next九．点击finish,新建工程完成。
十．选择工具“Assignments”的下拉菜单”Device…”选项，如下图：十一.点击“Device and Pins Options..”如下图：十二.选择未用管脚“unused pins”将未用管脚设为“As input tri-stated”十三.再选择“configuration”,将”Auto”换成“EPCS4”后，点击”确定“十四.点击“OK”，工程设置完成。
十五.新建VHDL程序，点击“OK“十六.编写程序十七.程序编写完，保存十八.新建ROM初始化数据文件，点击“OK“十九.选择容量和位宽。
在本例，容量为64个字节，位宽为8bit。
然后点“OK“二十.往里面填数据，在这里可以把我给的例程的数据直接拷进去，填完后保存。
二十一.新建ROM核，如下操作二十二.点击next二十三.先看上面有“AHDL”, ”VHDL,”“Verilog HDL”，在“VHDL”前面的圈里点击选中。
然后在路径后面给新建的ROM起一个名字：rom1，然后再在左边选中“ROM: 1-PORT”，设置完后点next.二十四.设置ROM的位宽为8，容量为64，点击next.二十五.点击“next”.二十六. 点击“Browsr..”选择初始化数据文件的路径，初始化数据文件后缀为.mif。
打开.二十七.点击next二十八.一直点next,直到如下图后，点finish，ROM核创建完成。
二十九.编译一次三十.编译成功后，选择“Assignment”菜单下的“Pins”，如下图三十一.根据脚位表绑定管脚三十二.绑完后，再编译一次。
Quartus_II使用教程-完整实例
Quartus Ⅱ入门教程（一个Verilog 程序的编译和功能仿真）Quartus Ⅱ 是Altera 公司推出的专业EDA 工具，支持原理图输入、硬件描述语言的输入等多种输入方式。
硬件描述语言的输入方式是利用类似高级程序的设计方法来设计出数字系统。
接下来我们对这种智能的EDA 工具进行初步的学习。
使大家以后的数字系统设计更加容易上手。
●快捷工具栏：提供设置（setting ），编译（compile）等快捷方式，方便用户使用，用户也可以在菜单栏的下拉菜单找到相应的选项。
● 菜单栏：软件所有功能的控制选项都可以在其下拉菜单中找到。
●信息栏：编译或者综合整个过程的详细信息显示窗口，包括编译通过信息和报错信息。
第二步：新建工程（file>new Project Wizard1 工程名称：2添加已有文件（没有已有文件的直接跳过next ）3 选择芯片型号（我们选择MAX3000A 系列下的EPM3256AQC208-10芯片） (注：如果不下载到开发板上进行测试，这一步可以不用设置)4 选择仿真，综合工具（第一次实验全部利用quartus 做，三项都选None ，然后next ）5 工程建立完成（点finish ）第三步：添加文件（file>new> VHDL file），新建完成之后要先保存。
第四步：编写程序以实现一个与门和或门为例，Verilog描述源文件如下：module test(a,b,out1,out2);input a,b;Output out1,out2;assign out1=a&b;assign out2=a | b;endmodule然后保存源文件；第五步：检查语法（点击工具栏的这个按钮（start Analysis & synthesis））点击确定完成语法检查第六步：（锁定引脚，点击工具栏的（pin planner ））(注：如果不下载到开发板上进行测试，引脚可以不用分配)双击location各个端口的输入输出第七步：整体编译（工具栏的按钮（start Complilation））第八步：功能仿真（直接利用quratus进行功能仿真）1将仿真类型设置为功能仿真（Assignments>setting>Simulator Settings>下拉>Function）2 建立一个波形文件：（new>Vector Waveform File ）然后导入引脚（双击Name 下面空白区域>Node Finder>list>点击）：接下来设置激励信号（单击>选择>Timing>Multiplied by 1）设置b 信号源的时候类同设置a 信号源，最后一步改为然后要先生成仿真需要的网表（工具栏processing>Generate Functional Simulation Netlist）接下来开始仿真（仿真前要将波形文件保存，点击工具栏开始仿真）：实用标准文案文档观察波形，刚好符合我们的逻辑。
专题3-Quartus-II-软件使用入门
Create a New Project Based on an Existing Project & Settings
湖南铁道职业技术学院
添加文件
添加文件
• Graphic (.BDF, .GDF) • AHDL • VHDL • Verilog • EDIF
注意: • 已经在工程目录下的文件不需要添加 • 如果文件名称和实体名称不同，要添
湖南铁道职业技术学院
文本的设计输入
❖ 文本编辑工具特性 ▪ HDL 文件显示行号 ▪ 预览 HDL语言模板 ▪ 语法颜色 ▪ 编辑文件时, 显示星号标记(*) • 文件保存后星号标记消失
❖ 支持语言 ▪ AHDL (.tdf) ▪ VHDL (.vhd, .vhdl) ▪ Verilog (.v, .vlg, .verilog, .vh)
湖南铁道职业技术学院
HDL 模板
Select Language. Select Template Section. Preview Window Display Section
Menu Bar: Edit Insert Template… or Click on the Shortcut Button
布局与布线
时序分析
生成文件
编
译
仿真
下载
湖南铁道职业技术学院
设计输入方式
❖ Quartus II
▪ 文本编辑器
TopLevel
• AHDL
File
• VHDL
• Verilog
▪ 原理图编辑器 • Block Diagram File
.bdf .gdf
.bsf
.tdf
.vhd
.v
2-QuartusII软件使用指南和CPLD开发流程
1、在电脑供学生使用的盘符下建立项目文件夹。
顶层文件夹名称同组号，每次实验在该文件夹下建立子文件夹，如第一次实验的文件夹为E:/A1/Lab01。
2、双击桌面“Quartus II 7.2”图标或从开始菜单->所有程序->Altera下启动软件。
3、新建项目：File->New Project Winzad。
a）在对话框的“page 1 of 5”设定工作路径、项目名称和顶层设计文件；b）在对话框的“page 3 of 5”设定目标CPLD芯片型号：EPM240T100C5；c）其他步骤一律按“Next”直至完成；4、新建设计文件：File->New->Design Files->Bloc k…（原理图）或VerilogHDL先以原理图方式举例设计一个4选1数据选择器，逻辑表达式为：F=S1·S0·D3+ S1·/S0·D2+ /S1·S0·D1+ /S1·/S0·D0 a）鼠标左键双击原理图空白处，调出“Symbol”符号库对话框，在“Name”中键入input、output、not、and3、or4分别调出输入端口、输出端口、3输入与门、四输入或门；b）双击input/output，将其命名为S0、S1、D[3..0]和F。
按逻辑表达式连接各元件符号，靠近元件端口鼠标箭头变为十字光标时按下左键进行连线；c）也可以直接在连线上键入网络名，其含义与直接连线是一样的。
当端口或网络名是以“[..]”形式出现的则表示该信号是一个组信号，“[]”则表示组信号中的单个成员，通常用于地址线、数据线或有一定变化规律的信号线。
下图展示了端口两种命名方式，信号线的两种连接方式；d）原理图绘制完成后，默认方式保存。
5、设计编译：Processing->Start Compilation或上方工具栏图标。
QuartusII软件使用及设计流程
时序优化
时序分析
在Quartus II中进行时序分析，确保设计满足时序要求，找出关键 路径并优化。
延迟调整
通过调整逻辑单元的时序参数，减小关键路径的延迟，提高时钟频 率。
布局优化
合理安排逻辑单元的位置，减小信号传输延迟，提高时序性能。
面积优化
优化算法
采用高效的算法和优化策略，减小设计规模， 降低面积成本。
低功耗硬件选择
选择低功耗硬件器件和IP核，从硬件层面降低功 耗。
06
Quartus II实际应用案 例
数字钟设计案例
总结词
数字钟设实现数字钟的原理图 设计和编程。
详细描述
首先，在Quartus II软件中创建一个新的工程，选择合适的FPGA芯片型号。然后，使 用原理图输入方式设计数字钟电路，包括分频器、计数器、译码器等模块。接着，进行 仿真测试以确保设计正确。最后，将设计文件下载到FPGA芯片中，完成数字钟的硬件
保存配置
完成配置后，保存配置文件以便以后使用。
许可证激活与验证
获取许可证文件
从Altera官网或授权合作伙伴处获取Quartus II软件 的许可证文件。
激活许可证
运行许可证激活程序，输入许可证文件中的激活码进 行激活。
验证许可证
启动Quartus II软件，验证许可证是否有效，确保软 件正常使用。
完成串口通信的硬件实现。
THANKS FOR WATCHING
感谢您的观看
Quartus II软件中提供了大量的IP核，用户可以直接调用这些IP核进行设计， 避免了重复造轮子，提高了设计效率。
IP核定制
对于一些特殊需求，用户可以通过定制IP核的方式实现。Quartus II软件提供了 IP核定制工具，用户可以根据需求对IP核进行修改和定制，以满足特定设计要求。
软件的使用_Quartus II
图4 5、在 License Agreement 对话框上选中 I accept the terms of the license agreement 选项，点击 Next 按钮，进入下一步；
图3
图5
Quartus II 的 FPGA 设计手册--------王兴权（030320122）2007 年 4 月 桂林电子科技大学计算机与控制学院(自动化专业)-------- 用喜悦振奋精神，用成绩增添信心！
Quartus II 的 FPGA 设计手册--------王兴权（030320122）2007 年 4 月 桂林电子科技大学计算机与控制学院(自动化专业)-------- 用喜悦振奋精神，用成绩增添信心！
第8页
1、打开 QuartusII 5.0 的Fra bibliotekCrack 文件夹
3. 使用写字板软件，打开 license.dat 文件，修改该文件，将其中 HOSTID 的值改 为本机的网卡地址。本机网卡地址可以在 dos shell 下使用 ipconfig/all 命令查 看。(我的如下)
图 16 13、在 License Agreement 对话框上选中 Accept the terms of the license agreement 选项，点击 Next 按钮，进入下一步；
图 15
Quartus II 的 FPGA 设计手册--------王兴权（030320122）2007 年 4 月 桂林电子科技大学计算机与控制学院(自动化专业)-------- 用喜悦振奋精神，用成绩增添信心！
图 34 5. 在随后的 license setup 对话框中,指定修改好的 license.dat 文件，点击 OK 按钮 图 36：你就可以看到你的网卡号啦！ ！ ！ 6. 设置到这里，你的 QuartusII 5.0 已经可以使用了 。
QuartusII使用说明
QuartusII使用说明QuartusⅡ软件提供了FPGA 和CPLD 各设计阶段的解决方案。
它集设计输入、综合、仿真、编程（配置）于一体，带有丰富的设计库，并有详细的联机帮助功能。
下面为用QUARTUSⅡ进行设计的一般过程。
其包含的主要内容为：1、开始2、新建project3、设计输入4、编译5、引脚分配6、仿真7、编程、配置FPGA器件8、板级调试9、典型的FPGA设计流程使用CAD软件进行FPGA设计的典型流程如图1所示。
Quartus II软件支持以上设计流程的所有阶段。
1、开始在Quartus II软件中设计的每个电路或者子电路都叫做项目（Project）。
Quartus II软件每次只能打开一个Project，并且一个Project的所有信息都必须保存在同一个文件夹。
为了开始一个新逻辑电路的设计，首先第一步就是新建一个文件夹来保存此Project的文件。
为了保存本教程的设计项目Project，新建文件夹D:\introtutorial。
本处所举例子是一个简单两路开关控制电路。
启动Quartus II软件，会打开如图2所示启动画面。
启动画面中包含了使用Quartus II软件所需要的几个窗口，用户可以通过鼠标在窗口中选择想要执行的功能。
Quartus II软件所提供的绝大多数命令都可以通过选择位于标题栏下面的一系列菜单命令来完成。
图2 Quartus II启动画面在弹出的File菜单上单击单击Exit菜单项，这样可以退出Quartus II软件。
对于有些命令，需要按顺序访问几个菜单命令才可以。
本教程中使用符号Menu1 > Menu2 > Item表示使用鼠标左键先点击菜单Menu1，然后在弹出的菜单中鼠标左键点击Menu2项，然后在弹出的菜单中鼠标单击Item项。
2、新建Project开始一个新设计，必须先定义一个设计项目project。
Quartus II软件通过提供一个Wizard，使用户的设计任务变得非常简单。
实验一_QuartusII的使用
实验一_QuartusII的使用引言：Quartus II是一款由美国Intel公司开发的FPGA设计软件，广泛应用于数字集成电路设计和原型验证。
本实验将介绍Quartus II的基本使用方法，包括项目创建、设计输入、约束设置、编译与仿真等。
一、环境准备二、项目创建1.启动Quartus II软件，选择"File" -> "New Project Wizard"创建新项目。
在弹出的对话框中，选择项目的存储位置和名称，并选择合适的目标设备和设计流程。
点击"Next"进入下一步。
2.在第二步中，选择项目的项目类型和是否要添加预定义的IP （Intellectual Property）核。
IP核是现成的、可重用的模块，可以简化设计。
根据自己的需求进行选择，点击"Next"。
3.在第三步中，选择顶层设计文件的命名，并点击"Next"。
5.在第五步中，对项目的设置进行回顾，并点击"Finish"完成项目创建。
三、设计输入1.双击项目中的顶层设计文件，打开Design Entry工具。
在Design Entry工具中，可以通过图形界面或者Verilog/VHDL语言进行设计输入。
a.如果选择使用图形界面，可以在左侧工具栏中选择需要的元件，然后在设计区域中拖拽放置，最终形成需要的电路结构。
b.如果选择使用Verilog/VHDL语言，可以在设计区域中输入相应的代码，然后进行语法检查。
2.在设计完成后，可以使用编译按钮对设计进行编译。
编译过程中，Quartus II会对设计进行分析、优化和进行布线等操作，生成逻辑网表。
四、约束设置1.双击项目中的顶层设计文件，打开Design Constraints工具。
在Design Constraints工具中，可以设置时钟频率、信号约束、引脚约束等。
QuartusII教程(完整版)
Quartus II 的使用......................................... 错误!未定义书签。
1 工程建立 ................................................... 错误!未定义书签。
2 原理图的输入 ........................................... 错误!未定义书签。
3 文本编辑（verilog） ............................. 错误!未定义书签。
4 波形仿真 ................................................... 错误!未定义书签。
Quartus II 的使用在这里，首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后，双击Quartus II图标，屏幕如图1.1所示。
图 1.1 Quartus II 管理器1.1 工程建立使用New Project Wizard，可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA 工具，以及目标器件系列和器件（也可以让Quartus II 软件自动选择器件）。
建立工程的步骤如下：（1）选择File菜单下New Project Wizard ，如图1.2所示。
图 1.2 建立项目的屏幕（2）输入工作目录和项目名称，如图1.3所示。
可以直接选择Finish，以下的设置过程可以在设计过程中完成。
图 1.3 项目目录和名称（3）加入已有的设计文件到项目，可以直接选择Next，设计文件可以在设计过程中加入，如图1.4所示。
图 1.4 加入设计文件（4）选择设计器件，如图1.5所示。
图 1.5 选择器件（5）选择第三方EDA综合、仿真和时序分析工具，如图1.6所示。
QuartusII软件使用说明
QuartusII软件使用说明Quartus II软件使用说明1.介绍Quartus II是一款由Intel开发的集成电路设计软件，主要用于数字逻辑电路的设计和开发。
本文将详细介绍Quartus II软件的安装、基本功能以及常用的设计流程。
2.安装2.1 硬件要求确定您的计算机是否符合Quartus II的硬件要求，包括处理器、内存和硬盘空间。
2.2 安装程序从Intel官方网站Quartus II的安装程序，并按照指引执行安装步骤。
2.3 许可证文件在安装过程中，您需要提供许可证文件以完成软件的激活。
3.Quartus II界面3.1 工程导航器工程导航器是Quartus II的主界面，您可以在此查看和管理当前项目下的所有文件和文件夹。
3.2 编辑器Quartus II提供了多种编辑器，包括原理图编辑器、文本编辑器和波形编辑器等。
您可以根据需要选择适合的编辑器进行设计和编码。
4.基本功能4.1 创建新工程在工程导航器中，选择“新建”并指定工程名称和存储位置，然后选择设计类型和顶层设计文件。
4.2 添加文件通过“添加文件”功能可以将需要的文件添加到工程中，包括原理图文件、VHDL文件和Verilog文件等。
4.3 综合与分析在设计过程中，需要进行综合和分析以验证电路功能和逻辑正确性。
4.4 时序约束通过时序约束可以设置电路的时钟频率、延迟和时序要求等。
4.5 编译报告编译报告可以查看设计的状态和一些警告或错误信息。
5.设计流程5.1 设计规划在设计之前，需要进行设计规划，包括确定设计目标、功能分析和资源规划等。
5.2 电路设计按照设计规划进行电路设计，包括原理图设计、RTL设计和模块设计等。
5.3 综合与优化对设计进行综合和优化，以达到性能和资源的平衡。
5.4 约束设置与时序分析设置时序约束并进行时序分析，以保证电路满足时序要求。
5.5 布局与布线对设计进行物理布局和布线，以优化电路的布局及信号传输路径。
Quartus_II软件使用教程
工具栏 工程工作区
信息显示窗
5
主要快捷键
Settings
Assignment Editor
Pin Planner
Execution controls
Chip Planner (Floorplan & Chip Editor)
Compilation report Programmer
© 2008 Cytech Technology Ltd., Co
Low-cost 90-nm FPGAs for PCI Express, Gigabit Ethernet,and Serial RapidIO up to 2.5 Gbps
− Arria GX
CPLDs
− MAX II, MAX 7000 & MAX 3000
Configuration devices
Start Analysis & Synthesis − Synthesizes & optimizes code
21
QII7.1文本编辑器
独立/整合窗口切换
“Alt”键实现列操作的切换
列对齐显示标记 行对齐显示标记
© 2008 Cytech Technology Ltd., Co
插入代码模版
22
使用MegaWizard Plug-in Manager调用宏功能模块
Tools ⇒ MegaWizard Plug-In Manager
Add user library pathnames
• User libraries • MegaCore®/AMPPSM libraries • Pre-compiled VHDL packages
13
Quartus-II使用方法
第1章QUARTUS II2。
1 QUARTUSII概述设计输入是设计者对系统要实现的逻辑功能进行描述的过程。
设计输入有多种表达方式，常用的用原理图输入、硬件描述语言输入、网表输入等。
1、原理图输入：原理图设计输入方式是利用软件提供的各种原理图库，采用画图的方式进行设计输入.这是一种最为简单和直观的输入方式。
原理图输入方式的效率比较低，半只用于小规模系统设计,或用于在顶层拼接各个以设计完成的电路子模块。
2、硬件描述语言输入:这种设计输入方式是通过文本编辑器，用VHDL，Verilog或AHDL等硬件描述语言进行设计输入。
采用语言描述的有点事效率较高，结果容易仿真,信号观察方便，在不同的设计输入库之间转换方便，适用于大规模数字系统的设计.但语言输入必须依赖综合器，只有好的综合器才能把语言综合成优化的电路。
3、网表输入：现代可编程数字系统设计工具都提供了和它第三方EDA工具相连接的接口。
采用这种方法输入时，可以通过标准的网表把它设计工具上已经实现了的设计直接移植进来，而不必重新输入。
一般开发软件可以接受的网表有EDIF格式、VHDL 格式及Verilog格式等。
在用网表输入时，必须注意在两个系统中采用库的对应关系，所有的库单元必须一一对应，才可以成功读入网表［6］。
2.2 QUARTUSII建立工程项目在Quartus II 中，用户的每个独立设计都对应一个工程项目，每个工程项目可包含一个或多个设计文件。
其中一个是顶层文件，编译器是对项目中的顶层文件进行编译的,项目同时还管理编译过程中产生的各种中间文件，这些中间文件的文件名相同，但后缀名不同.为了便于管理，对于每个新的项目应该建立一个单独的子目录。
指定项目名称的步骤如下：1。
打开Quartus II,在File 菜单中选择New Project Wizard 项，将出现工程项目建立向导对话框。
如图2—1 （a)所示。
2. 点击“Next”，进入到如图2-1 (b)所示的工程项目命名对话框，在最上面的文本输入框中输入为该项目所建的目录名，如本例为“E:\Clock”，在中间的文本输入框中输入项目名称，本次实验为“adder”，在最下面的文本输入框中输入最顶层模块的名称“adder"。
QuartusII教程(完整版)
Quartus II 的使用 (1)1 工程建立 (1)2 原理图的输入 (4)3 文本编辑(verilog） (14)4 波形仿真 (17)Quartus II 的使用在这里,首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后,双击Quartus II图标,屏幕如图1。
1所示。
图 1.1 Quartus II 管理器1.1 工程建立使用New Project Wizard，可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA 工具，以及目标器件系列和器件（也可以让Quartus II 软件自动选择器件)。
建立工程的步骤如下：（1）选择File菜单下New Project Wizard ,如图1。
2所示.图1。
2 建立项目的屏幕（2）输入工作目录和项目名称，如图1。
3所示.可以直接选择Finish，以下的设置过程可以在设计过程中完成。
图1。
3 项目目录和名称（3）加入已有的设计文件到项目,可以直接选择Next，设计文件可以在设计过程中加入,如图1。
4所示。
图1。
4 加入设计文件（4）选择设计器件，如图1。
5所示。
图 1.5 选择器件（5）选择第三方EDA综合、仿真和时序分析工具，如图1.6所示。
图 1.6 选择EDA 工具（6）建立项目完成，显示项目概要，如图1.7所示。
图1。
7 项目概要1.2 原理图的输入原理图输入的操作步骤如下：（1）选择File 菜单下New ，新建图表/原理图文件,如图1.8 所示。
图 1.8 新建原理图文件（2）在图1.9的空白处双击,屏幕如图1。
10所示：（3）在图1。
10的Symbol Name 输入编辑框中键入dff后，单击ok按钮。
此时可看到光标上粘着被选的符号，将其移到合适的位置（参考图1。
11)单击鼠标左键，使其固定；（4）重复（2）、（3）步骤，给图中放一个input、not、output 符号，如图1。
QuartusII软件的使用
Q u a r t u s I I软件的使用入门4．1Quartus II 简介Quautus II是Altera 公司的综合性PLD开发软件,支持原理图、VHDL、Verilog-HDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整的PLD设计流程。
它支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。
对EDA第三方工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。
在本教程中使用的Quartus II的版本为5.0 。
4．1．1 设计工作流程用户首先对所做项目进行设计，明确设计目的、设计要求。
然后利用原理图输入方式或文本输入方式进行设计输入。
输入完成后进行编译，若编译过程中发现错误，则应检查设计输入以修改错误，直至没有错误产生。
编译完成后进行仿真，检查是否达到了设计要求，若未达到要求，需重新检查设计输入及编译过程，不断迭代、收敛直至满足设计要求。
最后将设计配置到目标器件中进行硬件验证与测试。
4．1．2 Quartus II 的图形用户界面Quartus II 的图形用户界面如图所示，从图中可以看出共有以下几个子窗口。
编辑输入窗口项目导航窗口状态窗口消息窗口图Quartus II软件的图形用户界面1．Project navigator 项目导航窗口项目导航窗口包括3个可以切换的标签：Hierarchy标签用于层次显示，提供了逻辑单元、寄存器、存储器使用等信息；File和Design Units 提供了工程文件和设计单元的列表。
2．编辑输入窗口设计输入的主窗口，无论原理图还是硬件描述语言编译、仿真的报告都显示在这里。
3．Status窗口状态窗口，用以显示各系统运行阶段的进度。
4．Message窗口消息窗口，实时提供系统消息、警告和错误等信息。
Quartus_II使用教程1和2 加详细例子,图形细解每一步
§2.3 相关技术基本知识与基本技能一、QuartusⅡ原理图输入法应用数字逻辑电路的基本知识，使用QuartusⅡ原理图输入法可非常方便地进行数字系统的设计。
应用QuartusⅡ原理图输入法，还可以把原有的使用中示规模的通用数字集成电路设计的数字系统移植到FPGA或CPLD中。
下面以一个二人表决器的设计为例说明QuartusⅡ原理图输入法的使用方法。
(一)建立工程文件夹1.新建一个文件夹作为工程项目目录首先在计算机中建立一个文件夹作为工程项目目录，此工程目录不能是根目录，比如D:，只能是根b录下的b录，比如D:\EDA _book\code\Chapter3\BiaoJueQi。
下一页§2.3 相关技术基本知识与基本技能2.建立工程项目运行Quartus Ⅱ软件，执行File=>New Project Wizard 命令，建立工程，如图2-17所示。
在图2-18界面中单击Next按钮。
在所弹出的图2-19 New Project Wizard对话框中，填写Directory，Name, Top-Level Entity等项目。
其中第一、第二、第三个文本框分别是工程项目目录、项目名称和项目顶层设计实体的名称。
单击Next按钮，出现添加工程文件的对话框，如图2-20所示。
若原来己有文件，可选择相应文件，这单直接单击Next进行下一步，选择FPGA器件的型号，如图2-21所示。
下一页上一页§2.3 相关技术基本知识与基本技能在Family下拉框中，根据需要选择一种型号的FPGA，比如Cyclone系列FPGA。
然后在“Available devices:”中根据需要的FPGA 型号选择FPGA型号，比如“EP1C3T144C8”，注意在Filters一栏中选中“Show Advanced Devices”以显示所有的器件型号。
再单击Next按钮，出现如图2-22所示对话框。
QuartusII软件操作
Quartus II 软件操作
第二步 根据电路图综合电路 电路图输入到CAD系统之后，许多CAD工具会对其进行处
理。流程的第一步是使用综合工具，将电路图编译成逻辑表 达式，然后，电路综合的下一步是工艺映射，通过使用可用 的逻辑元件，确定每个逻辑表达式如何在目标芯片中实现。
使用编译器。选择Processing/Compile tool 命令，打 开对应窗口，共包括四个模块。分析与综合模块执行 Quartus II 中的综合步骤，它产生逻辑元件组成的一个电路。 装配模块（Fitter)模块决定芯片上各电路元件的精确布局。 其中综合模块产生的每个元件都将在芯片上实现。每个模块 也可以单独运行。也可以使用其他命令启动编译。编译完成 时，可以查看编译报告。出现错误时，点击错误信息，可以 突出显示错误出现的位置。
Quartus II 软件操作
第三步 对设计的电路进行仿真 Quartus II包含仿真工具，它
们用于仿真已设计电路的行为功能。 在电路仿真之前，必须先创建输入 波形文件。
1） 使用波形编辑器。 选择File/New命令，在弹出的对 话框中选择Vector Waveform File 选项，单击OK按钮。将文件 命名为example_schematic.vwf并保 存。
Quartus II 软件操作
① 功能仿真 选择Assignments/settings命令，打开settings窗口。
在该窗口的左面，单击Simulator项，在弹出的窗口中，选 择fuctional选项作为仿真模式。为了完成仿真器的设置， 需要选择Processing/Generate functional simulation Netlist命令。 Quartus II根据测试输入，产生 example_schematic.vwf文件中定义的输出。选择 Processing/start simulation（或使用快捷图标），开始 运行电路的功能仿真。仿真结束之后， Quartus II指出仿 真完成，并给出仿真报告。
Quartus-II软件的使用方法
Quartus II软件的使用方法1、创建工程运行quartus II软件，如下图：建立工程，File New Project Wizad，既弹出“工程设置”对话框，如下图：单击此对话框最上一栏右侧的“...”按钮，在d盘中建一个工程文件夹，取名为test。
单击“打开”按钮，在第二行和第三行中填写为“half_adder”。
按Next按钮，出现添加工程文件的对话框，如下图：这里我们先不管它，直接按next进行下一步，选择FPGA器件的型号，如下图：在Family下拉框中，我们选择Cyclone V系列FPGA，选择此系列的具体芯片5CSEMA5F31C6。
执行next出现选择其它EDA工具setting对话框如下图，选择ModelSim_Altera为默认的Simulation 工具，语言为Verilog HDL.执行next出现选择其它EDA工具对话框，我们用Quartus II的集成环境进行开发，因此这里不作任何改动，按next进入工程的信息总概对话框，按Finish按钮即建立一个项目。
2、建立顶层文件。
（1）执行File New，弹出新建文件对话框，如下图：选择“Verilog HDL File”按OK即建立一个空的verilog 文件，按下图写入half_adder代码，我们把它另存为（File Save as）,接受默认的文件名，以使该文件添加到工程中去。
如下图：（2）设置。
在建立工程时我们选定了芯片型号，也可以在这一步设定，在菜单Assignments Device，弹出对话框，如下图：（3）编译。
按主工具栏上的编译按钮即开始编译，Message窗口会显示一些编译信息，最后编译成功弹出提示，如下图：3、仿真对工程编译通过后，必须对其功能和时序性质进行仿真测试，以了解设计结果是否满足原设计要求。
具体步骤如下：1功能仿真选择菜单processing -->start --> start test bench template writertestbench 文件创建完成打开testbench文件编写testbench文件见红色方框，编辑完后，保存。
quartusii使用教程图形输入
在图形编辑器中，可以使用各 种绘图工具绘制设计。
绘制设计
在图形编辑器中，可以使用各种绘图工具绘制设 计，如线条、矩形、圆形等。
可以设置各种属性，如线条宽度、颜色、填充方 式等。
可以使用各种编辑工具进行编辑，如移动、缩放、 旋转等。
保存设计
在图形编辑器中，点击菜单栏中的 "File"，然后选择 "Save"。 在弹出的对话框中，选择保存位置和文件名，然后点击 "Save"。
01
模块复用
将已经设计好的模块作为层次化设计中 的子模块，方便复用和减少重复劳动。
02
03
层次化管理
通过层次化管理，可以将不同层次的 电路设计进行有效的组织和管理，方 便修改和维护。
谢谢
THANKS
FPGA开发
在FPGA开发中，图形输入方式可以方便地实现 数字电路设计，并生成可编程的配置文件。
3
嵌入式系统设计
在嵌入式系统设计中，图形输入方式可以用于设 计硬件架构，并生成相应的硬件描述语言代码。
图形输入的基本步骤
01
02
03
04
05
启动Quartus I… 选择图形输入方 式
绘制电路图
生成可编程文件 下载到FPGA芯片
01
编译错误原因一：语法错误
02
描述：在图形输入中，如果存在语法错误，如拼写 错误、缺少标点符号等，会导致编译失败。
03
解决方案：仔细检查代码，确保语法正确，没有拼 写错误或遗漏的标点符号。
如何解决编译错误？
编译错误原因二：资源超限
描述：当设计规模过大，超过了Quartus II的资源限制时，会导致编译失 败。
QuartusII运行步骤
1. 打开QuartusII软件，建立一个新的工程：1) 单击菜单File\New Project Wizard…2) 输入工程的路径、工程名以及顶层实体名。
3)单击Next>按钮，本实验没有包含已有文件，单击Next>按钮。
4) 设置我们的器件信息。
5) 单击Next>，指定第三方工具，这里我们不指定第三方EDA工具，单击Next>后结束工程建立。
2. 建立VHDL文件：1) 单击File\New菜单项，选择弹出窗口中的VHDL File项，单击OK按钮以建立打开空的VHDL文件。
2）在编辑窗口中输入VHDL源文件并保存，注意实体名、文件名必须和建立工程时所设定的顶层实体名相同。
3) 编译工程单击Processing\Start Compilation开始编译，编译过程中可能会显示若干出错消息，参考提示原因对程序进行修改直到编译完全成功为止。
3. 建立矢量波形文件1) 单击File\New命令，在弹出的对话框中选择Other Files页面中的Vector Waveform File项，打开矢量波形文件编辑窗口：2) 双击窗口左边空白区域，打开Insert Node or Bus对话框：3) 单击Node Finder…按钮，打开以下对话框，选择Filter下拉列表中的Pins：all，并点击List按酒以列出所有的端口，通过>>按钮把这些端口加入到右面的窗口中，单击OK完成端口的添加。
4) 回到波形编辑窗口，对所有输入端口设置输入波形，具体可以通过左边的工具栏，或通过对信号单击鼠标右键的弹出式菜单中完成操作，最后保存次波形文件。
4. 进行功能仿真1) 单击Assignments\Settings…，在弹出对话框中将Simulation mode设置为Functional，即功能仿真。
指定仿真波形文件后单击OK 完成设置。
2) 单击Processing\Generate Functional Simulation Netlist以获得功能仿真网络表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Q u a r t u s I I软件的使用方法
1、创建工程
运行quartus II软件，如下图：
建立工程，File New Project Wizad，既弹出“工程设置”对话框，如下图：
单击此对话框最上一栏右侧的“...”按钮，在d盘中建一个工程文件夹，取名为test。
单击“打开”按钮，在第二行和第三行中填写为“half_adder”。
按Next按钮，出现添加工程文件的对话框，如下图：
这里我们先不管它，直接按next进行下一步，选择FPGA器件的型号，如下图：
在Family下拉框中，我们选择Cyclone V系列FPGA，选择此系列的具体芯片5CSEMA5F31C6。
执行next出现选择其它EDA工具setting对话框如下图，选择ModelSim_Altera为默认的Simulation 工具，语言为Verilog HDL.
执行next出现选择其它EDA工具对话框，我们用Quartus II的集成环境进行开发，因此这里不作任何改动，按next进入工程的信息总概对话框，按Finish按钮即建立一个项目。
2、建立顶层文件。
（1）执行File New，弹出新建文件对话框，如下图：
选择“Verilog HDL File”按OK即建立一个空的verilog 文件，按下图写入half_adder代码，我们把它另存为
（File Save as）,接受默认的文件名，以使该文件添加到工程中去。
如下图：
（2）设置。
在建立工程时我们选定了芯片型号，也可以在这一步设定，在菜单Assignments Device，弹出对话框，如下图：
（3）编译。
按主工具栏上的编译按钮即开始编译，Message窗口会显示一些编译信息，最后编译成功弹出提示，如下图：
3、仿真
对工程编译通过后，必须对其功能和时序性质进行仿真测试，以了解设计结果是否满足原设计要求。
具体步骤如下：
1功能仿真
选择菜单processing -->start --> start test bench template writer
testbench 文件创建完成打开testbench文件
编写testbench文件见红色方框，编辑完后，保存。
注释掉
选择菜单Tools中的Run Simulation Tool，再选择RTL Simulation，如下图所示：
菜单栏编译按钮，进行编译
选中文件，点击Compile,然后点击Done。
菜单栏Simulation如图
打开后如图选择testbench文件改变仿真精度
打开波形窗口菜单栏View—》wave如下图
将信号拖入wave的messages中
菜单栏按开始仿真
观察波形
2、分配管脚如下图所示
3、编程下载
管脚分配完毕后，启动全编译，然后下载到FPGA。
首先点击”下载” 按钮，
检测安装下载电缆( 单击Hardware Setup )弹出对话框如图所示，选择DE-SoC[USB-1] 下载电缆，关闭该对话框点击Auto Detect，选5CSEMA5
右击第二个芯片，选Edit-》Change File
在output_files里选中下载文件
不要忘记打勾，然后点击Start 下载。
4 手动拨动开关就可以观察半加器两位相加的效果。