变模计数器

《数字电子技术基础》大作业

专业班级

学号

学生姓名

学院自动化学院

任课教师华剑

2016 年 6 月10 日

1.实验目的：

设计一个变模计数器，要求：

1、当x=0时，实现7进制加计数器；

2、当x=1时，实现5进制加计数器。

2.实验器材：

74LS160一片；一个三输入与非门，一个二输入或门；仿真软件。

3.设计思路：

5、7进制一般应用清零或者置零实现，通过比较这里我选用异步清零法，74LS160芯片。

X为控制信号，X为低电位（0）时，为5进制；X为高电平（1）时，为7进制。

5进制（000→001→010→011→100→000）反馈信号如图1；

7进制（000→001→010→011→100→101→110→000）反馈信号如图2：

图1 图2

从图中不难发现5(101)进制与7（111）进制的反馈差别在于是否有QB.因此我们就可以设计一个逻辑电路当X=0反馈信号中有QB；X=1反馈信号中没有QB。列出真值表：

即F=X+QB;

L=QC*QA*F=QC*QA*（X+QB）(L为反馈信号)。

4.电路仿真

74LS160引脚图和真值表：

仿真原理图如下（开关接上为高，接下为低）：

经过仿真检验，实验原理图正确且能实现功能，仿真截屏如下：

5.参考资料：

清华大学出版社---------------------------------------------《数字电子技术基础》