实验七. 加法器及其逻辑运算
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验七：加法器及其逻辑运算
Hale Waihona Puke Baidu一、实验目的：1、掌握组合逻辑电路的功能调试
2、验证半加器、全加器和四位集成加法器的逻辑功能。
3、学会二进制数的运算规律。
二、实验器材：74LS86、74LS08、74LS32、74LS283
三、实验原理：
1、半加器
不考虑低位进位，只有本位相加，称为半加，实现半加运算的逻辑电路，称为半加器。半加器的逻辑电路图及逻辑符号如下
图7.1半加器逻辑电路图及逻辑符号
半加器的逻辑表达式
=A⊕B（7-1）
（7-2）
式中，S为本位和，而C为进位。根据逻辑表达式可得，半加器的功能表为
表7.1半加器功能表
输入
输出
A
B
S
C
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
2、全加器
考虑低位进位的加法称为全加，实现全加的电路为全加器。全加器的逻辑电路图及逻辑符号如下
图7.2全加器逻辑电路图及逻辑符号
全加器的逻辑表达式
=A⊕B⊕Ci（7-3）
+(A⊕B)Ci（7-4）
式中，S为本位和，Ci为低位进位，Co为向高位的进位。根据逻辑表达式可得，全加器的功能表为
表7.2全加器功能表
输入
输出
A
B
Ci
S
Co
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
A3
A2
A1
A0
B3
B2
B1
B0
C-1
S3
S2
S1
S0
Co
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
0
1
1
0
0
0
1
1
0
1
0
0
0
0
1
0
0
0
1
0
1
1
0
1
0
1
0
1
1
0
0
0
1
1
0
0
1
1
1
1
0
1
1
1
1
0
0
0
0
1
0
0
0
1
0
0
1
1
四、实验内容：
1．测试半加器的逻辑电路功能。
用异或门（74LS86）和与门（74LS08）构成的半加器（如图7.1所示），验证半加器的逻辑电路功能。
图7.374LS283引脚图及逻辑符号
74LS283有两组4位二进制数输入A4A3A2A1、B4B3B2B1，一个向最低位的进位输入端CI，有一组二进制数输出S4S3S2S1，一个最高位的进位输出端CO，算术加法运算关系式如下
A4A3A2A1
+B4B3B2B1
CI
C0S4S3S2S1
表7.374LS283加法运算表
0
0
1
0
1
1
1
3、多位加法器
算术运算电路是脉冲与数字电路的核心部件之一，工作模式有加、减、乘、除等运算，尤其以加法为最基本，其电路构成既有组合逻辑，也有时序逻辑。本实验采用的逻辑器件4位全加器为TTL双极型数字集成电路74LS283，属于组合逻辑电路，它的特点是超前进位，因此运算速度快，其外形为双列直插，引脚排列及逻辑符号如图7.3所示。
2．测试全加器的逻辑功能。
用异或门（74LS86）、与门（74LS08）和或门（74LS32）构成的全加器（如图7.2所示），验证全加器的逻辑电路功能。
3．测试四位加法器的逻辑功能。
用四位二进制加法器74LS283完成表7.3的加法运算。
Hale Waihona Puke Baidu一、实验目的：1、掌握组合逻辑电路的功能调试
2、验证半加器、全加器和四位集成加法器的逻辑功能。
3、学会二进制数的运算规律。
二、实验器材：74LS86、74LS08、74LS32、74LS283
三、实验原理：
1、半加器
不考虑低位进位，只有本位相加，称为半加，实现半加运算的逻辑电路，称为半加器。半加器的逻辑电路图及逻辑符号如下
图7.1半加器逻辑电路图及逻辑符号
半加器的逻辑表达式
=A⊕B（7-1）
（7-2）
式中，S为本位和，而C为进位。根据逻辑表达式可得，半加器的功能表为
表7.1半加器功能表
输入
输出
A
B
S
C
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
2、全加器
考虑低位进位的加法称为全加，实现全加的电路为全加器。全加器的逻辑电路图及逻辑符号如下
图7.2全加器逻辑电路图及逻辑符号
全加器的逻辑表达式
=A⊕B⊕Ci（7-3）
+(A⊕B)Ci（7-4）
式中，S为本位和，Ci为低位进位，Co为向高位的进位。根据逻辑表达式可得，全加器的功能表为
表7.2全加器功能表
输入
输出
A
B
Ci
S
Co
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
A3
A2
A1
A0
B3
B2
B1
B0
C-1
S3
S2
S1
S0
Co
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
0
1
1
0
0
0
1
1
0
1
0
0
0
0
1
0
0
0
1
0
1
1
0
1
0
1
0
1
1
0
0
0
1
1
0
0
1
1
1
1
0
1
1
1
1
0
0
0
0
1
0
0
0
1
0
0
1
1
四、实验内容：
1．测试半加器的逻辑电路功能。
用异或门（74LS86）和与门（74LS08）构成的半加器（如图7.1所示），验证半加器的逻辑电路功能。
图7.374LS283引脚图及逻辑符号
74LS283有两组4位二进制数输入A4A3A2A1、B4B3B2B1，一个向最低位的进位输入端CI，有一组二进制数输出S4S3S2S1，一个最高位的进位输出端CO，算术加法运算关系式如下
A4A3A2A1
+B4B3B2B1
CI
C0S4S3S2S1
表7.374LS283加法运算表
0
0
1
0
1
1
1
3、多位加法器
算术运算电路是脉冲与数字电路的核心部件之一，工作模式有加、减、乘、除等运算，尤其以加法为最基本，其电路构成既有组合逻辑，也有时序逻辑。本实验采用的逻辑器件4位全加器为TTL双极型数字集成电路74LS283，属于组合逻辑电路，它的特点是超前进位，因此运算速度快，其外形为双列直插，引脚排列及逻辑符号如图7.3所示。
2．测试全加器的逻辑功能。
用异或门（74LS86）、与门（74LS08）和或门（74LS32）构成的全加器（如图7.2所示），验证全加器的逻辑电路功能。
3．测试四位加法器的逻辑功能。
用四位二进制加法器74LS283完成表7.3的加法运算。