计算机组成原理第四章 存储器
计算机组成原理第四章作业答案
第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理课后答案第四章_庞海波
设DRAM的刷新最大间隔时间为2ms，
则异步刷新的刷新间隔=2ms/256行=0.0078125ms =7.8125µs
即：每7.8125µs刷新一行。
集中刷新时，死时间为256*0.1us=25.6us。
分散刷新，刷新间隔0.2us，死时间为0.1us，读写周期0.2us
异步刷新，死时间0.1us，刷新间隔7.8125us。
第四章思考题与习题
1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory
答：
主存：与CPU直接交换信息，用来存放数据和程序的存储器。
辅存：主存的后援存储器，不与CPU直接交换信息。
CACHE：为了解决CPU和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。
3．存储器的层次结构主要体现在什么地方？为什么要分这些层次，计算机如何管理这些层次？
答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存
页面容量=总容量/页面数= 64K×8 / 4 = 16K×8位，4片16K×8字串联成64K×8位
组容量=页面容量/组数= 16K×8位/ 16 = 1K×8位，16片1K×8位字串联成16K×8位
组内片数=组容量/片容量= 1K×8位/ 1K×4位= 2片，两片1K×4位芯片位并联成1K×8位
存储器逻辑框图：
计算机组成原理 第 4 章 存储器系统
• 存储单元的编址
• 编址单位：存储器中可寻址的最小单位。 • ① 按字节编址：相邻的两个单元是两个字节。 • ② 按字编址：相邻的两个单元是两个字。
• 例如一个32位字长的按字节寻址计算机，一个 存储器字中包含四个可单独寻址的字节单元。 当需要访问一个字，即同时访问4个字节时，可 以按地址的整数边界进行存取。即每个字的编 址中最低2位的二进制数必须是“00” ，这样可 以由地址的低两位来区分不同的字节。
• 主存储器用于存放CPU正在运行的程序和数据。 主存与CPU之间通过总线进行连接。
地址总线 MAR CPU MDR (k 位) 数据总线 (n 位) R/W MFC
2013-11-4 27
主 存 2k×n 位
主存的操作过程
• MAR：地址寄存器 MDR：数据寄存器
读操作（取操作） 地址 （MAR） AB
2013-11-4
5
(3) 高速缓冲存储器（Cache）
• Cache是一种介于主存与CPU之间用于解 决CPU与主存间速度匹配问题的高速小 容量的存储器。 • Cache用于存放CPU立即要运行或刚使用 过的程序和数据。
2013-11-4
6
2．按存取方式分类
• (1) 随机存取存储器(RAM) • RAM存储器中任何单元的内容均可按其地址随机地 读取或写入，且存取时间与单元的物理位置无关。 • RAM主要用于组成主存。
主存储器的组成和基本操作
地 址 译 码 驱 动 电 路 存 储 阵 列 读 写 电 路 数 据 寄 存 器 数 据 总 线
时序控制电路 R/W
2013-11-4
MFC
图 4-1
主存储器的基本组成 18
计算机组成原理第四章存储系统(一)(含答案)
第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。
计算机组成原理第四版课后题答案三,四章
第三章1．有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3）需要多少位地址作芯片选择？解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片）（3）需要1位地址作为芯片选择。
2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为1024K×64位，共需几个模块板？（2）个模块板内共有多少DRAM芯片?（3）主存共需多少DRAM芯片? CPU如何选择各模块板？解：(1). 共需模块板数为m：m=÷=64 (块)(2). 每个模块板内有DRAM芯片数为n:n=(/) ×(64/16)=16 (片)(3) 主存共需DRAM芯片为：16×64=1024 (片)每个模块板有16片DRAM芯片，容量为1024K×64位，需20根地址线(A19~A0)完成模块板内存储单元寻址。
一共有64块模块板，采用6根高位地址线(A25~A20)，通过6：64译码器译码产生片选信号对各模块板进行选择。
3．用16K×8位的DRAM芯片组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）组成64K×32位存储器需存储芯片数为N=（64K/16K）×（32位/8位）=16（片）每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示：（2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。
计算机组成原理第四章存储系统(一)(含答案)
计算机组成原理第四章存储系统(一)(含答案)4.1存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增长D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2主存中的数据组织随堂测验1、设存储字长为64位,对short变量长度为16位，数据存储按整数边界对齐，关于short变量j在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 312、设存储字长为64位,对char变量长度为8位，数据存储按整数边界对齐，关于char变量j在主存中地址的下列描绘中精确的是（）（此题为多项选择题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端形式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0xxxxxxxxx按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0xxxxxxxxx按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长普通应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float型变量的地址为FFFF C000H。
计算机组成原理第四章部分课后题答案(唐朔飞版)
4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
主存：用于存放数据和指令，并能由中央处理器直接随机存取，包括存储器体M、各种逻辑部件、控制电路等辅存：辅助存储器，又称为外部存储器（需要通过I/O系统与之交换数据）。
存储容量大、成本低、存取速度慢，以及可以永久地脱机保存信息。
主要包括磁表面存储器、软盘存储器、磁带存储设备、光盘存储设备。
Cache：高速缓冲存储器，比主存储器体积小但速度快，用于保有从主存储器得到指令的副本很可能在下一步为处理器所需的专用缓冲器。
RAM：(Random Access Memory)随机存储器。
存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。
这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。
按照存储信息的不同，随机存储器又分为静态随机存储器（StaticRAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。
SRAM：(Static Random Access Memory)它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。
DRAM：(Dynamic Random Access Memory)，即动态随机存取存储器最为常见的系统内存。
DRAM 只能将数据保持很短的时间。
为了保持数据，DRAM使用电容存储，所以必须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新，存储的信息就会丢失。
（关机就会丢失数据）ROM：只读内存（Read-Only Memory）的简称，是一种只能读出事先所存数据的固态半导体存储器。
其特性是一旦储存资料就无法再将之改变或删除。
通常用在不需经常变更资料的电子或电脑系统中，资料并且不会因为电源关闭而消失。
PROM：(Programmable Read-Only Memory)－可编程只读存储器，也叫One-Time Programmable (OTP)ROM“一次可编程只读存储器”，是一种可以用程序操作的只读内存。
计算机组成原理第4章主存储器(00001)资料讲解
CS
WE
DOUT
片选读时间 taCS
CPU必须在这段时 间内取走数据
片禁止到输出的传 输延迟tPLH CS→DOUT
15
1. 静态存储器（SRAM）（6）
(2) 开关特性
写周期时序 地址对写允许WE的保持时间 th Adr
地址对写允许WE的建立时间 tsu
Adr
Adr
CS
WE
最小写允许宽度tWWE
保持1，0 的双稳态 电路
存储单元
9
1. 静态存储器（SRAM）
MOS管是金属(Metal)—氧化物(Oxid)—半导体(Semiconductor) 场效应晶体管，或者称S管有三个极：源极S（Source）、漏极D（Drian）和栅极G（Gate）.
器
控制电路
0 … 31
读/写电路 Y地址译码
CS WE DIN H ×× LLL LLH L H×
DOUT H H H DOUT
操作方式
未选 写“0” 写“1”
读
WE CS
A5 … A9
14
1. 静态存储器（SRAM）（5）
(2) 开关特性
读周期时序
Adr
地址对片选的建立时间 tsu Adr→CS
27
4.6 非易失性半导体存储器（4）
3．可擦可编程序的只读存储器（EPROM） 为了能修改ROM中的内容，出现了EPROM。其原理：
VPP(+12V)
控制栅 浮置栅
5～7V
源n+
漏n+
P型基片
28
4.6 非易失性半导体存储器（5）
3．可擦可编程序的只读存储器（EPROM） 存储1，0的原理：
山东大学计算机组成原理第四章作业题及参考答案
第四章部分作业题参考答案4.3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：1）存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
2）Cache—主存层次主要解决CPU和主存速度不匹配的问题，在存储系统中主要对CPU访存起加速作用。
从CPU的角度看，该层次的速度接近于Cache，而容量和每位价格却接近于主存。
这就解决了存储器的高速度和低成本之间的矛盾；主存—辅存层次主要解决存储系统的容量问题，在存储系统中主要起扩容作用。
从程序员的角度看，其所使用的存储器的容量和每位价格接近于辅存，而速度接近于主存。
该层次解决了大容量和低成本之间的矛盾。
3）主存与Cache之间的数据调度是由硬件自动完成的，对程序员是透明的。
而主存—辅存之间的数据调动，是由硬件和操作系统共同完成的。
换言之，即采用虚拟存储技术实现。
4.5 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？答：1）存储器的带宽指单位时间内存储器存取的信息量。
2）存储器带宽= 1/200ns ×32位= 160M位/秒= 20MB/S （此处1M=106 ）4.7 题目略。
解：地址线和数据线的总和= 14 + 32 = 46根各需128、32、32、32、16和8片。
4.8试比较静态RAM和动态RAM。
答案要点：1）静态RAM的特点：依靠双稳态触发器保存信息，不断电信息不丢失；功耗较大，集成度较低，速度快，每位价格高，适合于作Cache或存取速度要求较高的小容量主存。
2）动态RAM的特点：依靠电容存储电荷来保存信息，需刷新电路进行动态刷新；功耗较小，集成度高，每位价格较低，适合于作大容量主存。
4.14 题目略解：1）256KB ；2）8块模板；3）16片；4）128片；5）CPU 通过最高3位地址译码选模板，次高3位地址译码选择模板内芯片。
计算机组成原理第四章答案
计算机组成原理第四章答案1. 注册器和存储器是计算机中用于保存数据的两种不同的设备。
注册器是一种用于高速临时存储数据的小型存储设备，它位于CPU内部，用于保存正在执行的指令、数据以及中间结果。
存储器则是一种用于永久保存数据的设备，它通常是外部的、容量较大的设备，如硬盘、固态硬盘或者内存条。
2. 计算机中的存储器分为主存储器和辅助存储器两种类型。
主存储器是计算机中用于临时保存指令和数据的存储设备，它的容量较小但速度较快。
辅助存储器则是一种容量较大但速度较慢的存储设备，用于永久保存数据和程序文件，如硬盘。
3. 冯·诺依曼计算机的基本构成包括中央处理器（CPU）、存储器、输入设备和输出设备。
其中，CPU负责执行计算机指令并控制计算机的运行，存储器用于保存指令和数据，输入设备用于将外部数据输入计算机，输出设备用于将计算结果输出给用户。
4. 计算机的运算速度主要取决于CPU的运算速度，而CPU的运算速度受到时钟频率、指令周期和执行指令的效率等多个因素影响。
时钟频率是CPU每秒钟钟摆的次数，它决定了CPU的基本工作速度；指令周期是指CPU执行一条指令所需的时间，它由时钟频率决定；指令的执行效率则取决于CPU的微操作执行速度。
5. 指令流水线是一种提高CPU执行效率的技术。
它将执行一条指令的过程分为多个阶段，并让多条指令在不同的阶段同时执行，从而实现指令的并行执行。
指令流水线可以提高CPU 的吞吐量，减少指令执行的延迟。
6. 高速缓存是一种用于提高CPU访问存储器效率的技术。
它位于CPU内部，与主存储器之间，用于保存最近访问的指令和数据。
高速缓存的访问速度比主存储器快，可以减少CPU 对主存储器的访问次数，提高CPU的执行效率。
7. 数据的表示方式包括原码、反码和补码。
原码是用最高位表示符号位，其余位表示数值的方式；反码是对原码取反得到的表示方式；补码是对反码加1得到的表示方式。
补码表示方式可以解决原码和反码相加减时的进位问题，同时将负数的表示范围扩展了一倍。
计算机组成原理4第四章存储器PPT课件精选全文
4.2
11
4.2
请问： 主机存储容量为4GB，按字节寻址，其地址线 位数应为多少位？数据线位数多少位？ 按字寻址（16位为一个字）,则地址线和数据线 各是多少根呢？
12
数据在主存中的存放
设存储字长为64位（8个字节），即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
D0
…… D 7
22
(2) 重合法（1K*1位重合法存储器芯片）
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
计算机组成原理第4章 存储系统
第四章存储系统4.1概述4.1.1技术指标4.1.2层次结构4.1.3存储器分类存储器是计算机系统中的记忆设备，用来存放程序和数据。
构成存储器的存储介质，目前主要采用半导体器件和磁性材料。
一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，均可以存储一位二进制代码。
这个二进制代码位是存储器中最小的存储单位，称为一个存储位或存储元。
由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。
根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法。
(1)按存储介质分作为存储介质的基本要求，必须有两个明显区别的物理状态，分别用来表示二进制的代码0和1。
另一方面，存储器的存取速度又取决于这种物理状态的改变速度。
目前使用的存储介质主要是半导体器件和磁性材料。
用半导体器件组成的存储器称为半导体存储器。
用磁性材料做成的存储器称为磁表面存储器，如磁盘存储器和磁带存储器。
(2)按存取方式分如果存储器中任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关，这种存储器称为随机存储器。
半导体存储器是随机存储器。
如果存储器只能按某种顺序来存取，也就是说存取时间和存储单元的物理位置有关，这种存储器称为顺序存储器。
如磁带存储器就是顺序存储器，它的存取周期较长。
磁盘存储器是半顺序存储器。
(3)按存储器的读写功能分有些半导体存储器存储的内容是固定不变的，即只能读出而不能写入，因此这种半导体存储器称为只读存储器(ROM)。
既能读出又能写人的半导体存储器，称为随机读写存储器(RAM)。
(4)按信息的可保存性分断电后信息即消失的存储器，称为非永久记忆的存储器。
断电后仍能保存信息的存储器，称为永久性记忆的存储器。
磁性材料做成的存储器是永久性存储器，半导体读写4.2 半导体随机读写存储器主存储器由半导体存储芯片构成，容量较小时可采用SRAM芯片，容量较大时一般采用DRAM芯片。
主存中的固化区采用ROM芯片，包括PROM、EPROM、EEPROM、等。
计算机组成原理第4章 主存储器
4.5 读/写存储器
VDD Xi
静态存储器(SRAM)
其中T1~T4组成两个反相器，构成双稳 态触发器，可存储一位二值信息。T5、 T6两只门控管相当于模拟开关，它们 的栅极接到字线上。由字选择线（行地 址译码器输出Xi ）控制该单元是否被 选中。还有两条位线连接到T5、T6 上 用来传送读写信号，T7、T8的开关状 态控制位线与输入/输出缓冲器间是否 接通,它们的开关状态受列译码器输出 Yj控制。
T3
T4
·
A
T1 T2
B
·
Bj
T8
T6
Bj
T7
D A3
Yj A1
D A2
R/W
I/O
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
静态存储器(SRAM)
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
动态存储器（DRAM）
计算机组成与结构
延安大学计算机学院
4.1 主存储器处于全机中心地位
在现代计算机中，主存储器处于全机中心地位，其原 因是：
当前计算机正在执行的程序和数据均存放在存储器中。 DMA(直接存储器存取)技术和输入/输出通道技术，在
存储器与输入/输出系统之间直接传送数据。
共享存储器的多处理机，利用存储器存放共享数据，
EEPROM：可用电擦除的可编程序只读存储器。
Flash Memory: 快擦型存储器(可以整块擦除，也可局部擦除)。
上述各种存储器中，RAM为“易失性存储器”，其余的 称为“非易失性存储器”(断电以后信息不会丢失)。
计算机组成原理—习题解答(第四章)
第四章题解计算机组成原理习题解答第四章4.2❒4.2在存储系统的层次结构中，设计高速缓冲存储器和虚拟存储器的目的各是什么？对这两个存储层次的管理有何异同点？❒题解:1、设计cache的目的是为了提高存储器的访问速度。
Cache层使得CPU在对存储器进行访问时，速度可以接近Cache的速度，容量可以达到主存的容量。
设计虚存的目的是为了提高存储器的容量。
虚拟存储技术使得用户在使用存储器时，感觉可用容量接近于辅存的容量，而访问速度上接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
2、两个存储层次管理的异同点：两个层次的功能均由系统自动实现，对用户来讲都是透明的。
第四章4.2两个存储层次均以信息块作为基本信息的传送单位，Cache存储器每次传送的信息块是定长的，只有几十字节，而虚拟存储器信息块划分方案很多，有页、段等等，长度均在几百~几百K 字节左右。
主存Cache 存储体系中CPU与Cache和主存都建立了直接访问的通道。
一旦不命中时，CPU 就直接访问主存并同时向Cache调度信息块。
而辅助存储器与CPU之间没有直接通路，一旦在主存不命中时，只能从辅存调块到主存。
Cache 存储器存取信息的过程、地址变换和替换策略全部用硬件实现，对程序员均是透明的。
而主存-辅存层次的虚拟存储器基本上是由操作系统的存储管理软件并辅助一些硬件来进行信息块的划分和主存-辅存之间的调度，所以对设计存储管理软件的系统程序员来说，它是不透明的，而对应用程序员，因为虚拟存储路提供了庞大的逻辑空间可以任意使用，是透明的。
第四章4.4❒4.4 图4-3中，如果检索寄存器的值为“**** 1011 **** ****”，屏蔽寄存器的值是什么？检索完成后，匹配寄存器中的值又是什么？❒题解：❒屏蔽寄存器的值是：0000 1111 0000 0000;完成检索后匹配寄存器的值为：01000…第四章4.74.7 将数据Cache和指令Cache分开有什么好处？答：将数据Cache和指令Cache分开有如下好处：1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成；2）指令Cache可用ROM实现，以提高指令存取的可靠性；3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。
计算机组成原理第四章存储系统(二)(含答案)
第四章存储系统（二）4.6 多体交叉存储器随堂测验1、一个4体并行低位交叉存储器，每个模块的容量是64K×32位，存取周期为200ns，假定四个存储可以连续访问，以下说法中，（）是正确的。
（单选)A、在连续工作一段时间后，200ns内储器向CPU提供256位二进制信息B、连续工作一段时间后，200ns内存储器向CPU提供128位二进制信息C、在连续工作一段时间后，200ns存储器向CPU提供32位二进制信息D、以上答案都不正确2、下列关于多体交叉存储器的描述中，正确的是（）（多选）A、通过并行访问提高存储系统的访问速率B、通过增加数据总线的位数提高存储系统访问速率C、通过提高存储单体的速率提高存储系统的访问速率D、实现对不同存储单体数据的并行访问对数据的分布有要求3、为了通过交叉访问提高存储系的访问速率，必须满足下列条件（）（多选）A、采用低位地址交叉B、采用高位地址交叉C、满足局部性原理D、采用最优调度算法4、下图为能实现并行访问的多体交叉存储系统示意图。
设存储单体的存储周期为T1、存储系统的周期为T2、总线的传输周期为t . 下列描述中正确的是（）（多选）A、是高位多体交叉B、是低位多体交叉C、T1=T2D、CPU连续并行访问m个字的总时间为T1 + (m -1)t4.7 Cache的基本原理随堂测验1、为实现Cache地址映射，需要将来自CPU的物理地址根据映射方式进行不同划分，下列描述中错误的是（）（单选）A、全相联映射方式下，将地址划分为主存块地址和块内偏移地址两部分B、直接相联映射方式下，根据Cache大小将地址划分为标记（Tag）、索引(Index)和块内偏移地址三部分。
其中Index指向Cache特定行位置C、组相联映射方式下，根据Cache 分组数大小将地址划分为标记（Tag）、索引(Index)和块内偏移地址三部分。
其中Index指向Cache特定组位置D、K路组相联是指CHCHE被分成K组2、下列关于Cache的描述中正确的是（）（多选）A、缓解快速CPU与慢速主存之间的速度差异B、实现Cache目标的理论基础是局部性原理C、在存储体系中，Cache处于CPU和主存之间D、Cache的写穿策略是指CPU写Cache的同时也把数据写入主存3、下列关于Cache结构的描述中正确的是（) （多选）A、标记存储体存放从主存地址中剥离出的标记(Tag)B、数据存储体存放与主存交换的数据C、有效位(Valid)用于判断Cache的数据是否有效D、脏位(Dirty)用于判断主存的相关数据是否有效4、下列属于协助Cache工作所需的部件或功能是（）（多选）A、相联存储器B、调度替换算法C、脏位和有效位比较电路D、标记比较电路4.8 相联存储器随堂测验1、相联存储器是一种按内容访问的存储器,这里的"内容"是指（）（单选）A、所访问的数据B、主存地址C、从主存地址中分离出的标记(Tag)D、从主存地址中分离出来的索引(Index)2、下列关于相联存储器的描述中，正确的是（）（单选）A、在实现技术相同的情况下，容量较小的相联存储器，速度较快B、相联存储器结构简单，与静态存储器的访问方式基本相同C、为提高查找速度，相联存储器的存储体应采用动态存储单元D、访问相联存储器时既需要内容，也需要地址3、下列关于相联存储器的描述中，正确的是（）（多选）A、按地址进行并行访问B、对访问的内容进行并行比较C、按关键字实现快速查找D、相联存储器中存放的是主存数据的副本4.9 Cache地址映射与变换方法随堂测验1、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
只读存储器（Read Only Memory）
➢ 非易失性 ➢ 掩膜型只读存储器（ROM）、可编程只读存储
器（PROM）、可擦除可编程只读存储器（ EPROM）、电可擦除可编程只读存储器（ EEPROM）、闪速存储器（Flash Memory）
大连理工大学软件学院 赖晓晨
一、存储器分类
1、按存储介质分类
➢ 半导体存储器：TTL、MOS
易失
体积小、功耗低、存取时间短、易失性。
➢ 磁表面存储器：磁盘、磁带、磁鼓
非
➢ 磁芯存储器：硬磁材料的环状元件
易
➢ 光盘存储器：激光、磁光
失
大连理工大学软件学院 赖晓晨
2、按数据保存方式分类
随机存储器（Random Access Memory）
运算器 控制器
CPU 大连理工大学软件学院 赖晓晨
主
硬
存
盘
光盘 磁带
低
二、存储器的层次结构
1、存储器各层位置及特点
寄存器
cache
速度 容量 价格／位
CPU
寄存器
CPU
缓存
运主算存器 磁盘
光控盘制器 磁带
CPU 大连理工大学软件学院 赖晓晨
主
机主 存
辅 存
快小
硬 盘
慢大
高
光盘 磁带
低 低
二、存储器的层次结构
1、存储器各层位置及特点
速度 容量 价格／位
快小高
CPU
寄存器 缓存
CPU 主
目标：机高速度、大容量、低成
主存
本。
磁盘
具体来说：
光盘 磁带
接近高辅速缓存的速度、接近辅 存位的成容本存量。、接慢近辅存大的平均低每
大连理工大学软件学院 赖晓晨
2、两个主要层次
缓存——主存层次
主要解决速度匹配和成本问题
紫外线接收窗
大连理工大学软件学院 赖晓晨
2、按数据保存方式分类
Flash存储器
随机存储器（Random Access Memory）
➢ 易失性 ➢ 静态随机存储器、动态随机存储器
只读存储器（Read Only Memory）
➢ 非易失性 ➢ 掩膜型只读存储器（ROM）、可编程只读存储
器（PROM）、可擦除可编程只读存储器（ EPROM）、电可擦除可编程只读存储器（ EEPROM）、闪速存储器（Flash Memory）
计算机组成原理
第四章 存储器
概述 主存储器 高速缓冲存储器 辅助存储器
大连理工大学软件学院 赖晓晨
4.1 概述
存储器的地位不断上升 1、存储器的运行速度对计算机运行速度有很大影
响。 2、DMA方式提高了存储器的地位。 3、存储器是多处理机系统信息交换的重要渠道。
大连理工大学软件学院 赖晓晨
大连理工大学软件学院 赖晓晨
关于闪存
Flash-ROM已经成为了目前最成功、最流行的一种 固态内存，与EEPROM 相比具有读写速度快，而与 RAM相比具有非易失、以及价廉等优势。
Intel于1988年首先开发出NOR flash技术
➢ 芯片内执行（XIP，eXecute In Place），不必再把代码 读到系统RAM中。NOR flash读速度较快，写入和擦除 速度较慢。
1989年东芝公司发表了NAND flash 技术
➢ NAND 结构能提供极高的单元密度，可以达到高存储密 度，并且写入和擦除的速度也很快，这也是为何所有的U 盘都使用NAND闪存做为存储介质的原因。应用NAND 的困难在于闪存和需要特殊的系统接口。接口复杂。
大连理工大学软件学院 赖晓晨
3、按数据存取方式分类
Cache
主存 辅存
4、按在计算机中的作用
主存储器 辅助存储器 高速缓冲存储器
为什么要采取 金字塔型层次 结构呢？
大连理工大学软件学院 赖晓晨
Cache
主存 辅存
4、按在计算机中的作用
主存储器 辅助存储器 高速缓冲存储器
其他能够存储数据 的位置：寄存器、 控制存储器、硬盘 高速缓存
大连理工大学软件学院 赖晓晨
主存——辅存层次
主要解决速度、容量、成本问题
10 ns
CPU
20 ns
缓存
200 ns
主存
ms
辅存
大连理工大学软件学院 赖晓晨
地址空间
虚地址（逻辑地址）：程序员编程时采用的 地址（相对地址），地址空间大于实际主存 。
实地址（物理地址）：主存的实际地址
虚
硬件：MMU 实
地
软件：OS
地
址
址
大连理工大学软件学院 赖晓晨
地址空间
逻辑地址虚地址（逻辑地址）：程物序理员地编址程时采用的
0 1
MMOO地。VV址AB（XX,,相##42对地址），地址空间20大M于O实V际AX主, #存4
2 MO实V地C址X,（#6物理地址）：主存的21实M际O地V址BX, #2
3 JMP 6
22 MOV CX, #6
4 AND AX, #虚23 5 AND BX, #地22 6 MOV DX,址#3 7 SUB DX, AX
硬件：MMU 软件：OS
22224536实地址AAJMMNNODDPVA2BD6XXX,,,###22332
27 SUB DX, AX
大连理工大学软件学院 赖晓晨
4.2 主存储器
一、概述
1、主存的基本结构
读
存储体
写 电
路
…
驱动器
…
译码器
…
MAR
控制电路
读写
大连理工大学软件学院 赖晓地晨 址总线
Cache
主存储器
存
ROM
储
器
Flash Memory
静态 RAM
动态 RAM
MROM PROM EPROM EEPROM
高速缓冲存储器（Cache）
辅助存储器
大连理工大学软件学院 赖晓晨
磁盘、磁带、光盘
4.1
二、存储器的层次结构
1、存储器各层位置及特点
寄存器
cache
2、按数据保存方式分类
随机存储器（Random Access Memory）
可擦➢除易可失编性程只读存储器
➢ 静态随机存储器、动态随机存储器
只读存储器（Read Only Memory）
➢ 非易失性 ➢ 掩膜型只读存储器（ROM）、可编程只读存储
器（PROM）、可擦除可编程只读存储器（ EPROM）、电可擦除可编程只读存储器（ EEPROM）、闪速存储器（Flash Memory）
直接访问：
➢ 访问时间不随访问位置而变化。 ➢ 内存
串行访问：
➢ 访问时间随访问位置而变化。 ➢ 磁带（顺序访问）
部分串行访问：
➢ 介于上述二者之间 ➢ 磁盘(寻道直接，等待串行)
大连理工大学软件学院 赖晓晨
4、按在计算机中的作用
主存储器 辅助存储器 高速缓冲存储器
大连理工大学软件学院 赖晓晨