单片机第8章 单片机小系统及片外扩展.
合集下载
第8章 89C51单片机扩展存储器的设计
8.2 8.2
地址空间分配和外部地址锁存器
8.2.1 8.2.1 存储器地址空间分配 89C51发出的地址是用来选择某个存储器单元 发出的地址是用来选择某个存储器单元， 89C51发出的地址是用来选择某个存储器单元，要完成 这种功能，必须进行两种选择： 这种功能，必须进行两种选择： • “片选”； 片选” • “单元选择”。 单元选择” 常用的存储器地址分配的方法有两种： 1. 常用的存储器地址分配的方法有两种： • 线性选择法（简称线选法）； 线性选择法（简称线选法） • 地址译码法（简称译码法）：部分译码和全译码。 地址译码法（简称译码法） 部分译码和全译码。
8.1.2 8.1.2 构造系统总线 系统扩展的首要问题是构造系统总线； 系统扩展的首要问题是构造系统总线； 构造系统总线 然后再往系统总线上“ 然后再往系统总线上“挂”存储器芯片或I/O接 存储器芯片或I/O接 I/O 口芯片（ 口芯片（“挂”存储器芯片就是存储器扩展， 存储器芯片就是存储器扩展， “挂”I/O接口芯片就是I/O扩展）； I/O接口芯片就是I/O扩展）； 接口芯片就是I/O扩展 89C51扩展的三总线如8 所示。 89C51扩展的三总线如8-2所示。 扩展的三总线如
1.常用的EPROM芯片 1.常用的EPROM芯片 常用的EPROM 引脚功能如下： 引脚功能如下： A0～A15： A0～A15：地址线引脚 D7～D0： D7～D0：数据线引脚 CE*：片选输入端 OE* ：输出允许控制端 编程时， PGM*：编程时，加编程脉冲的输入端 Vpp：编程时，编程电压（+12V +25V Vpp：编程时，编程电压（+12V或+25V）输入端 Vcc：+5V，芯片的工作 工作电压 Vcc：+5V，芯片的工作电压 GND： GND：数字地 NC： NC：无用端
本章导读本章首先介绍MCS51单片机最小应用系统与总线
2019/2/24
MCS-51单片机原理与应用
16
8.2.2 数据存储器的扩展
4
（3）29C010的数据线I/O0～I/O7与单片机的地址总线一一对应 同名相连, WE 与 WR 相连。单片机 PSEN 和 RD 经过与门后与 29C010的 OE 相连,两个控制信号只要有一个有效,就可以对 29C010进行读出操作。这样的接法是把29C010芯片既看作是程 序存储器,又看作是数据存储器。 把29C010看作程序存储器是在PSEN 信号有效,即执行取指指令: MOVC A,@A+DPTR。 把其看作数据存储器是在 RD 或 WR 信号有效,即执行读写指令: MOVX A,@DPTR ;读片外数据存储器 MOVX A,@Ri MOVX @DPTR,A ;写片外数据存储器 MOVX @Ri,A （4）29C010的地址范围如表8.3,其17条地址线A0～A16取值范 围从全0到全1,就可得到其为寻址空间为00000H～1FFFFH。当
2019/2/24 MCS-51单片机原理与应用 7
8.1 最小应用系统与总线扩展
7
数据就被锁存在锁存器中,输入端数据变化不再影响Q 端输出。当三态门的输出允许端 OE 为低电平时,三态 门处于导通状态,允许Q端输出;当 OE 为高电平时,三态 门处于高阻隔离状态,不允许Q端输出。根据74LS373 的特性,把作为P0口地址锁存器的连接如图8.4（b）。 若采用74LS273, 因其CLK端是上升沿锁存, 所以ALE 端输出锁存控制信号必须加一个反相器,如图8.4（c）。
2019/2/24 MCS-51单片机原理与应用 18
8.2.2 数据存储器的扩展
6
（1）两扩展芯片15条地址线A0～A14都与单片机的15条地址线 一一对应同名相连,用于对存储器芯片片内单元的寻址。 （2）两扩展芯片数据线I/O0～I/O7与单片机数据总线一一对应 同名相连。单片机PSEN 与29C256的OE 相连,用于取指控制；单 片机的 WR 与 RD 信号分别与62256的 OE 和WE 相连,用于数据的 读写控制。
第8章 单片机的基本扩展
8.1.3 程序存储器扩展实例
使用2764扩展 扩展8KB程序存储器 使用 扩展 程序存储器
8.1.3 程序存储器扩展实例
使用27128扩展 扩展16KB程序存储器 使用 扩展 程序存储器
8.1.3 程序存储器扩展实例
使用8片 扩展扩展64KB程序存储器 使用 片2764扩展扩展 扩展扩展 程序存储器
全译码
系统所有地址总线都参与译码的译码方法 地址是唯一的，一个物理单元只有一个地址， 地址是唯一的，一个物理单元只有一个地址，不会 产生重复， 产生重复，使用方便 全译码通常采用专用译码电路来实现， 全译码通常采用专用译码电路来实现，通常使用 74LS138，成本相对较高 ，
部分译码
只有一部分系统地址总线参与译码的方法 地址可重复，即一个物理单元可以有多个地址。 地址可重复，即一个物理单元可以有多个地址。 部分译码一般采用中小规模门电路构成
8.2.2 常用数据存储器 常用数据存储器6264
6264—SRAM芯片 芯片
容量： 字节 容量：8K字节 地址线： 条 地址线：13条 数据线： 条 数据线：8条 片选端： 片选端：CS1，CS2 ， 写允许： 写允许：WE 输出（读）允许：OE 输出（ 允许：
8.2.2 常用数据存储器 常用数据存储器6264
SRAM—电路简单，使用方便，容量小 电路简单，使用方便， 电路简单 DRAM—电路复杂，使用麻烦，容量大 电路复杂，使用麻烦， 电路复杂
51单片机通常使用 单片机通常使用SRAM扩展片外 扩展片外RAM 单片机通常使用 扩展片外
8.2.1 概述
访问片外RAM的时序 的时序 访问片外 (MOVX A,@DPTR; MOVX @DPTR,A)
概述
数据总线（ ） 数据总线（DB）
单片机小系统及片外扩展BH讲课文档
• 以后再置P1.1为0，模拟下一位的输入/输出……依次循环8次，可完成 1次通过SPI传输1字节的操作。
• 对于在SCK的下降沿输入数据和上升沿输出数据的器件，则应取串行时 钟输出的初始状态为0，在接口芯片允许时，先置P1.1为1，此时，外围 接口芯片输出1位数据（MCU接收1位数据）；再置时钟为0，外围接 口芯片接收1位数据（MCU发送1位数据），可完成1位数据的传送。
低电平表示0）；
• SCL线为低电平（SCL=0）时，SDA线上的数据信 号无效。
• 因此，只有当SCL线为低电平（SCL=0）时，SDA线 上的电平状态才允许发生变化（见图8-12)。
第三十三页，共63页。
第三十四页，共63页。
图8-12 I2C总线信号的时序
• SDA线上传送的数据均以起始信号（START）开始，停 止信号（STOP）结束，SCL线在不传送数据时保持
第十四页，共63页。
1 I2C总线的概念
• I2C总线是一种具有自动寻址、高低速设 备同步和仲裁等功能的高性能串行总线， 能够实现完善的全双工数据传输，是各种 总线中使用信号线数量最少的。
• I2C总线只有两根信号线： 数据线SDA和 时钟线SCL。
第十五页，共63页。
• 所有进入I2C总线系统中的设备都带有I2C 总线接口，符合I2C总线电气规范的特性， 只需将I2C总线上所有节点的串行数据线 SDA和时钟线SCL分别与总线的SDA和SCL相 位数据线和控制 线即可扩展具有SPI的各种I/O器件，而并 行总线扩展方法需8根数据线、8～16位地址 线、2～3位控制线，因而SPI总线的使用可 以简化电路设计，省掉了很多常规电路中的 接口器件，提高了设计的可靠性。
第四页，共63页。
1. SPI总线系统的组成
• 对于在SCK的下降沿输入数据和上升沿输出数据的器件，则应取串行时 钟输出的初始状态为0，在接口芯片允许时，先置P1.1为1，此时，外围 接口芯片输出1位数据（MCU接收1位数据）；再置时钟为0，外围接 口芯片接收1位数据（MCU发送1位数据），可完成1位数据的传送。
低电平表示0）；
• SCL线为低电平（SCL=0）时，SDA线上的数据信 号无效。
• 因此，只有当SCL线为低电平（SCL=0）时，SDA线 上的电平状态才允许发生变化（见图8-12)。
第三十三页，共63页。
第三十四页，共63页。
图8-12 I2C总线信号的时序
• SDA线上传送的数据均以起始信号（START）开始，停 止信号（STOP）结束，SCL线在不传送数据时保持
第十四页，共63页。
1 I2C总线的概念
• I2C总线是一种具有自动寻址、高低速设 备同步和仲裁等功能的高性能串行总线， 能够实现完善的全双工数据传输，是各种 总线中使用信号线数量最少的。
• I2C总线只有两根信号线： 数据线SDA和 时钟线SCL。
第十五页，共63页。
• 所有进入I2C总线系统中的设备都带有I2C 总线接口，符合I2C总线电气规范的特性， 只需将I2C总线上所有节点的串行数据线 SDA和时钟线SCL分别与总线的SDA和SCL相 位数据线和控制 线即可扩展具有SPI的各种I/O器件，而并 行总线扩展方法需8根数据线、8～16位地址 线、2～3位控制线，因而SPI总线的使用可 以简化电路设计，省掉了很多常规电路中的 接口器件，提高了设计的可靠性。
第四页，共63页。
1. SPI总线系统的组成
第8章 单片机存储器扩展
译码法的另一个优点是若译码器输出端留 有剩余端线未用时，便于继续扩展存储器或I/O 口接口电路。
译码法和线选法不仅适用于扩展存储器(包 括外RAM和外ROM)，还适用于扩展I/O口(包括各 种外围设备和接口芯片)。
译码有两种方法：部分译码法和全译码法。
部分译码：存储器芯片的地址线与单片机系统的地址线顺 次相接后，剩余的高位地址线仅用一部分参加译码。部分 译码使存储器芯片的地址空间有重叠，造成系统存储器空 间的浪费。 部分译码法的一个特例是线译码。所谓线译码就是 直接用一根剩余的高位地址线与一块存储器芯片的片选 信号CS相连，同时通过非门与另一块存储器芯片的片选 信号CS相连。 全译码：存储器芯片的地址线与单片机系统的地址线顺次 相接后，剩余的高位地址线全部参加译码。这种译码方法 存储器芯片的地址空间是唯一确定的，但译码电路相对复 杂。
2 2764
8031
CE GND
EA Vss
上图为8XX51单片机扩展单片程序存储器2764的电路 图。
其8个重叠的地址范围为如下： 0000000000000000~0001111111111111，即：0000H~1FFFH； 0010000000000000~0011111111111111，即：2000H~3FFFH； 0100000000000000~0101111111111111，即：4000H~5FFFH； 0110000000000000~0111111111111111，即：6000H~7FFFH； 1000000000000000~1001111111111111，即：8000H~9FFFH； 1010000000000000~1011111111111111，即：A000H~BFFFH； 1100000000000000~1101111111111111，即：C000H~DFFFH； 1110000000000000~1111111111111111，即：E000H~FFFFH。
第8章 外部存储器的扩展
Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
62128
Vcc WE A13 A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 11
采用线选法外扩3片6264RAM的接口电路
思考一下：3片6264RAM的各自所占的地址空间？
12
采用译码法外扩4片62128RAM的接口电路
Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
27128
Vcc PGM A13 A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3
Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
27256
Vcc A14 A13 A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3
目前常用的编程方法主要有两种：一种是使用通用编
程器编程，比如RF1800，另一种是使用下载型编程器进 行编程。下面介绍如何对AT89S51片内的Flash存储器进 行编程。
23
23
AT89C5X与AT89LV5X之间的主要区别： 1.AT89LV5X工作电压为2.7~6V,可在低电压条件下工作。
24 。 2. AT89LV5X振荡器的最高频率为12MHz，而AT89C5X振荡器的最高频率为24MHz
17
MCS-51
P2.7-2.0
P0.7-0.0
ALE
W
R
D R
D7-D0
74LS138
74LS373
A
B
C
G2B
G2A
G
1
G
ቤተ መጻሕፍቲ ባይዱ
第8章单片机系统扩展及接口
ⅹ 0 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 地址范围为：0000~3FFFH P2.6接片选信号CE，为0有效。 P2.7取0
8.3 扩展数据存储器
单片机片内数据存储器小，仅128B，往往需要扩 展。 8. 3. 1 常用的数据存储器芯片简介
8.4 简单并行I/O口的扩展
8. 4. 2 简单I/O接口的扩展方法 常用74LS244作输入接口芯片，起缓冲作用；用74LS273作输出接
口芯片，起锁存作用。
8.4 简单并行I/O口的扩展
扩展的输入输出口地址均为：
P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0
程序段如下：
8.5 扩展8155可编程外围并行接口芯片
1）对定时器赋初值和设定输出波形： 定时器/计数器寄存器地址：7F04H、7F05H
MOV DPTR，#7F04H MOV A，#24 MOVX @DPTR，A
INC DPTR MOV A，#01000000B MOVX @DPTR，A （2）设定A、B口的工作方式并启动定时器工作：
P2.7=0 P2.0=1
P2.1~P2.6均取1
8.5 扩展8155可编程外围并行接口芯片
二、8155的基本操作程序段 1、对8155中的RAM进行操作
例1 （1）向8155RAM中的5FH单元写入数据32H； （2）从8155RAM中的98H单元读取数据。
程序段如下： （1）写数据：
MOV DPTR，#7E5FH MOV A，#32H MOVX @DPTR，A （2） 读数据： MOV DPTR，#7E98H MOVX A ，@DPTR
8.3 扩展数据存储器
单片机片内数据存储器小，仅128B，往往需要扩 展。 8. 3. 1 常用的数据存储器芯片简介
8.4 简单并行I/O口的扩展
8. 4. 2 简单I/O接口的扩展方法 常用74LS244作输入接口芯片，起缓冲作用；用74LS273作输出接
口芯片，起锁存作用。
8.4 简单并行I/O口的扩展
扩展的输入输出口地址均为：
P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0
程序段如下：
8.5 扩展8155可编程外围并行接口芯片
1）对定时器赋初值和设定输出波形： 定时器/计数器寄存器地址：7F04H、7F05H
MOV DPTR，#7F04H MOV A，#24 MOVX @DPTR，A
INC DPTR MOV A，#01000000B MOVX @DPTR，A （2）设定A、B口的工作方式并启动定时器工作：
P2.7=0 P2.0=1
P2.1~P2.6均取1
8.5 扩展8155可编程外围并行接口芯片
二、8155的基本操作程序段 1、对8155中的RAM进行操作
例1 （1）向8155RAM中的5FH单元写入数据32H； （2）从8155RAM中的98H单元读取数据。
程序段如下： （1）写数据：
MOV DPTR，#7E5FH MOV A，#32H MOVX @DPTR，A （2） 读数据： MOV DPTR，#7E98H MOVX A ，@DPTR
第8章 MCS-51系统扩展
8.1.3 存储器常用芯片 1．程序存储器 EPROM（紫外线擦除的可编程存储 器）：2716、2732、2764、27128、 27256、27512。型号名称“27”后面 的数字表示其位存储容量，如果转换 成字节存储容量，将该数字除以8即 可。 1）A0～A12——地址引脚，可寻址 8KB。 2）D0 OE～D7——数据线引脚。 3） CE ——输出允许控制端。 4） PGM ——片选控制端。 5） ——编程脉冲信号。编程时， 编程脉冲输入端。 6）VPP——编程电压。编程时，编 程电压（+12.5V）输入端。
系统扩展的首要问题,构造系统 总线。系统总线上“挂”存储器 芯片或I/O接口芯片: “挂”存储器芯片就是存储器扩展 “挂”I/O接口芯片就是I/O扩展。 1．以P0口作为低8位地址/数据 总线 MCS-51由于受引脚数目的限制， 数据线和低8位地址线复用。为 了将它们分离出来，需要外加地 址锁存器，从而构成与一般CPU 相类似的片外三总线，见图。
3．译码器 译码器是典型的组合数字电路，译码器是将一种编 码转换为另一种编码的逻辑电路，译码器的种类很多， 但它们的工作原理和分析设计方法大同小异。常用的地 址译码器74LS138是3-8译码器，有3个地址输入端A、B、 C，3个使能端、、G3和8个输出端组成。
8.2.4 编址技术 MCS-51 单片机外部存储器的扩展包括外部程序存储器 和外部数据存储器两种。 如何把外部各自的64KB空间分配给各个程序存储器、 数据存储器芯片，并且使程序存储器的各个芯片之间，数 据存储器各芯片之间，为避免发生数据冲突，一个存储器 单元对应一个地址，这就是存储器的地址空间的分配问题。 在外扩的多片存储器芯片中， MCS-51要完成这种功能， 必须进行两种选择： 一是必须选中该存储器芯片（或I/O接口芯片），这称 为“片选”，只有被“选中”的存储器芯片才能被MCS-51 读出或写入数据。为了片选的需要，每个存储器芯片都有 片选信号引脚， 二是在“片选”的基础上再选择该芯片的某一单元，称 为“单元选择”。
单片机第八章 AT89系列单片机系统的扩展z1
#2存储器端口地址：A=1（P2.6=1），B=0（P2.7=0） ，C=0：选中#2存储器，所以#2存储器的端口地址为： 4000H～7FFFH。
8.2.3 数据存储器的扩展
1．数据存储器概述 数据存储器即随机存取存储器，用于存放可随时修改的
数据信息。它与ROM不同，对RAM可以进行读、写两种操作 。RAM为易失性存储器， 断电后所存信息立即消失。
2
2．片内无程序存储器的最小应用系统 片内无程序存储器的芯片构成最小应用系统时，必须 在片外扩展程序存储器。 由于一般用做程序存储器的 E2PROM芯片不能锁存地址，故扩展时还应加一个地址 锁存器，构成一个三片最小系统，如图8-1b所示。该 图中74LS373为地址锁存器，用于锁存低8位地址。
3
8.1.2 系统扩展的内容与方法
IN改数据指针
DJNZ R7, AGAIN ; 判断数据是否传送完成
RET
END
26
【C51程序】：
#include <AT89X51.h>
#include <absacc.h>
#define uchar unsigned char
#define uint unsigned int
11
图8-5 74LS138管脚图
图8-6 74LS138的译码关系
12
8.2存储器的扩展
8.2.1 存储器扩展概述 AT89S系列单片机具有64 KB的程序存储器空间， 其中 AT89S51单片机含有4 KB 的片内程序存储器。当单片机程 序超过4 KB时，就需要进行程序存储器的扩展。
AT89S系列单片机的数据存储器与程序存储器的地址空 间是互相独立的，其片外数据存储器的空间可达64 KB， 而片内的数据存储器空间只有128 B。如果片内的数据存 储器不够用时，则需进行数据存储器的扩展。
8.2.3 数据存储器的扩展
1．数据存储器概述 数据存储器即随机存取存储器，用于存放可随时修改的
数据信息。它与ROM不同，对RAM可以进行读、写两种操作 。RAM为易失性存储器， 断电后所存信息立即消失。
2
2．片内无程序存储器的最小应用系统 片内无程序存储器的芯片构成最小应用系统时，必须 在片外扩展程序存储器。 由于一般用做程序存储器的 E2PROM芯片不能锁存地址，故扩展时还应加一个地址 锁存器，构成一个三片最小系统，如图8-1b所示。该 图中74LS373为地址锁存器，用于锁存低8位地址。
3
8.1.2 系统扩展的内容与方法
IN改数据指针
DJNZ R7, AGAIN ; 判断数据是否传送完成
RET
END
26
【C51程序】：
#include <AT89X51.h>
#include <absacc.h>
#define uchar unsigned char
#define uint unsigned int
11
图8-5 74LS138管脚图
图8-6 74LS138的译码关系
12
8.2存储器的扩展
8.2.1 存储器扩展概述 AT89S系列单片机具有64 KB的程序存储器空间， 其中 AT89S51单片机含有4 KB 的片内程序存储器。当单片机程 序超过4 KB时，就需要进行程序存储器的扩展。
AT89S系列单片机的数据存储器与程序存储器的地址空 间是互相独立的，其片外数据存储器的空间可达64 KB， 而片内的数据存储器空间只有128 B。如果片内的数据存 储器不够用时，则需进行数据存储器的扩展。
第8章 单片机系统扩展_练习
第8章单片机系统扩展1. 什么是AT89C51单片机的最小应用系统？答：所谓最小应用系统是指能维持单片机运行的最简单配置系统。
AT89C51芯片外加晶振电路和复位电路就构成了一个简单可靠的最小应用系统。
其在简单应用场合，可满足用户的要求。
2. 在AT89C51扩展系统中，程序存储器与数据存储器共用16位地址线和8位数据线，为什么两个存储空间不会冲突？答：AT89C51在片外扩展RAM的地址空间为0000H～FFFFH，共64KB，与ROM地址空间重叠。
但因各自使用不同的指令和控制信号，因而不会“撞车”。
读ROM时用MOVC指令，由PSEN选通ROM的OE端；读/写片外RAM时用MOVX指令，用RD选通RAM的OE端，用WR选通RAM的WE端。
但扩展RAM与扩展I/O 口是统一编址的，使用相同的指令和控制信号。
这在设计硬件系统和编制软件程序时应注意统筹安排。
3. 利用一片74LS138，用全译码方法，设计一个外部扩展8片6116的扩展电路。
写出各芯片的地址空间。
解：（图7.2 74LS138译码片选8片6116（2K×8）存储电路图（2）各芯片地址空间为：（假定无关位取1）芯片(1)：1000 0000 0000 0000B～1000 0111 1111 1111B=8000H～87FFH芯片(2)：1000 1000 0000 0000B～1000 1111 1111 1111B=8800H～8FFFH芯片(3)：1001 0000 0000 0000B～1001 0111 1111 1111B=9000H～97FFH芯片(4)：1001 1000 0000 0000B～1001 1111 1111 1111B=9800H～9FFFH芯片(5)：1010 0000 0000 0000B～1010 0111 1111 1111B=A000H～A7FFH芯片(6)：1010 1000 0000 0000B～1010 1111 1111 1111B=A800H～AFFFH芯片(7)：1011 0000 0000 0000B～1011 0111 1111 1111B=B000H～B7FFH芯片(8)：1011 1000 0000 0000B～1011 1111 1111 1111B=B800H～BFFFH4.用串行传送方式，在AT89C51上扩展2片AT24C01A，画出硬件连接图，编程向每片传送100个数据。
单片机课件8 单片机的存储器的扩展
P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 A15 A14 A13 A12 A11 A10 A9 A8 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 A7 A6 A5 A4 A3 A2 A1 A0
MCS-51单片机的地址总线为16位，它的存储器最大的 扩展容量为216，即64K个单元。
2013-6-27
单片机原理及其应用
20
8.3 程序存储器扩展
8.3.2 外部程序存储器扩展原理及时序
（一） 外部程序存储器扩展使用的控制信号
（1）EA——用于片内、片外程序存储器配置， 输入信号。当EA=0时，单片机的程序存储器全部为扩 展的片外程序存储器；当EA=1 时，单片机的程序存 储器可由片内程序存储器和片外程序存储器构成，当 访问的空间超过片内程序存储器的地址范围时，单片 机的CPU自动从片外程序存储器取指令。 （2）ALE——用于锁存P0口输出的低8位地址。 （3）PSEN ——单片机的输出信号，低电平时， 单片机从片外程序存储器取指令；在单片机访问片内 2013-6-27 单片机原理及其应用 程序存储器时，该引脚输出高电平。
2013-6-27 单片机原理及其应用 11
8.2 半导体存储器
8.2.2 只读存储器 只读存储器（Read Only Memory，ROM），ROM 一般用来存储程序和常数。ROM是采用特殊方式写入 的，一旦写入，在使用过程中不能随机地修改，只能从 其中读出信息。与RAM不同，当电源掉电时，ROM 仍 能保持内容不变。在读取该存储单元内容方面，ROM 和RAM相似。只读存储器有掩膜ROM、PROM、EPROM、 E2PROM（也称EEPROM）、Flash ROM等。它们的区 别在于写入信息和擦除存储信息的方式不同。
MCS-51单片机的地址总线为16位，它的存储器最大的 扩展容量为216，即64K个单元。
2013-6-27
单片机原理及其应用
20
8.3 程序存储器扩展
8.3.2 外部程序存储器扩展原理及时序
（一） 外部程序存储器扩展使用的控制信号
（1）EA——用于片内、片外程序存储器配置， 输入信号。当EA=0时，单片机的程序存储器全部为扩 展的片外程序存储器；当EA=1 时，单片机的程序存 储器可由片内程序存储器和片外程序存储器构成，当 访问的空间超过片内程序存储器的地址范围时，单片 机的CPU自动从片外程序存储器取指令。 （2）ALE——用于锁存P0口输出的低8位地址。 （3）PSEN ——单片机的输出信号，低电平时， 单片机从片外程序存储器取指令；在单片机访问片内 2013-6-27 单片机原理及其应用 程序存储器时，该引脚输出高电平。
2013-6-27 单片机原理及其应用 11
8.2 半导体存储器
8.2.2 只读存储器 只读存储器（Read Only Memory，ROM），ROM 一般用来存储程序和常数。ROM是采用特殊方式写入 的，一旦写入，在使用过程中不能随机地修改，只能从 其中读出信息。与RAM不同，当电源掉电时，ROM 仍 能保持内容不变。在读取该存储单元内容方面，ROM 和RAM相似。只读存储器有掩膜ROM、PROM、EPROM、 E2PROM（也称EEPROM）、Flash ROM等。它们的区 别在于写入信息和擦除存储信息的方式不同。
单片机原理与接口技术(第8章)
第8章 单片机的系统扩展
◆ 8282是一种带有三态输出缓冲的8位锁存器，其引脚说明 如下：
D0~D7：为8位数据输入端。 Q0~Q7：为8位数据输出端。 STB：数据输入锁存选通信号，高电平有效。当该信号 为高电平时，外部数据选通到内部锁存器，负跳变时，数据 锁存。 OE：数据输出允许信号，低电平有效。当该信号为低电 平时，锁存器中数据输出到数据输出线；当该信号为高电平 时，输出线为高阻态。
译码法可分为全部译码法、部分译码法。 全部译码法：是把P0口、P2口都接到译码器和芯片的地 址线上，其优点是可以充分利用单片机提供的扩展空间，连 接的存储器容量较大。
第8章 单片机的系统扩展
部分译码法：是将高位地址的一部分连接到译码器中进行 译码，高位地址的另外部分可以不连在译码器上，而作为通 用的I/O口使用。
简称DRAM（Dynamic RAM），具有容量大、功耗低、价 格便宜等优点，对外界环境、工艺结构、控制逻辑和电源质 量等的要求都很高。
存储器芯片有2816/2817（8KB×8），最大存取时间为 200ns，+5V供电，采用HMOS-D2工艺制造，其内部含有动态 刷新电路。
第8章 单片机的系统扩展
① P2口专门用于输出PCH的内容，因有锁存功能，可直 接与外部存储器的地址相连。
② P0口除了输出PCL中的地址外，还要传输从程序存储 器过来的指令代码，这就必须用ALE信号锁存PCL。
第8章 单片机的系统扩展
③ 在每个机器周期中，允许地址锁存信号ALE两次有效， 且在下降沿时锁存PCL。对来说，也是每个机器周期两次有效。 ◆所取指令是MOVX时
当ALE信号由高变低时，低8位地址被锁存到锁存器中并 向外部地址总线输出，该地址信号和P2口的高8位地址共同 组成16位地址。直到ALE信号再次变高，锁存器的地址才会 发生改变。
单片机应用和原理课件 AT89S51单片机外部存储器的扩展 演示文稿
2．译码法 使用译码器对AT89S51单片机的高位地址进行译码，译码 输出作为存储器芯片的片选信号。此方法能有效地利用存储 器空间，适于多芯片的存储器扩展。常用译码器芯片有 74LS138（3-8译码器）、74LS139（双2-4译码器）和 74LS154（4-16译码器）。
12
若全部高位地址线都参加译码，称为全译码；若仅部分高 位地址线参加译码，称为部分译码。部分译码存在着部分存 储器地址空间相重叠的情况。
1．线选法 是直接利用系统的某一高位地址线作为存储器芯片（或I/O
接口芯片）的“片选”控制信号。为此，只需要把用到的 高位地址线与存储器芯片的“片选”端直接连接即可。
1. 线选法 优点：电路简单，不需另外增加地址译码器硬件电路，体 积小，成本低。
缺点：可寻址的芯片数目受限制。另外，地址空间不连续， 每个存储单元的地址不唯一，这会给程序设计带来不便，适 用于外扩芯片数目不多的系统。
2
8.1 系统扩展结构 AT89S51采用总线结构，使扩展易于实现，系统并行扩 展结构如图8-1所示。
图8-1 AT89S51单片机的系统并行扩展结构
3
由图8-1可看出，系统扩展主要包括存储器扩展和I/O接口 部件扩展。
AT89S51存储器扩展即包括程序存储器扩展又包括数据 存储器扩展。AT89S51采用程序存储器空间和数据存储器空 间截然分开的哈佛结构。扩展后，形成了两个并行的外部存 储器空间。
15
（2）74LS139 双2-4译码器。这两个译码器完全独立，分别有各自的数 据输入端、译码状态输出端以及数据输入允许端，引脚如图 8-4，真值表如表8-2（只给出其中的一组）。
图8-4 74LS139引脚
16
以74LS138为例，如何地址分配。 例如，要扩8片8KB的RAM 6264，如何通过74LS138把 64KB空间分配给各个芯片？ 由74LS138真值表可知，把G1接到+5V，G2A* 、 G2B* 接地，P2.7、P2.6、P2.5（高3位地址线）分别接74LS138 的C、B、A端，对高3位地址译码，译码器8个输出Y7* ～ Y0* ，分别接到8片6264的各 “片选”端，实现8选1的片选。 低13位地址（P2.4～P2.0，P0.7～P0.0）完成对选中的 6264芯片中的各个存储单元的“单元选择”。这样就把 64KB存储器空间分成8个8KB空间了。
12
若全部高位地址线都参加译码，称为全译码；若仅部分高 位地址线参加译码，称为部分译码。部分译码存在着部分存 储器地址空间相重叠的情况。
1．线选法 是直接利用系统的某一高位地址线作为存储器芯片（或I/O
接口芯片）的“片选”控制信号。为此，只需要把用到的 高位地址线与存储器芯片的“片选”端直接连接即可。
1. 线选法 优点：电路简单，不需另外增加地址译码器硬件电路，体 积小，成本低。
缺点：可寻址的芯片数目受限制。另外，地址空间不连续， 每个存储单元的地址不唯一，这会给程序设计带来不便，适 用于外扩芯片数目不多的系统。
2
8.1 系统扩展结构 AT89S51采用总线结构，使扩展易于实现，系统并行扩 展结构如图8-1所示。
图8-1 AT89S51单片机的系统并行扩展结构
3
由图8-1可看出，系统扩展主要包括存储器扩展和I/O接口 部件扩展。
AT89S51存储器扩展即包括程序存储器扩展又包括数据 存储器扩展。AT89S51采用程序存储器空间和数据存储器空 间截然分开的哈佛结构。扩展后，形成了两个并行的外部存 储器空间。
15
（2）74LS139 双2-4译码器。这两个译码器完全独立，分别有各自的数 据输入端、译码状态输出端以及数据输入允许端，引脚如图 8-4，真值表如表8-2（只给出其中的一组）。
图8-4 74LS139引脚
16
以74LS138为例，如何地址分配。 例如，要扩8片8KB的RAM 6264，如何通过74LS138把 64KB空间分配给各个芯片？ 由74LS138真值表可知，把G1接到+5V，G2A* 、 G2B* 接地，P2.7、P2.6、P2.5（高3位地址线）分别接74LS138 的C、B、A端，对高3位地址译码，译码器8个输出Y7* ～ Y0* ，分别接到8片6264的各 “片选”端，实现8选1的片选。 低13位地址（P2.4～P2.0，P0.7～P0.0）完成对选中的 6264芯片中的各个存储单元的“单元选择”。这样就把 64KB存储器空间分成8个8KB空间了。
片外扩展
第8章单片机系统扩展及接口技术
第8章单片机系统扩展及接口技术
2764是8K×8位EPROM器件，用以存放程序和常 数．它有13根地址线A12～A0，能区分13位二进制地 址信息；213=8192种状态，即可选择8192个片内存储 器中任一字节单元．所以，称2764为8KB EPROM．这 13根地址线分别与89C51的P0口和P2.0～P2.4连接， 当89C51发送13位地址信息时，可分别选中2764片内 8KB存储器中的任何一个单元． 2764 的 CE 引 脚 为 片 选 信 号 输 入 端 ， 低 电 平 有 效．图中，CE接地表示选中该2764芯片．该片选信号 决定了2764的8KB存储器在整个89C51扩展程序存储器 64KB空间中的位置．根据上述电路的接法，2764占有 的扩展程序存储器地址空间为0000H～1FFFH．
第8章单片机系统扩展及接口技术
3.控制信号线 除了地址线和数据线之外，在扩展系统中还需要一些 控制信号线，以构成扩展系统的控制总线。这些信号有的 是单片机引脚的第一功能信号，有的则是第二功能信号。 其中包括： ①使用ALE作为地址锁存的选通信号作为扩展程序存储器的读选通信号。 ③以EA信号作为内、外程序存储器的选择信号。 ④以RD和WR作为扩展数据存储器和I/O端口的读、写 选通信号，执行MOVX指令时，这两个信号分别自动有效。 可以看出，尽管89C51单片机号称有四个I/O口，共32 条口线，但由于系统扩展的需要，真正能作为数据I/O使 用的，就只剩下P1口和P3口的部分口线了。
27128与2764一样，也有28个引脚：与2764不同 的是增加了一根地址线(A13,26脚)，而2764的26脚为 空脚(NC)．
第8章单片机系统扩展及接口技术
图中，27128是16K×8位EPROM芯片，14根地址 线A13～A0，可选中片内16KB程序存储器空间中任 一单元。27128的片选信号CE由P2.6(A14)送出，低 电 平 有 效 。 显 然 ， 27128 的 地 址 范 围 是 0000H ～ 3FFFH。 为了增加系统的可靠性，减少连线数目，系统 扩展应尽量避免采用多片小容量芯片的扩展方法， 而应直接采用一片相应容量的芯片． 目前，2716(2KB)已基本上不生产了，可直接 选用2764～27512(8KB～64KB)芯片．
第八章 单片机应用系统扩展
（2）．锁存器74LS573 输入的D端和输出的Q端依次排在芯片的两侧，为绘制印刷电 路板时的布线提供了方便。
D7～D0：8位数据输入线。 Q7～Q0：8位数据输出线。 G ：数据输入锁存选通信号，该引 脚与74LS373的G端功能相同。 /OE：数据输出允许信号，低电平 有效。
8.1 程序存储器扩展
A7 A6 A5 A4 A3 A2 A1 A0
74LS373
2716(2k) EPROM
51单片机
PSEN
2716(2kx8)的地址范围为0000H ~ 07FFH。
例：扩展4KB程序存储器。
+5V VCC PGM VPP P2.4 P2.3 P2.2 P2.1 P2.0 EA P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 ALE D7 D6 D5 D4 D3 D2 D1 D0 OE CE GND D7 D6 D5 D4 D3 D2 D1 D0 G OE Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 A11 A10 A9 A8
2．译码法
使用译码器对89C51的高位地址进行译码，将译码
器的译码输出作为存储器芯片的片选信号。是最 常用的地址空间分配的方法，它能有效地利用存 储器空间，适用于多芯片的存储器扩展。 常用的译码器芯片有74LS138（3-8译码器） 74LS139（双2-4译码器）74LS154（4-16译码器）。
表8.1 2716（2K）/2732（4KB）的引脚
VCC PGM VPP A10 A9 A8
A7 A6 A5 A4 A3 A2 A1 A0
A0~A10 （2716） A0~A11 （2732） D0~D7 CE PGM
地址线 数据输出线 片选 程脉冲输入
(单片机完整课件PPT)第八章
ห้องสมุดไป่ตู้
8.2 存储器扩展
8.2.1 存储器介绍 1．非易失性存储器 ROM、EPROM、EEPROM、Flash Memory。 EPROM—Erasable Programmable Read Only Memory 紫外线可擦除只读存储器。 2．易失性存储器 SRAM静态随机存储器容量小，硬件电路设计简单。 DRAM动态随机存储器容量大，硬件电路设计复杂，成本 低。 3．特殊存储器 双端口RAM、先进先出RAM（FIFORAM）
8.2.4 程序存储器EPROM的扩展 采用只读存储器，非易失性。 （1）掩膜ROM 在制造过程中编程。成本较高，因此只适合于 大批量生产。 （2）可编程ROM（PROM） 用独立的编程器写入。但PROM只能写入一次， 且不能再修改。
（3）EPROM 电信号编程，紫外线擦除的只读存储器芯片。 （4）E2PROM（ EEPROM） 电信号编程，电信号擦除的ROM芯片。读写操作与RAM 几乎没有什么差别，只是写入的速度慢一些。但断 电后能够保存信息。 （5）Flash ROM 又称闪烁存储器，简称闪存。大有取代E2PROM的趋势。 8.2.4.1 常用EPROM芯片介绍
8.2.2 存储器扩展方法
1、数据线与数据线相连：8根线直接连 2、地址线与地址线相连：地址空间分配问题 3、控制线与控制线相连
RAM芯片：读写控制引脚，记为OE和WE ，与 MCS-51的RD和WR相连。 EPROM芯片：只能读出，故只有读出引脚，记为 OE，该引脚与MCS-51的PSEN相连。
1. 线选法 直接利用系统的高位地址线作为存储器芯片（或I/O接 口芯片）的片选信号。 优点：电路简单，不需要地址译码器硬件，体积 小，成本低。 缺点：可寻址的器件数目受到限制，地址空间不连 续，地址重叠（不唯一）。 例 某一系统，需要外扩8KB的EPROM（2片2732），4KB 的RAM（2片6116），这些芯片与MCS-51单片机地址 分配有关的地址线连线，电路如下图。
8.2 存储器扩展
8.2.1 存储器介绍 1．非易失性存储器 ROM、EPROM、EEPROM、Flash Memory。 EPROM—Erasable Programmable Read Only Memory 紫外线可擦除只读存储器。 2．易失性存储器 SRAM静态随机存储器容量小，硬件电路设计简单。 DRAM动态随机存储器容量大，硬件电路设计复杂，成本 低。 3．特殊存储器 双端口RAM、先进先出RAM（FIFORAM）
8.2.4 程序存储器EPROM的扩展 采用只读存储器，非易失性。 （1）掩膜ROM 在制造过程中编程。成本较高，因此只适合于 大批量生产。 （2）可编程ROM（PROM） 用独立的编程器写入。但PROM只能写入一次， 且不能再修改。
（3）EPROM 电信号编程，紫外线擦除的只读存储器芯片。 （4）E2PROM（ EEPROM） 电信号编程，电信号擦除的ROM芯片。读写操作与RAM 几乎没有什么差别，只是写入的速度慢一些。但断 电后能够保存信息。 （5）Flash ROM 又称闪烁存储器，简称闪存。大有取代E2PROM的趋势。 8.2.4.1 常用EPROM芯片介绍
8.2.2 存储器扩展方法
1、数据线与数据线相连：8根线直接连 2、地址线与地址线相连：地址空间分配问题 3、控制线与控制线相连
RAM芯片：读写控制引脚，记为OE和WE ，与 MCS-51的RD和WR相连。 EPROM芯片：只能读出，故只有读出引脚，记为 OE，该引脚与MCS-51的PSEN相连。
1. 线选法 直接利用系统的高位地址线作为存储器芯片（或I/O接 口芯片）的片选信号。 优点：电路简单，不需要地址译码器硬件，体积 小，成本低。 缺点：可寻址的器件数目受到限制，地址空间不连 续，地址重叠（不唯一）。 例 某一系统，需要外扩8KB的EPROM（2片2732），4KB 的RAM（2片6116），这些芯片与MCS-51单片机地址 分配有关的地址线连线，电路如下图。
《单片机微型计算机原理与接口技术》第八章 80C51单片微机的系统扩展原理与接口技术
②开始数据传送 在串行时钟线（SCL）保持高电平的情况下，串行数据线（SDA ）上发生一个由高电平到低电平的变化作为起始信号（START） ，启动I2C 总线。I2C总线所有命令必须在起始信号以后进行。 ③停止数据传送 在串行时钟线（SCL）保持高电平的情况下，串行数据线 （SDA）上发生一个由低电平到高电平的变化，称为停止信号（ STOP）。这时将停止I2C 总线上的数据传送。 ④数据有效性 在开始信号以后，串行时钟线（SCL）保持高电平的周期 期间，当串行数据线（SDA）稳定时．串行数据线的状态表示数 据线是有效的。需要一个时钟脉冲。 每次数据传送在起始信号（START）下启动，在停止信号 （STOP）下结束。 在I2C总线上数据传送方式有两种，主发送到从接收和从发 送到主接收。它们由起始信号（START）后的第一个字节的最低 位（即方向位R／W）决定。
①串行数据线（MISO、MOSI） 主机输入／从机输出数据线（MISO）和主机输出／ 从机输入数据线（MOSI），用于串行数据的发送和接收。 数据发送时．先传送MSB（高位），后传送LSB（低位）。 在SPI设置为主机方式时，MISO线是从机数据输入线 ，MOSI是主机数据输出线；在SPI设置为从机方式时， MISO线是从机数据输出线，MOSI是从机数据输入线。
8.1.1外部并行扩展原理
单片微机是通过芯片的引脚进行系统扩展的。 80C51系列带总线的单片微机芯片引脚可以构成图8－1所 示的三总线结构．即地址总线（AB）数据总线（DB）和控制总 线（CB）。具有总线的外部芯片都通过这三组总线进行扩展。 （1）地址总线（AB） 地址总线由单片微机P0口提供 低8位地址A0～A7，P2口提 供高8位地址A8～A15。P0口是地址总线低8位和8位数据总线复 用口，只能分时用作地址线。故P0口输出的低8位地址A0～A7必 须用锁存器锁存。 锁存器的锁存控制信号为单片微机ALE引脚输出的控制信 号。在ALE的下降沿将P0口输出的地址A0～A7锁存。P0、P2口 在系统扩展中用做地址线后便不能作为一般I/O口使用。 由于地址总线宽度为16位，故可寻址范围为64 KB。 （2）数据总线（DB） 数据总线由P0口提供，用D0～D7表示。P0口为三态双向
单片机的系统扩展原理及接口技术 第8章习题答案 高锋第二版
第8章思考与练习题解析【8—1】简述单片机系统扩展的基本原则和实现方法。
【答】系统扩展是单片机应用系统硬件设计中最常遇到的问题。
系统扩展是指单片机内部各功能部件不能满足应用系统要求时，在片外连接相应的外围芯片以满足应用系统要求。
80C5 1系列单片机有很强的外部扩展能力，外围扩展电路芯片大多是一些常规芯片，扩展电路及扩展方法较为典型、规范。
用户很容易通过标准扩展电路来构成较大规模的应用系统。
对于单片机系统扩展的基本方法有并行扩展法和串行扩展法两种。
并行扩展法是指利用单片机的三组总线(地址总线AB、数据总线DB和控制总线CB)进行的系统扩展；串行扩展法是指利用SPI三线总线和12C双线总线的串行系统扩展。
1．外部并行扩展单片机是通过芯片的引脚进行系统扩展的。
为了满足系统扩展要求，80C51系列单片机芯片引脚可以构成图8-1所示的三总线结构，即地址总线AB、数据总线DB和控制总线CB。
单片机所有的外部芯片都通过这三组总线进行扩展。
2．外部串行扩展80C51．系列单片机的串行扩展包括：SPI(Serial Peripheral Interface)三线总线和12C双总线两种。
在单片机内部不具有串行总线时，可利用单片机的两根或三根I／O引脚甩软件来虚拟串行总线的功能。
12C总线系统示意图如图8—2所示。
【8—2】如何构造80C51单片机并行扩展的系统总线?【答】80C51并行扩展的系统总线有三组。
①地址总线(A0～A15)：由P0口提供低8位地址A0～A7，P0 口输出的低8位地址A0～A7必须用锁存器锁存，锁存器的锁存控制信号为单片机引脚ALE输出的控制信号。
由P2口提供高8位地址A8～A1 5。
②数据总线(DO～D7)：由P0 口提供，其宽度为8位，数据总线要连到多个外围芯片上，而在同一时间里只能够有一个是有效的数据传送通道。
哪个芯片的数据通道有效则由地址线控制各个芯片的片选线来选择。
③控制总线(CB)：包括片外系统扩展用控制线和片外信号对单片机的控制线。
第8章单片机系统扩展
第八章 89C51扩展存储器 的设计
1
8.1 89C51系统扩展结构
2
单片机存储器系统
程序存储器ROM 存储器系统 数据存储器RAM
FFFFH
片内ROM 扩展ROM 片内RAM 扩展RAM
FFFFH
64K
1000H 0FFFH
FFH 80H 7FH 00H
SFR
64K
0000H
EA=1
0000H 0000H
EA=0
扩展ROM
内部ROM
内部RAM
扩展RAM
3
内部
外部
MOVX RD、WR选通
MOVC EA=0，PSEN选通
数据存储器
MOVΒιβλιοθήκη 程序存储器MOVC EA=1
4
5
1．以P0口作为低8位地址/数据总线
• 89C51由于受引脚数目的限制，数据线和低8位地址线复用。为了将它们分离
出来，需要外加地址锁存器，从而构成与一般CPU相类似的片外三总线 2. 以P2口的口线作为高位地址线
●译码电路 74LSl39(双2—4译码器)
1G 1A 1B 1Y 0 1Y 1 1Y2 1Y 3 GND
1 2 3 4 5 6 7 8
16 15
14 13 12 11 10 9
+UCC G 2G 2A A 2B 1Y0 2Y1 2Y2 B 2Y3
1
&
Y0 Y1 Y2 Y3
& 1 1 &
双 2/4 线译码器 Y0~Y3是输出端
CT74LS139
1
1
&
A、B是输入端 G 是使能端
13
输 使能
G 1 0 0 0 0
1
8.1 89C51系统扩展结构
2
单片机存储器系统
程序存储器ROM 存储器系统 数据存储器RAM
FFFFH
片内ROM 扩展ROM 片内RAM 扩展RAM
FFFFH
64K
1000H 0FFFH
FFH 80H 7FH 00H
SFR
64K
0000H
EA=1
0000H 0000H
EA=0
扩展ROM
内部ROM
内部RAM
扩展RAM
3
内部
外部
MOVX RD、WR选通
MOVC EA=0，PSEN选通
数据存储器
MOVΒιβλιοθήκη 程序存储器MOVC EA=1
4
5
1．以P0口作为低8位地址/数据总线
• 89C51由于受引脚数目的限制，数据线和低8位地址线复用。为了将它们分离
出来，需要外加地址锁存器，从而构成与一般CPU相类似的片外三总线 2. 以P2口的口线作为高位地址线
●译码电路 74LSl39(双2—4译码器)
1G 1A 1B 1Y 0 1Y 1 1Y2 1Y 3 GND
1 2 3 4 5 6 7 8
16 15
14 13 12 11 10 9
+UCC G 2G 2A A 2B 1Y0 2Y1 2Y2 B 2Y3
1
&
Y0 Y1 Y2 Y3
& 1 1 &
双 2/4 线译码器 Y0~Y3是输出端
CT74LS139
1
1
&
A、B是输入端 G 是使能端
13
输 使能
G 1 0 0 0 0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第8章 单片机系统扩展
目录
8.1 扩展并行三总线 8.2 扩展简单并行输入/输出口 8.3 扩展并行数据存储器 8.4 串行扩展总线接口技术
本章主要介绍了MCS-51单片机系统扩 展的方法。通过扩展并行三总线来进行并行 总线接口扩展；通过UART或I/O口模拟几种 串行通信的特点来进行串行总线接口扩展。
8.3.1 扩展存储器概述
存储器扩展的核心问题是存储器的编址问 题。所谓编址就是给存储单元分配地址。
由于存储器通常由多个芯片组成，为此存 储器的编址分为两个层次：
即存储器芯片的选择和存储器芯片内部存 储单元的选择。
一、地址线的译码
存储器芯片的选择有两种方法：线选法和 译码法。
1、线选法。所谓线选法，就是直接以系
2）部分译码。地址译码器仅使用了部分地址 线，地址与存储单元不是一一对应，而是1 个存储单元占用了几个地址。
8.3.1 扩展存储器概述
芯片译码地址：在设计地址译码器电路时， 常采用地址译码关系图。所谓地址译码关系 图，就是一种用简单的符号来表示全部地址 译码关系的示意图，如图8-5所示。
在对TTL负载驱动时，只需考虑驱动电流的大 小。
在对MOS负载驱动时，MOS负载的输入电流 很小，更多地要考虑对分布电容的电流驱动。
系统总线中地址总线是单向的，因此驱动 器可以选用单向的，如74LS244，还带有三 态控制，能实现总线缓冲和隔离。
数据总线是双向的，其驱动器也要选用双 向的，如74LS245。74LS245也是三态的，有 一个方向控制端DIR。DIR=1时输出 （An→Bn），DIR=0时输入（An←Bn）。
8.3 扩展并行数据存储器
主要内容
8.3.1 扩展存储器概述 8.3.2 数据存储器的扩展
数据存储器即随机存取存储器（Random Access Memory，RAM），用于存放可随时修 改的数据信息。单片机使用的主要是静态RAM。
MCS-51系列单片机片外数据存储器的空间可 达64KB，而片内数据存储器的空间只有128B或 256B。如果片内的数据存储器不够用时，则需 进行数据存储器的扩展。
地址总线是单向的，只能由单片机向外发送信息。
地址总线的数目决定了可直接访问的存储单元的数 目。
二、数据总线
数据总线（Data Bus，DB）用于单片机与存储器或 I/O端口之间的数据传送。
一般数据总线的位数与CPU的字长一致，MCS-51单 片机的数据总线是8位的。
数据总线是双向的，可以进行两个方向的数据传送。
P0.6
7D 7Q
P0.5
6D 6Q
P0.4
5D 5Q
P0.3
4D 4Q
P0.2
3D 3Q
P0.1
2D 2Q
P0.0
1D 1Q
74HC573
图8-2 地址总线扩展电路
74HC573简介
74HC573是有输出三态
门的电平允许8位锁存器。引
A7 脚信号如下：
A6
OE：输出允许端，为0 时芯片有效。
A5
LE：锁存控制端，高电
8.1.1பைடு நூலகம்片外三总线结构
P2
ALE P0
89C52 PSEN
WR RD
A8~A15
地址 锁存器
A0~A7 D0~D7
图8-1 89C52扩展的三总线
地址总线 数据总线 控制总线
地址锁存器74HC573与单片机P0口连接，扩 展地址总线，如图8-2所示。
ALE
89C52
LE OE
P0.7
8D 8Q
A4 平时，锁存器的数据输出端Q
的状态，与数据输入端D相同，
A3 即锁存器是透明的；当LE端
A2 从高电平返回到低电平时（下
A1
降沿后），输入端的数据就被 锁存在锁存器中，数据输入端
A0 D的变化不再影响Q端。
一、地址总线
地址总线（Address Bus，AB）用于传送单片机送 出的地址信号，以便进行存储器单元和I/O端口的选择。
WR：片外数据存储器写选通信号。 RD：片外数据存储器读选通信号。
8.1.3 总线驱动
在单片机应用系统中，扩展的三总线上挂接很多 负载，如存储器、并行接口、A/D接口、显示接口 等，但总线接口的负载能力有限，因此常常需要通 过连接总线驱动器进行总线驱动。
总线驱动器对于单片机的I/O口只相当于增加 了一个TTL负载，因此驱动器除了对后级电路驱动 外，还能对负载的波动变化起隔离作用。
8.1 扩展并行三总线
主要内容
8.1.1 片外三总线结构 8.1.2 MCS-51系统扩展的实现 8.1.3 总线驱动
8.1.1 片外三总线结构
通常，微机的CPU外部都有单独的并行地 址总线、数据总线、控制总线。
MCS-51单片机由于引脚的限制，数据总 线和地址总线是复用的。
地址需要锁存：为了能把复用的数据总线 和地址总线分离出来以便同外部的芯片正确 的连接，需要在单片机的外部增加地址锁存 器，从而构成与一般CPU相类似的三总线结 构，如图8-1所示。
统的地址线作为存储器芯片的片选信号，为 此只需把用到的地址线与存储器芯片的片选 端直接相连即可。
2、译码法。所谓译码法，就是使用地址
译码器对系统的片外地址进行译码，以其译 码输出作为存储器芯片的片选信号。译码法 又分为完全译码和部分译码两种。
8.3.1 扩展存储器概述
1）完全译码。地址译码器使用了全部地址线， 地址与存储单元一一对应，也就是1个存储 单元只占用1个唯一的地址。
二、以P2口作为高8位的地址总线
P0口的低8位地址加上P2的高8位地址就可以形成16 位的地址总线，达到64KB的寻址能力。
但实际应用中，往往不需要扩展那么多地址，扩展 多少用多少口线，剩余的口线仍可作一般I/O口来使用。
三、控制信号线
ALE：地址锁存信号，用以实现对低8位地 址的锁存。
PSEN：片外程序存储器读选通信号。 EA：程序存储器选择信号。为低电平时， 访问外部程序存储器；为高电平时，访问内部 程序存储器。
三、控制总线
控制总线（Control Bus，CB）是单片机发出的以控 制片外ROM、RAM和I/O口读/写操作的一组控制线。
8.1.2 MCS-51系统扩展的实现
一、以P0口作低8位地址及8位数据的复用总线
复用，即一段时间内作两种或两种以上用途。 在这里指P0口在每个CPU周期的前半个周期输出低 8位地址，由地址锁存器锁存，然后由地址锁存器代替 P0口输出低8位地址。 后半个周期进行8位数据的输入输出。
目录
8.1 扩展并行三总线 8.2 扩展简单并行输入/输出口 8.3 扩展并行数据存储器 8.4 串行扩展总线接口技术
本章主要介绍了MCS-51单片机系统扩 展的方法。通过扩展并行三总线来进行并行 总线接口扩展；通过UART或I/O口模拟几种 串行通信的特点来进行串行总线接口扩展。
8.3.1 扩展存储器概述
存储器扩展的核心问题是存储器的编址问 题。所谓编址就是给存储单元分配地址。
由于存储器通常由多个芯片组成，为此存 储器的编址分为两个层次：
即存储器芯片的选择和存储器芯片内部存 储单元的选择。
一、地址线的译码
存储器芯片的选择有两种方法：线选法和 译码法。
1、线选法。所谓线选法，就是直接以系
2）部分译码。地址译码器仅使用了部分地址 线，地址与存储单元不是一一对应，而是1 个存储单元占用了几个地址。
8.3.1 扩展存储器概述
芯片译码地址：在设计地址译码器电路时， 常采用地址译码关系图。所谓地址译码关系 图，就是一种用简单的符号来表示全部地址 译码关系的示意图，如图8-5所示。
在对TTL负载驱动时，只需考虑驱动电流的大 小。
在对MOS负载驱动时，MOS负载的输入电流 很小，更多地要考虑对分布电容的电流驱动。
系统总线中地址总线是单向的，因此驱动 器可以选用单向的，如74LS244，还带有三 态控制，能实现总线缓冲和隔离。
数据总线是双向的，其驱动器也要选用双 向的，如74LS245。74LS245也是三态的，有 一个方向控制端DIR。DIR=1时输出 （An→Bn），DIR=0时输入（An←Bn）。
8.3 扩展并行数据存储器
主要内容
8.3.1 扩展存储器概述 8.3.2 数据存储器的扩展
数据存储器即随机存取存储器（Random Access Memory，RAM），用于存放可随时修 改的数据信息。单片机使用的主要是静态RAM。
MCS-51系列单片机片外数据存储器的空间可 达64KB，而片内数据存储器的空间只有128B或 256B。如果片内的数据存储器不够用时，则需 进行数据存储器的扩展。
地址总线是单向的，只能由单片机向外发送信息。
地址总线的数目决定了可直接访问的存储单元的数 目。
二、数据总线
数据总线（Data Bus，DB）用于单片机与存储器或 I/O端口之间的数据传送。
一般数据总线的位数与CPU的字长一致，MCS-51单 片机的数据总线是8位的。
数据总线是双向的，可以进行两个方向的数据传送。
P0.6
7D 7Q
P0.5
6D 6Q
P0.4
5D 5Q
P0.3
4D 4Q
P0.2
3D 3Q
P0.1
2D 2Q
P0.0
1D 1Q
74HC573
图8-2 地址总线扩展电路
74HC573简介
74HC573是有输出三态
门的电平允许8位锁存器。引
A7 脚信号如下：
A6
OE：输出允许端，为0 时芯片有效。
A5
LE：锁存控制端，高电
8.1.1பைடு நூலகம்片外三总线结构
P2
ALE P0
89C52 PSEN
WR RD
A8~A15
地址 锁存器
A0~A7 D0~D7
图8-1 89C52扩展的三总线
地址总线 数据总线 控制总线
地址锁存器74HC573与单片机P0口连接，扩 展地址总线，如图8-2所示。
ALE
89C52
LE OE
P0.7
8D 8Q
A4 平时，锁存器的数据输出端Q
的状态，与数据输入端D相同，
A3 即锁存器是透明的；当LE端
A2 从高电平返回到低电平时（下
A1
降沿后），输入端的数据就被 锁存在锁存器中，数据输入端
A0 D的变化不再影响Q端。
一、地址总线
地址总线（Address Bus，AB）用于传送单片机送 出的地址信号，以便进行存储器单元和I/O端口的选择。
WR：片外数据存储器写选通信号。 RD：片外数据存储器读选通信号。
8.1.3 总线驱动
在单片机应用系统中，扩展的三总线上挂接很多 负载，如存储器、并行接口、A/D接口、显示接口 等，但总线接口的负载能力有限，因此常常需要通 过连接总线驱动器进行总线驱动。
总线驱动器对于单片机的I/O口只相当于增加 了一个TTL负载，因此驱动器除了对后级电路驱动 外，还能对负载的波动变化起隔离作用。
8.1 扩展并行三总线
主要内容
8.1.1 片外三总线结构 8.1.2 MCS-51系统扩展的实现 8.1.3 总线驱动
8.1.1 片外三总线结构
通常，微机的CPU外部都有单独的并行地 址总线、数据总线、控制总线。
MCS-51单片机由于引脚的限制，数据总 线和地址总线是复用的。
地址需要锁存：为了能把复用的数据总线 和地址总线分离出来以便同外部的芯片正确 的连接，需要在单片机的外部增加地址锁存 器，从而构成与一般CPU相类似的三总线结 构，如图8-1所示。
统的地址线作为存储器芯片的片选信号，为 此只需把用到的地址线与存储器芯片的片选 端直接相连即可。
2、译码法。所谓译码法，就是使用地址
译码器对系统的片外地址进行译码，以其译 码输出作为存储器芯片的片选信号。译码法 又分为完全译码和部分译码两种。
8.3.1 扩展存储器概述
1）完全译码。地址译码器使用了全部地址线， 地址与存储单元一一对应，也就是1个存储 单元只占用1个唯一的地址。
二、以P2口作为高8位的地址总线
P0口的低8位地址加上P2的高8位地址就可以形成16 位的地址总线，达到64KB的寻址能力。
但实际应用中，往往不需要扩展那么多地址，扩展 多少用多少口线，剩余的口线仍可作一般I/O口来使用。
三、控制信号线
ALE：地址锁存信号，用以实现对低8位地 址的锁存。
PSEN：片外程序存储器读选通信号。 EA：程序存储器选择信号。为低电平时， 访问外部程序存储器；为高电平时，访问内部 程序存储器。
三、控制总线
控制总线（Control Bus，CB）是单片机发出的以控 制片外ROM、RAM和I/O口读/写操作的一组控制线。
8.1.2 MCS-51系统扩展的实现
一、以P0口作低8位地址及8位数据的复用总线
复用，即一段时间内作两种或两种以上用途。 在这里指P0口在每个CPU周期的前半个周期输出低 8位地址，由地址锁存器锁存，然后由地址锁存器代替 P0口输出低8位地址。 后半个周期进行8位数据的输入输出。