√MOS器件及其集成电路的可靠性与失效分析

MOS 器件及其集成电路的可靠性与失效分析（提要）

作者：Xie M. X. (UESTC ，成都市)

影响MOS 器件及其集成电路可靠性的因素很多，有设计方面的，如材料、器件和工艺等的选取；有工艺方面的，如物理、化学等工艺的不稳定性；也有使用方面的，如电、热、机械等的应力和水汽等的侵入等。

从器件和工艺方面来考虑，影响MOS 集成电路可靠性的主要因素有三个：一是栅极氧化层性能退化；二是热电子效应；三是电极布线的退化。

由于器件和电路存在有一定失效的可能性，所以为了保证器件和电路能够正常工作一定的年限（例如，对于集成电路一般要求在10年以上），在出厂前就需要进行所谓可靠性评估，即事先预测出器件或者IC 的寿命或者失效率。

（1）可靠性评估：

对于各种元器件进行可靠性评估，实际上也就是根据检测到的元器件失效的数据来估算出元器件的有效使用寿命——能够正常工作的平均时间（MTTF ，mean time to failure ）的一种处理过程。

因为对于元器件通过可靠性试验而获得的失效数据，往往遵从某种规律的分布，因此根据这些数据，由一定的分布规律出发，即可估算出MTTF 和失效率。

比较符合实际情况、使用最广泛的分布规律有两种，即对数正态分布和Weibull 分布。 ①对数正态分布：

若一个随机变量x 的对数服从正态分布，则该随机变量x 就服从对数正态分布；对数正态分布的概率密度函数为

222/)(ln 21

)(σμπσ--⋅=x e x x f

该分布函数的形式如图1所示。

对数正态分布是对数为正态分布的任

意随机变量的概率分布；如果x 是正态分布

的随机变量，则exp(x)为对数分布；同样，

如果y 是对数正态分布，则log(y)为正态分

布。

②Weibull 分布：

由于Weibull 分布是根据最弱环节模型

或串联模型得到的，能充分反映材料缺陷和

应力集中源对材料疲劳寿命的影响，而且具

有递增的失效率，所以，将它作为材料或零件的寿命分布模型或给定寿命下的疲劳强

度模型是合适的；而且尤其适用于机电类产品的磨损累计失效的分布形式。由于它可以根据失效概率密度来容易地推断出其分布参数，故被广泛地应用于各种寿命试验的数据处理。与对数正态分布相比，Weibull 分布具有更大的适用性。

Weibull 分布的失效概率密度函数为

m

t m t

m e t m t f )/()(ηη--⋅=

图1 对数正态分布

相应的累积失效分布函数为

m

t e t F )/(1)(η--=

式中的m 为分布的形状参数，η为分布的尺寸参数。Weibull 分布的形式如图2所示，在m ＜１时为倒J 字型曲線，在m=1时为指数式分布，在1＜m ＜3.6时为偏向左边的曲线，在m ≈3.6时为正态分布曲线，在m ＞3.6时为偏向右边的曲线。

在这种失效分布的模式下，元器件的失效率λ(t)和MTTF 可分别表示为 )

(11)()()(ln )(t F t R t f dt t R d t -===λ dt t f t dt t R MTTF ⎰⎰∞

∞==00)()(

失效率λ(t)的常用单位是FIT （10-9/小时）或者%/1000小时。

由于引起器件和集成电路失效的机理不

同，因此就相应地存在各不相同的MTTF 和失

效率数据。最容易导致失效的就是其中MTTF

最短的那一种机理。

（2）栅氧化层的性能退化：

MOSFET 的栅极二氧化硅薄膜是决定器件

性能的关键性材料。因为二氧化硅薄膜具有良

好的绝缘性，同时它与Si 表面接触的表面态密

度又很低，所以最常用作为栅绝缘层。

栅氧化层一般是采用热氧化来制备的，良好氧化层的漏电流基本上为0，并且具有较高的

击穿电场强度（击穿电场强度约为10MV/cm ）。但是，实际上发现，在器件和电路工作时，有时会发生由于栅氧化层的漏电、并导致击穿而引起的失效；产生这种后果的根本原因就是氧化层在电压作用下性能发生了退化。

①栅氧化层退化的表现～击穿：

在栅极电压作用下，栅氧化层发生退化的主要表现就是击穿。这里存在两种类型的击穿：一是瞬时击穿（TZDB ，Tims Zero Dielectic Breakdown ），即是加上电压后就马上发生的击穿——短路；二是经时击穿（TDDB ，Tims Dependent Dielectic Breakdown ），即是加上电压后需要经过一段时间之后才发生的击穿。

MOSFET 和MOS-IC 的早期失效往往就包括有栅氧化层的TZDB 现象。

TDDB 的产生与栅氧化层中的电场（～栅电压）有关。实验表明，按照引起击穿电场的大小，可以把TDDB 区分为三种不同的模式：①模式A ～在较低电场（1MV/cm ）时就产生的击穿；②模式B ～在较高电场（数MV/cm ）时产生的击穿；③模式C ～在很高电场（>8MV/cm ）时才可能产生的击穿。

TDDB 的模式A 往往是由于氧化层中存在针孔等缺陷的缘故，具有这种模式的早期击穿的芯片，一般都可通过出厂前的筛选而淘汰掉，故模式A 击穿将直接影响到芯片的成品率。由于氧化层中的针孔等缺陷主要是来自于材料和环境的污染、微粒之类的杂质，所以提高材料和工艺的纯净度对于降低出现模式A 的几率、增高成品率具有重要的意义。

TDDB 的模式B 往往是由于氧化层中存在微量的Na 、K 等碱金属和Fe 、Ni 等重金属杂质的缘故，这些杂质离子在较高电场作用下会发生移动，并且起着陷阱能级的作用。因此，为了提高模式B

的击穿，也必须严格保证材料和工艺的纯净度，此外还必须注意晶体表面图2 Weibull 分布