Systemviem仿真数字锁相环试验说明 一 试验要求： 1 用systemview

Systemviem 仿真数字锁相环试验说明

一. 试验要求：

1. 用systemview 设计并仿真一个完整的数字锁相环电路。

2. 试验条件设定

信号速率 10Hz

系统采样时钟设定：100Hz 2. 要求：

捕捉时间（即达到锁定状态所需时间）< 1s 同步之后的抖动每秒钟小于1次 频率的捕捉范围在正负0.5Hz 相位的捕捉范围不小于2/π±

同步后的相位偏差小于5/π±，即1/10周期的最大偏差范围 3. 实验报告要求

写出设计思路和电路图，给出简短说明（即证明为什么你所设计的锁相环可以进行捕获和跟踪）。

对试验结果进行分析，成功和不成功的因素，为什么。

希望写出对本次试验的意见和改进建议。或者有好的试验或电路的设计思路，都可以写在实验报告中，作为我们今后工作的参考。对于作者将考虑适当的加分。谢谢大家。

二. 试验注意事项

1. 在实验之前先进行逻辑的设计，仿真只是一种验证设计正确与否的手段，重点还在于人的因素—设计。

2. 试验前注意将试验中可能用到的基本元件做出规划，参考下面的说明加以熟悉。

3. 试验后将试验结果保存并且完成试验报告

4. 尽量独立完成仿真试验。

三. 试验中用到的systemview 元件的简要参考

以下是一些在实验中可能用到的元件的简要说明，方便大家查找和使用。 1. 信号发生元件库

以下元件位于source 库中

脉冲串：可以用来产生周期性方波

伪随机序列发生器可以产生随机码，用来进解码的时候清除的判定是否正确解码，或是在扩频通信的仿真中用来产生PN码。

2. 算子库

该元件库中有最多的常用器件，如：各种滤波器，积分器，微分器，增益放大器，各种逻辑控制。采样控制器。FFT变换等等。我们一般的仿真所需的大部分功能器件在其中都可以找到。

采样器：该器件的作用是完成模拟信号到数字信号的变换中的采样部分的功能。可以方便的设定采样率和输出形式。

逻辑异或：是这次试验鉴相器部分必须的基本器件，功能与一般的数字逻辑设计中的逻辑异或器件没有区别

积分器：在通讯仿真库和算子库中都有积分器。但是其功能不同，可以根据需要进行选择。在算子库中的积分器没有定时清除的功能，因此推荐使用通讯库中的积分清除器件（下面有说明）。

数字延迟：是数字滤波器中的必用器件，功能与信号与系统的数字延迟完全相同。

增益：在数字锁相环的设计中，同样有鉴相器的增益和环路增益的概念，怎样实现控制信号的放大呢？就是靠这个元件了。原则上它在模拟和数字情况下都可以使用。

延迟：怎样调整信号的相位呢？在本实验中可以通过调整NCO的相位参数来控制两个需要比较信号的起始相差。更常用的方法是使用这个延迟器件通过延迟来实现两个信号的相差。

取负数：在数字运算中，需要负数相乘或者需要减法的地方都可以用它来实现。注意：在逻辑运算的“取反”中有单独的取反元件，不应用它实现。

3. 通信元件库

在本试验中，通讯库中的NCO是必用的，它的作用相当于模拟锁相环中的VCO。NCO的控制端有频率控制和相位控制两种，由于直接将控制信号输入相位控制端会产生较大的变化，而通过频率调整则会平滑的多，因此推荐使用频率输入作为控制。

积分清除滤波器：和上面提到的积分器件有什么不同呢？他的最大好处就在于多了一个可以控制时间的清除过程。这样对所需时间内的信号能量进行估计很有用，在我们的实验中，相位差到控制数值的变换基本上是通过这个器件来完成的。

4. 信号接受器库

在完成设计之后，需要验证设计的正确性，需要看到仿真的结果，都用这个库中的元件来完成。主要可能用到的有以下两种

分析：这个元件所接收的结果要在分析窗中才能显现出来。

实时观察：可以在systemview运行时就观察到结果，但是以前的结果不能保存。所以一般在较简单信号的观察上使用。