计步器

目录

1.计步器工作原理 (1)

1.1 数字计步器应用 (1)

1.2系统及设计方案 (1)

2.电路设计 (2)

2.1 电子元件74HC160的功能 (2)

2.2 74HC160级联计数模块 (3)

3. 绘制数字计步器电路原理图 (4)

3.1建立工作环境 (4)

3.2元件摆放以及布局 (6)

3.3 连接线路 (6)

3.4 简单原理说明 (7)

3.5 电气检查 (8)

3.6 生成材料清单 (8)

4. 绘制数字计数器电路双面印刷线路板图 (9)

4.1 建立文件PCB Document文件并打开 (9)

4.2 设置好原点，在keepoutlayer画出边框并排板自动布线 (9)

4.3 网表生成/载入 (9)

4.4手工调整印刷线路板图 (10)

5. 总结 (13)

参考文献 (14)

摘要

本课程设计是设计数字计步器，要求采用4位数字显示步数，传感器采用水银开关，主人走一步的时候，开关闭合一次，同时还应具备清零的功能。实验通过74ls160的四个级联，进行计数，再通过74ls48和bs201a显示在电子屏上。实验设计要求利用mulitism电路仿真软件进行仿真以确定方案。

通过本课程设计，可以让学生掌握面对一个比较大的问题，通过把它划分成几个模块进行分别调试。同时让学生更加熟悉本课程的内容，提高动手能力，为以后的学习工作打下基础。

关键字：计数，清零，水银开关

1.计步器工作原理

1.1 数字计步器应用

数字计步器是用来计量步行的距离、时间、步数、心率、消耗能量数的一种家用医疗器械。它能提高人们对于步行的兴趣。对于身体发福的朋友们，也包括所有渴望健康的朋友来说，保持每天的运动量是最好的减肥和健身方法。医学家统计得出，人一天大约要过剩300卡的多余热量，每天步行一万步，就意味着可以把这些过剩热量消耗完。

计步器是给人运动活力的一种仪器，它可以感觉出你身体运动，并计算你的脚步声。此计数转换为距离，知道你平常的步幅长度。佩戴计步器，记录你的日常步骤和距离，是一个很好的激励工具。但是由于每个人走路的姿态、步幅不一样所以除了步数较为准确外其他的数据并不准确。一般以一步0.7米为准。

本次实验我们使用Proter99SE将数字计步器电路制作成PCB板和仿真电路设计。数字计步器电路制作成PCB板其步骤有：使用Protel制作电路原理图、使用protel制作PCB图、使用protel进行电路仿真设计。通过实验熟练掌握Protel软件的应用，能熟练使用Protel软件绘制原理图，进一步熟悉巩固原理图库编辑软件的使用，熟悉巩固PCB布线及相关参数设计，及打印输出。

1.2系统及设计方案

电源接通后，开关每次开合都会产生一个脉冲信号，信号输入计数芯片，计数器开始个位计数并显示在相应的数码管上，当个位计数器由9进到10时便会触发十位计数器进位，相相应数码管显示“1”，当个位计数器第二次由9到10发出进位信号时，十位计数器对应的数码管显示“2”……百位与千位计数器的工作原理同十位，完成0000~9999计数。

工作原理：用74ls390做计数器，74ls247做译码器，设计原理图见附件1.74ls390是下降沿触发的计数器，当开关S2开合时瞬间会产生一个下降沿脉

冲，计数器开始工作。输出端将会以二进制的形式输入到译码器的输入端，译码器译码后输入到数码管使其显示计数器所记的数。由于74ls390是是一个双十计数芯片，下一级的计数器的脉冲输入端INA的信号是由上一级的74ls390的输出端QA和QD相与后的输出提供的。当第一级计数到9以前，QA和QD相与的结果都是低电平，下一级的INA端始终为低电平。当计数到9时，二进制1001，QA 和QD相与的结果由低电平变为高电平，但74ls390是下降沿触发的顾下级计数器不计数，当此级再来一个脉冲时，由于芯片计数性质，此级计数器由9变为0，二进制对应0000，此刻下级的INA端由高电平变为低电平，下一级的计数器计数，此时数码管显示0010，以此类推，可以实现从0000~9999的计数。74ls390的CLR端高电平有效，当S1开关打到地端实现清零。

2.电路设计

2.1 电子元件74HC160的功能

设计主要采用逻辑元件74LS160构成计步器，所以首先必须要了解该原件的功能、管脚和使用方法。

74HC160为可预置的同步BCD十进制集成计数器。160 的清除端是异步的。当清除端/CR 为低电平时，不管时钟端 CP 状态如何，即可完成清除功能。 160 的预置是同步的。当置入控制器/LD为低电平时，在 CP 上升沿作用下，输出端Q0－Q3 与数据输入端D0－D3 一致。

在计数时，160 的计数是同步的，靠 CP 同时加在四个触发器上而实现的。在LD’=CR’=1,P=T=1的条件下，随着时钟脉冲CLK上升沿的到来，计数值加一。当计数值Q3Q2Q1Q0=1001时，进位输出信号Co=1。再输入一个进位脉冲，计数值输出由1001返回到0000状态，并且Co由1变为0。

管脚图：

图2.1 74LS160管脚图

引出端符号：Oc:进位输出端,T:计数控制端,P:计数控制端,QA~QD:输出端,CLK:时钟输入端（上升沿有效）,CLR:异步清零输入端（低电平有效）,LD:同步并行置入端（低电平有效）

2.2 74HC160级联计数模块

计数先从低位开始，进行逐一的累加，当低位累加完成一个计数循环后，低位归0，同时向高位进1，并能在高位逐一累加和计数循环，继而再向更高位进位。计步器的级联扩展也就和人类的计数进位相类似，用i个十进制计数器扩展成10i进制计数器；或者，用i个十六进制计数器扩展成16i进制计数器。级联扩展中，首先，应排列好集成计数器高低位的顺序（就象定义算盘珠串的高低位）；其次，在每一个集成计数器中找到一个低位向高位的进位信号，要求这一进位信号在低位集成计数器完成一个计数循环时发出，并在一个计数循环中只出现一次；最后，即时将低位集成计数器的进位信号变成高位集成计数器的有效计数信