计组实验三 本地
计算机组成原理实验
计算机组成原理实验一、实验目的本实验旨在通过实际操作，加深对计算机组成原理的理解，掌握计算机硬件的基本原理和工作方式。
二、实验设备和材料1. 计算机主机：型号为XXX，配置了XXX处理器、XXX内存、XXX硬盘等。
2. 显示器：型号为XXX，分辨率为XXX。
3. 键盘和鼠标：标准配置。
4. 实验板：包括CPU、内存、存储器、输入输出接口等模块。
5. 逻辑分析仪：用于分析和调试电路信号。
6. 示波器：用于观测电路信号的波形。
三、实验内容1. 实验一：CPU的工作原理a. 将实验板上的CPU模块插入计算机主机的CPU插槽中。
b. 连接逻辑分析仪和示波器，用于观测和分析CPU的工作信号和波形。
c. 打开计算机主机，启动操作系统。
d. 运行一段简单的程序，观察CPU的工作状态和指令执行过程。
e. 通过逻辑分析仪和示波器的数据分析，了解CPU的时钟信号、数据总线、地址总线等工作原理。
2. 实验二：内存的存储和读写a. 将实验板上的内存模块插入计算机主机的内存插槽中。
b. 打开计算机主机，启动操作系统。
c. 编写一个简单的程序，将数据存储到内存中。
d. 通过逻辑分析仪和示波器的数据分析，观察内存的写入和读取过程，了解内存的存储原理和读写速度。
3. 实验三：存储器的工作原理a. 将实验板上的存储器模块插入计算机主机的存储器插槽中。
b. 打开计算机主机，启动操作系统。
c. 编写一个简单的程序，读取存储器中的数据。
d. 通过逻辑分析仪和示波器的数据分析，观察存储器的读取过程，了解存储器的工作原理和数据传输速度。
4. 实验四：输入输出接口的工作原理a. 将实验板上的输入输出接口模块插入计算机主机的扩展插槽中。
b. 打开计算机主机，启动操作系统。
c. 编写一个简单的程序，通过输入输出接口实现数据的输入和输出。
d. 通过逻辑分析仪和示波器的数据分析，观察输入输出接口的工作过程，了解数据的传输和控制原理。
四、实验结果分析1. 实验一：通过观察CPU的工作状态和指令执行过程，可以验证CPU的时钟信号、数据总线、地址总线等工作原理是否正确。
杭电计组实验3-多功能ALU设计实验
杭电计组实验3-多功能ALU设计实验杭州电子科技大学计算机学院实验报告实验项目:课程名称:计算机组成原理与系统结构课程设计姓名: 学号: 同组姓名: 学号: 实验位置(机号):实验日期: 指导教师:一、实验目的(1)学习多功能ALU的工作原理，掌握运算器的设计方法。
(2)掌握运用Verilog HDL进行数据流描述与建模的技巧和方法，掌握运算器的设计方法。
二、实验仪器实验 ISE工具软件内容三、步骤、方法(算(1)启动Xilinx ISE软件，选择File->New Project,输入工程名shiyan2，默认选择后，点法、击Next按钮，确认工程信息后点击Finish按钮，创建一个完整的工程。
程(2)在工程管理区的任意位置右击，选择New Source命令。
弹出New Source Wizard对序、话框，选择Verilog Module,并输入Verilog 文件名shiyan3，点击Next按钮进入下一步，点步骤击Finish完成创建。
和方(3)编辑程序源代码，然后编译，综合;选择Synthesize--XST项中的Check Syntax右击法) 选择Run命令，并查看RTL视图;如果编译出错，则需要修改程序代码，直至正确。
(4)在工程管理区将View类型设置成Simulation，在任意位置右击，选择New Source命令，选择Verilog Test Fixture选项,输入实验名shiyan3_test。
点击Next，点击Finish，完成。
编写激励代码，观察仿真波形，如果验证逻辑有误，则修改代码，重新编译，仿真，直至正确。
(5)由于实验三并未链接实验板，所以后面的链接实验板的步骤此处没有。
一，操作过程实验过程和描述:module shiyan3(ALU_OP,AB_SW,OF,ZF,F);reg [31:0]A,B;input [2:0]ALU_OP;input [2:0]AB_SW;操作 wire OF;过程 reg ZF;及结reg [31:0]F;果 output OF;output ZF;output F;reg C32;always@(*)begincase(AB_SW)3'b000: begin A=32'h0000_0000; B=32'h0000_0000; end3'b001: begin A=32'h0000_0003; B=32'h0000_0607; end3'b010: begin A=32'h8000_0000; B=32'h8000_0000; end3'b011: begin A=32'h7FFF_FFFF; B=32'h7FFF_FFFF; end3'b100: begin A=32'hFFFF_FFFF; B=32'hFFFF_FFFF; end3'b101: begin A=32'h8000_0000; B=32'hFFFF_FFFF; end3'b110: begin A=32'hFFFF_FFFF; B=32'h8000_0000; end3'b111: begin A=32'h1234_5678; B=32'h3333_2222; enddefault: begin A=32'h9ABC_DEF0; B=32'h1111_2222; endendcaseendalways@(*)begincase(ALU_OP)3'b000: F<=A&B;3'b001: F<=A|B;3'b010: F<=A^B;3'b011: F<=A~^B;3'b100: {C32,F}<=A+B;3'b101: {C32,F}<=A-B;3'b110: begin if(A<B) F<=32'h0000_0001; else F<=32'h0000_0000; end 3'b111: begin F<=B<<A; enddefault: F<=32'h0000_0000;endcaseendalways@(*)beginif(F===32'h0000_0000)ZF<=1;elseZF<=0;endassign OF=C32^F[31]^A[31]^B[31]; endmodule仿真代码module shiyan3_test;// Inputsreg [2:0] ALU_OP;reg [2:0] AB_SW;// Outputswire OF;wire ZF;wire [31:0] F;// Instantiate the Unit Under Test (UUT) shiyan3 uut (.ALU_OP(ALU_OP),.AB_SW(AB_SW),.OF(OF),.ZF(ZF),.F(F));initial begin// Initialize InputsALU_OP = 0;AB_SW = 0;// Wait 100 ns for global reset to finish #100;// Add stimulus here #100;ALU_OP = 001;AB_SW = 001; #100;ALU_OP = 010;AB_SW = 010; #100;ALU_OP = 011;AB_SW = 011; #100;ALU_OP = 100;AB_SW = 100; #100;ALU_OP = 101;AB_SW = 101; #100;ALU_OP = 110;AB_SW = 110; #100;ALU_OP = 111;AB_SW = 111;end endmodule RTL图二、结果思考题:(2)经过分析，该ALU不能实现MIPS核心指令集的所有指令。
计算机组成原理实验 实验三 数据通路组成实验
实验三数据通路组成实验一、实验目的1.进一步熟悉计算机的数据通路。
2.将双端口通用寄存器堆和双端口存储器模块连接，构成新的数据通路。
3.掌握数字逻辑电路中的一般规律，以及排除故障的一般原则和方法。
4.锻炼分析问题和解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。
二、实验电路图3.3 数据通路实验电路图数据通路实验电路图如图3.3所示。
它是将双端口存储器模块和双端口通用寄存器堆模块连接在一起形成的。
存储器的指令端口(右端口)不参与本次实验。
通用寄存器堆连接运算器模块，本次实验涉及其中的DR1。
由于双端口存储器是三态输出，因而可以直接连接到DBUS上。
此外，DBUS还连接着通用寄存器堆。
这样，写入存储器的数据由通用寄存器提供，从RAM中读出的数据也可以放到通用寄存器堆中保存。
本实验的各模块在以前的实验中都已介绍，请参阅前面相关章节。
注意实验中的控制信号与模拟它们的二进制开关的连接。
三、实验设备1.TEC-5计算机组成原理实验系统1台2.逻辑测试笔一支（在TEC-5实验台上）3.双踪示波器一台（公用）4.万用表一只（公用）四、故障的分析与排除数字电路中难免要出现这样或那样的故障。
有了故障迅速加以诊断并排除，使电路能正常运行，这是实际工作中经常遇到的事。
因此，学会分析电路故障，提高排除故障的能力，是很有必要的。
就数字电路的故障性质而言，大体有两大类：一类是设计中的错误或不当造成的故障；另一类是元件损坏或性能不良造成的。
1.设计错误造成的故障常见的设计错误有逻辑设计错误和布线错误。
对于布线错误，只要能仔细的进行检查就可以排除。
要较快的判断出布线错误的位置，可以通过对某个预知特性点的观察检测出来。
例如，该点的信号不是预期的特性，则可以往前一级查找。
常见的布线错误是漏线和布错线。
漏线的情况往往是输入端未连线或浮空。
浮空输入可用三状态逻辑测试笔或电压表检测出来。
对于设计错误，需要在设计中加以留心和克服。
计组存储器实验实验报告(3篇)
第1篇一、实验目的1. 理解存储器的基本组成和工作原理；2. 掌握存储器的读写操作过程；3. 熟悉存储器芯片的引脚功能及连接方式；4. 了解存储器与CPU的交互过程。
二、实验环境1. 实验设备：TD-CMA计算机组成原理实验箱、计算机；2. 实验软件：无。
三、实验原理1. 存储器由地址线、数据线、控制线、存储单元等组成；2. 地址线用于指定存储单元的位置，数据线用于传输数据，控制线用于控制读写操作；3. 存储器芯片的引脚功能：地址线、数据线、片选线、读线、写线等；4. 存储器与CPU的交互过程：CPU通过地址线访问存储器，通过控制线控制读写操作，通过数据线进行数据传输。
四、实验内容1. 连线：按照实验原理图连接实验箱中的存储器芯片、地址线、数据线、控制线等；2. 写入操作：将数据从输入单元IN输入到地址寄存器AR中，然后通过控制线将数据写入存储器的指定单元；3. 读取操作：通过地址线指定存储单元，通过控制线读取数据，然后通过数据线将数据输出到输出单元OUT；4. 实验步骤：a. 连接实验一（输入、输出实验）的全部连线；b. 按实验逻辑原理图连接两根信号低电平有效信号线；c. 连接A7-A0 8根地址线；d. 连接13-AR正脉冲有效信号线；e. 在输入数据开关上拨一个地址数据（如00000001，即16进制数01H），拨下开关，把地址数据送总线；f. 拨动一下B-AR开关，实现0-1-0”，产生一个正脉冲，把地址数据送地址寄存器AR保存；g. 在输入数据开关上拨一个实验数据（如10000000，即16进制数80H），拨下控制开关，把实验数据送到总线；h. 拨动控制开关，即实现1-0-1”，产生一个负脉冲，把实验数据存入存储器的01H号单元；i. 按表2-11所示的地址数据和实验数据，重复上述步骤。
五、实验结果与分析1. 通过实验，成功实现了存储器的读写操作；2. 观察到地址线、数据线、控制线在读写操作中的协同作用；3. 理解了存储器芯片的引脚功能及连接方式；4. 掌握了存储器与CPU的交互过程。
华工计组实验报告
实验名称：计算机组成原理实验实验目的：1. 理解计算机组成原理的基本概念和原理。
2. 掌握计算机各个组成部件的功能和相互关系。
3. 通过实验加深对计算机组成原理的理解和应用。
实验时间：2023年X月X日实验地点：计算机实验室实验器材：1. 计算机组成原理实验箱2. 计算机组成原理实验指导书3. 计算器4. 计算机组成原理实验数据记录表实验内容：一、实验一：计算机硬件系统结构1. 实验目的：了解计算机硬件系统的基本结构，包括中央处理器（CPU）、存储器、输入输出设备等。
2. 实验步骤：（1）观察实验箱的硬件组成，识别各个硬件部件。
（2）了解各个硬件部件的功能和相互关系。
（3）记录实验数据。
3. 实验结果与分析：实验结果显示，计算机硬件系统主要由CPU、存储器、输入输出设备等组成。
CPU负责处理数据，存储器负责存储数据，输入输出设备负责与用户进行交互。
二、实验二：CPU工作原理1. 实验目的：了解CPU的工作原理，包括指令周期、时钟周期、数据通路等。
2. 实验步骤：（1）观察实验箱的CPU模块，识别各个部件。
（2）了解CPU各个部件的功能和相互关系。
（3）进行指令周期和时钟周期的实验，记录实验数据。
3. 实验结果与分析：实验结果显示，CPU的工作原理包括指令周期和时钟周期。
指令周期是指执行一条指令所需的时间，时钟周期是指CPU中时钟信号的周期。
实验数据表明，CPU通过数据通路进行指令的执行，完成数据处理。
三、实验三：存储器工作原理1. 实验目的：了解存储器的工作原理，包括随机存储器（RAM）、只读存储器（ROM）等。
2. 实验步骤：（1）观察实验箱的存储器模块，识别各个存储器。
（2）了解存储器的功能和特点。
（3）进行存储器读写实验，记录实验数据。
3. 实验结果与分析：实验结果显示，存储器包括RAM和ROM。
RAM具有读写功能，而ROM只能读。
实验数据表明，存储器通过地址译码器进行寻址，实现数据的读写。
计算机组成原理实验三报告
管理学院信息管理与信息系统专业 3 班______组、学号姓名协作者教师评定_____________实验题目_微程序控制器实验__________________1.实验目的与要求：实验目的：(1).理解时序产生器的原理，了解时钟和时序信号的波形。
(2).掌握微程序控制器的功能、组成知识。
(3).掌握微指令格式和各字段功能。
(4).掌握微程序的编制、写入、观察微程序的运行，学习基本指令的执行流程。
实验要求：(1).按练习一要求完成测量波形的操作，画出TS1、TS2、TS3、TS4的波形，并测出所用的脉冲Φ的周期。
(2).按练习二的要求输入微指令的二进制代码表，并单步运行五条机器指令。
(3).实验时，结合读、写微指令流程图，选择存储器地址和数据不断对RAM写入数据，执行时为循环重复执行微指令，直到有P2（CLR）清零信号作用时才停止。
(4)结合实验内容，将数据00H-002H存入存储器6116的00H-002H 单元，，写出实验步骤，并在实验中加以验证。
2.实验方案：(1)按要求在实验仪上接好线，仔细检查正确与否，无误后才接通电源，每次实验都要接一些线，先接线，后打开电源，养成不带电接线的习惯，这样可以避免烧坏实验仪器。
(2)编程写入E2PROM28161）将编程开关（MJ20）置为PROM（编程）状态；2）将STATE UNIT中的STEP置为“STEP”状态，STOP置为“RUN”状态；3）在UA5-UA0开关上置要写的某个微地址（八进制）；4）在MK24-MK1开关上置要写的微地址相应的24位微代码，24位开关对应24位显示灯，开关量为“1”灯亮，为“0”灯灭；5）启动时序电路（按动启动按钮START），即将微代码写入到E2PROM2816的相应地址对应的单元中；6）重复（3）～（5）步骤将每一条微指令写入E2PROM2816。
(3)校验1）将编程开关置为READ状态；2）将STEP开关置为“STEP”状态，STOP开关置为“RUN”状态；3）在开关UA5~UA0上置好要读的某个微地址；4）按动START键，启动时序电路，观察显示灯MD24-MD1的状态，检查读出的微代码是否已写入的相同。
计组实验3
姓名：钱宇坤班级：11软件工程学号：2011435112 实验地点：主楼528 时间10.28实验三：第三代乘法器1、实验目的：（1）理解乘法器原理（2）掌握乘法器的设计方法2、实验环境：PC个人计算机、Windows XP操作系统、Quartus II集成开发环境软件。
3、实验要求：设计一个四位加法器，实体名称为“mul”,其引脚及其功能如下表。
端口模式端口名数据类型说明in （输入）Astd_logic_vector(3 downto 0)被乘数B 乘数clk,clr std_logic 时钟、清零信号out（输出）mul std_logic_vector(7 downto 0) 积4、实验原理：为了节省空间，第三代乘法器利用了积寄存器浪费的空间和乘数浪费的寄存器空间相等的特性，将积寄存器的右半部分和乘数寄存器结合起来。
如图（1）硬件结构可见，乘法寄存器消失了，初始化时将乘数放在积寄存器的右半部分，左半部分是0,。
图（2）是建立在图（1）上的运算流程。
被乘数32位alu积右移写控制测试32位64位图15、实验步骤：（1）打开Quartus II 安装ByteBlaster II（2）将子板上的JTAG 端口和PC 机得并行口用电缆连接。
打开实验台电源。
（3）执行Tools 》Programmer 命令，将adder.sof 下载到FPGA 中。
（4）在实验台上通过模式开关选择FPGA-CPU 独立调试模式010。
6、实验现象本实验实现4位数相乘A*B=mul输入输出的规则对应如下：（1）输入的4位操作数A 3--A 0 对应开关SD 7--SD 4。
（2）输入的4位操作数B 3--B 0对应开关SD 3--SD 0。
（3）清零端对应开关SA 0。
（4）积mul7--mul0 对应灯A 7--A 0。
如（0010）*（0011）=（00000110）。
（1）拨动开关SD 7--SD 4输入4位操作数I （A 3--A 0）0010，SD 3--SD 0输入4位操作数II （B 3--B 0）是 是1是0否结束 测试积寄存器第0位把被乘数加到积寄存器的左半部分 积寄存器右移一位32次？开始图20010,SA0输入清零信号，（2）观察积mul（灯A7--A0），clr，并检查结果是否正确。
计算机组成原理 实验报告
计算机组成原理实验报告计算机组成原理实验报告引言：计算机组成原理是计算机科学与技术专业的重要课程，通过学习该课程，我们可以深入了解计算机的工作原理和内部结构。
本次实验旨在通过实际操作，加深对计算机组成原理的理解，并掌握一些基本的计算机硬件知识。
实验目的：1. 理解计算机的基本组成部分，包括中央处理器（CPU）、存储器、输入输出设备等；2. 掌握计算机的运行原理，了解指令的执行过程；3. 学习使用计算机组成原理实验箱，进行实际的硬件连接和操作。
实验过程：1. 实验一：组装计算机本次实验中，我们需要从零开始组装一台计算机。
首先，我们按照实验指导书的要求，选择合适的硬件组件，包括主板、CPU、内存、硬盘等。
然后，我们将这些硬件组件逐一安装到计算机箱中，并连接好电源线、数据线等。
最后，我们将显示器、键盘、鼠标等外设连接到计算机上。
2. 实验二：安装操作系统在计算机组装完成后，我们需要安装操作系统。
本次实验中，我们选择了Windows 10作为操作系统。
首先，我们将Windows 10安装盘插入计算机的光驱中，并重启计算机。
然后，按照安装向导的指引，选择安装语言、时区等相关设置。
最后，我们根据自己的需求选择安装方式，并等待操作系统安装完成。
3. 实验三：编写并执行简单的汇编程序在计算机组装和操作系统安装完成后，我们需要进行一些简单的编程实验。
本次实验中，我们选择了汇编语言作为编程工具。
首先，我们编写了一个简单的汇编程序，实现两个数相加的功能。
然后，我们使用汇编器将程序翻译成机器码，并将其加载到计算机的内存中。
最后，我们通过调试器来执行这个程序，并观察程序的执行结果。
实验结果与分析：通过本次实验，我们成功地组装了一台计算机，并安装了操作系统。
在编写并执行汇编程序的实验中，我们也成功地实现了两个数相加的功能。
通过观察程序的执行结果，我们发现计算机能够按照指令的顺序逐条执行，并得到正确的结果。
这进一步加深了我们对计算机的工作原理的理解。
074-王楠-计组实验三(超前进位加法器设计实验)
延安大学计算机学院实验报告专用纸
这个4 x 4阵列乘法器的原理如图1-3-1所示。
FA (全加器)的斜线方向为进位输出，竖线方向为和输出。
图中阵列的最后-行构.成了一个串行进位加法器。
由于FA一级是无需考虑进位的，它的进位被暂时保留下来不往前传递，因此同- -极中任意- -位FA加法器的进位输出与和输出几乎是同时形成的,与“串行移位”相比可大大减少同级间的进位传递延迟，所以送往最后一行串行加法器的输，入延迟仅与FA 的级数(行数)有关，即与乘数位数有关。
本实验用CPLD来设计一个4x4位加法器，且全部采用原理图方式实现。
【5】实验步骤
(1)根据上述阵列乘法器的原理，使用Quartus |I 软件编辑相应的电路原理图并进行编译，其在EPM1270 芯片中对应的引脚如图1-3-2所示，框外文字表示I/O号，框内文字表示该引脚的含义。
(2)关闭实验系统电源，按图1-3-3连接实验电路，图中将用户需要连接的信号用圆圈标明。
(3)实物图如下：
(4)打开实验系统电源，将生成的POF文件下载到EPM1270中去。
(5)以CON单元中的SD10...SD13四个二进制开关为乘数A，SD14.. SD17四个二进制开关为被乘数B,而相乘的结果在CPLD单元的L7...LO八个LED灯显示。
给A和B置不同的数，观察相乘的结果。
【6】实验结果
1、输入:1111 1111
结果:1111111
2、输入:0000 0000
结果:00000000。
计组实验三 存储系统设计实验的设计要求
计组实验三存储系统设计实验的设计要求《关于计组实验三存储系统设计实验设计要求的唠嗑》嘿呀，一提到计组实验三存储系统设计实验的设计要求，那可真是有不少故事可讲呢。
首先啊，这设计要求就像一个严师，站在那里给咱划下了一道道必须跨过的界限。
就比如说要求对存储系统的各个组件，像什么存储器芯片啦，地址译码器啥的要有清晰的理解和准确的连接。
这就好像在拼一个超级复杂的拼图，每一块都得严丝合缝，不能有半点马虎。
一想到这儿，脑海里就浮现出自己跟那些小小的芯片和线路较劲儿的画面，简直像是在和一群调皮的小怪兽作战。
这个实验要求我们要根据给定的存储空间大小等条件来合理选择存储芯片，这就不是随便抓个芯片就能搞定的事儿。
就好比你去超市买东西，不是看到啥拿啥，得心里盘算着自己到底需要多少、什么样规格的东西。
我记得当时我对着那些存储芯片的参数看了又看，比来比去，感觉自己就像是个精打细算的家庭主妇，得从一堆看似差不多的食材（存储芯片）里挑出最适合今晚“大餐”（实验）的那几个。
而且啊，地址译码器那部分可真是个大脑的考验。
得搞清楚怎么把地址代码准确地翻译成对存储芯片的操作信号。
这就像是把一堆乱麻捋顺，还得编成好看的辫子。
我总是容易在这儿被绕晕，感觉自己像个迷路的小蚂蚁在那个逻辑迷宫里转圈圈，明明感觉已经找到出口了，可一不留神又回到了原点。
再看看每个模块之间的连接要求，必须要保证数据传输的顺畅无误。
这就像是在构建一个超级物流系统，要让货物（数据）从一个仓库（一个模块）准确快速地到达另一个仓库，中间不能出任何差错。
常常在连接线路的时候，就担心这根“线”会不会是哪个地方的“捣蛋鬼”，让整个系统突然“歇菜”。
不过话说回来，虽然这设计要求严格又琐碎，但当最后看到自己设计的存储系统像模像样地跑起来，那成就感简直要爆棚！就像是经过千辛万苦，自己亲手养大的小怪兽终于变成了听话的小宠物。
不得不说，这些要求就像一个阶梯，虽然爬的时候气喘吁吁，但爬到顶看到风景的时候就觉得一切都值啦。
计算机组成与原理实验三数据通路组成实验
K10(ALU_BUS#)=0, K11(RAM_BUS#)=1,K12(LR/W#)=0, K14(LDAR#)=1,K13(CEL#)=0. 按QD按钮,将DBUS上的数据0FH写入AR指定的存储单元0FH.2.令K6(LDRi)=0, K8(RS_BUS#)=1, K9(SW_BUS#)=0, K10(ALU_BUS#)=1,K11(RAM_BUS#)=1, K13(CEL#)=1,K14(LDAR#)=0.置SW7-SW0=0F0H, 按QD 按钮, 将0F0H写入地址寄存器AR.淘宝店530213令K2(RD0)=1, K3(RD1)=0,K6(LDRi)=0, K7(LDDR1)=1,K8(RS_BUS#)=1, K9(SW_BUS#)=1,K10(ALU_BUS#)=0, K11(RAM_BUS#)=1,K14(LDAR#)=1, K13(CEL#)=1. 按QD按钮,将R1的数据送入DR1,DR1中的数据通路通过运算器和ALU_BUS三态门送入数据总线DBUS, DBUS应显示0F0H.令K6(LDRi)=0, K7(LDDR1)=0,K8(RS_BUS#)=1, K9(SW_BUS#)=1,K10(ALU_BUS#)=0, K11(RAM_BUS#)=1,K12(LR/W#)=0, K14(LDAR#)=1,K13(CEL#)=0. 按QD按钮,将DBUS上的数据0FH写入AR指定的存储单元0F0H.3.令K6(LDRi)=0,淘宝店530213 K8(RS_BUS#)=1,K9(SW_BUS#)=0, K10(ALU_BUS#)=1,K11(RAM_BUS#)=1, K13(CEL#)=1,K14(LDAR#)=0.置SW7-SW0=55H, 按QD按钮, 将55H写入地址寄存器AR.令K2(RD0)=0, K3(RD1)=1,K6(LDRi)=0, K7(LDDR1)=1,K8(RS_BUS#)=1, K9(SW_BUS#)=1,K10(ALU_BUS#)=0, K11(RAM_BUS#)=1,K14(LDAR#)=1, K13(CEL#)=1. 按QD按钮,将R2的数据送入DR1,DR1中的数据通路通过运算器和ALU_BUS三态门送入数据总线DBUS, DBUS应显示55H.令K6(LDRi)=0, K7(L淘宝店530213DDR1)=0, K8(RS_BUS#)=1,K9(SW_BUS#)=1, K10(ALU_BUS#)=0,K11(RAM_BUS#)=1, K12(LR/W#)=0,K14(LDAR#)=1, K13(CEL#)=0. 按QD按钮,将DBUS上的数据55H写入AR指定的存储单元55H.4.令K6(LDRi)=0, K8(RS_BUS#)=1,K9(SW_BUS#)=0, K10(ALU_BUS#)=1,K11(RAM_BUS#)=1,K13(CEL#)=1,K14(LDAR#)=0.置SW7-SW0=0AAH, 按QD按钮, 将0AAH写入地址寄存器AR.令K2(RD0)=1, K3(RD1)=1, K6(LDRi)=0, K7(LDDR1)=1, K8(RS_BUS#)=1,K9(SW_BUS#)=1, K10(ALU_BUS#)=0,K11(RAM_BUS#)=1, K14(LDAR#)=1,K13(CEL#)=1. 按QD按钮,将R3的数据送入DR1,DR1中的数据通路通过运算器和ALU_BUS三态门送入数据总线DBUS, DBUS应淘宝店530213显示0AAH.令K6(LDRi)=0, K7(LDDR1)=0,K8(RS_BUS#)=1, K9(SW_BUS#)=1,K10(ALU_BUS#)=0, K11(RAM_BUS#)=1,K12(LR/W#)=0, K14(LDAR#)=1,K13(CEL#)=0. 按QD按钮,将DBUS上的数据0AAH写入AR指定的存储单元0AAH.任务4：分别将RAM的0AAH单元数据写入R0,55H单元数据写入R1,0F0H单元数据写入R2,0FH单元数据写入R3.然后将R0-R3中的数据读出,验证数据的正确令K4(WR0)=0, K5(WR1)=0,K6(LDRi)=1, K8(RS_BUS#)=1,K9(SW_BUS#)=1, K10(ALU_BUS#)=1,K11(RAM_BUS#)=0, K12(LR/W#)=1,K13(CEL#)=0, K14(LDAR#)=1. 按QD按钮, 将AR指定的存储器地址0AAH单元的内容0AAH读出,然后写入寄存器R0.2.令K6(LDRi)=0, K8(RS_BUS#)=1, K9(SW_BUS#)=0, K10(ALU_BUS#)=1,K11(RAM_BUS#)=1, K13(CEL#)=1,K14(LDAR#)=0.置SW7-SW0=55H, 按QD按钮, 将55H写入地址寄存器AR.淘宝店530213令K4(WR0)=1, K5(WR1)=0,K6(LDRi)=1, K8(RS_BUS#)=1,K9(SW_BUS#)=1, K10(ALU_BUS#)=1,K11(RAM_BUS#)=0, K12(LR/W#)=1,K13(CEL#)=0, K14(LDAR#)=1. 按QD按钮, 将AR指定的存储器淘宝店530213地址55H单元的内容55H读出,然后写入寄存器R1.3.令K6(LDRi)=0, K8(RS_BUS#)=1, K9(SW_BUS#)=0, K10(ALU_BUS#)=1,K11(RAM_BUS#)=1, K13(CEL#)=1,K14(LDAR#)=0.置SW7-SW0=0F0H, 按QD按钮, 将0F0H写入地址寄存器AR.令K4(WR0)=0, K5(WR1)=1, K6(LDRi)=1, K8(RS_BUS#)=1, K9(SW_BUS#)=1,K10(ALU_BUS#)=1, K11(RAM_BUS#)=0,K12(LR/W#)=1, K13(CEL#)=0,K14(LDAR#)=1. 按QD按钮, 将AR指定的存储器地址0F0H单元的内容0F0H读出,然后写入寄存器R2.4.令K6(LDRi)=0, K8(RS_BU淘宝店530213S#)=1, K9(SW_BUS#)=0,K10(ALU_BUS#)=1, K11(RAM_BUS#)=1,K13(CEL#)=1, K14(LDAR#)=0.置SW7-SW0=0FH, 按QD按钮, 将0FH写入地址寄存器AR.令K4(WR0)=1, K5(WR1)=1,K6(LDRi)=1, K8(RS_BUS#)=1,K9(SW_BUS#)=1, K10(ALU_BUS#)=1,K11(RAM_BUS#)=0, K12(LR/W#)=1,K13(CEL#)=0, K14(LDAR#)=1. 按QD按钮, 将AR指定的存储器地址0FH单元的内容0FH读出,然后写入寄存器R3.任务5：校验结果1.令K0(RS0)=0, K1(RS1)=0,K6(LDRi)=0, K8(RS_BUS#)=0,K9(SW_BUS#)=1, K10(ALU_BUS#)=1,K11(RAM_BUS淘宝店530213#)=1,读出R0的内容在数据总线上.数据总线DBUS指示灯应为XX H.2.令K0(RS0)=1, K1(RS1)=0,K6(LDRi)=0, K8(RS_BUS#)=0,K9(SW_BUS#)=1, K10(ALU_BUS#)=1,K11(RAM_BUS#)=1,读出R1的内容在数据总线上.数据总线DBUS指示灯应为XX H.3.令K0(RS0)=0, K1(RS1)=1,K6(LDRi)=0, K8(RS_BUS#)=0,K9(SW_BUS#)=1, K10(ALU_BUS#)=1,K11(RAM_BUS#)=1,读出R2的内容在数据总线上.数据总线DBUS指示灯应为XX H.4.令K0(RS0)=1, K1(RS1)=1,K6(LDRi)=0, K8(RS_BUS#)=0,K9(SW_BUS#)=1, K10(ALU_BUS#)=1,K11(RAM_BUS#)=1,读出R3的内容在数据（3）实验任务4，预演、记录实淘宝店530213验过程数据，验证数。
计算机组成原理实验报告三
实验三总线控制实验一、实验目的熟悉和了解地址总线的组成结构、地址来源及集合原理。
掌握程序段与数据段的寻址规则及地址部件的运用技巧。
二、实验原理地址总线的作用是传递地址信息，输出当前数据总线上发送信息的源地址或接收信息的目的地址。
如下图所示本系统设有内存与外设两条地址总线，通过PC计数器提供内存（程序存储器）地址，并由地址寄存器AR传递内存（数据存储器）地址与外设地址。
另外堆栈寄存器SP亦可视为地址寄存器，它的堆顶指向数据与程序指针存取地址。
图2-3-6地址总线组成通路1.11位程序地址本系统从提高信息存取效率的角度设计主内存地址通路，按现代计算机体系结构中最为典型的分段存取理念合成主存及外设地址总线addr，在指令操作“时段”（取操作码与取操作数），以当前程序指针PC为址，遇主存数据传递“时段”以当前数据指针AR为址。
addr 地址的合成通路见图2-3-6。
其寻址范围为0~7FFh。
2.16位数据地址本系统数据指针由地址锁存器AR直接提供，当LDAR=1时，在DRCK下降沿把数据总线打入AR。
其寻址范围为0~FFFFh，可达64KB。
三、实验内容表2.3.7PC程序计数器目标编码目标部件定义按钮功能说明E/M IP DRCK DRCK下降沿打图2-3-7所示的PC框由3片161构成按字方式寻址的11位PC计数器，计数器的输入端与总线相连构成置数通路，计数器的输出端途经三态门缓冲分离为两条通路，其一与总线相连构成可读通路，其二与地址寄存器（数据）集合组成主存EM地址总线。
它的清零端由中央外理器单元直控，上电时PC计数器自动淸零，实验中按复位钮亦可实现计数器的手动淸零。
手控状态，本实验由表2.6.1定义的目的编码控制PC计数器的预置与加1操作，并以准双向I/O部件的S10~S0为计数器预置源。
当IP=1时按单拍按钮，遇E/M=1在脉冲下降沿把S10~S0的内容装入PC计数器；遇E/M=0在脉冲下降沿PC计数器加1。
《计算机组成原理》实验3存储器试验
实验三存储器实验
实验目的：
了解静态随机存取存储器的工作原理；掌握读写存储器的方法。
实验内容：
连接线路，并完成对存储器不同单元的读写操作。
实验原理：
其中M_nRD和M_nWR由CBUS区的nM_RD和nM_WR提供，而nM_RD和nM_WR 的控制逻辑如下图所示：
有效
有效
实验步骤：
连接线表
1、打开实验仪电源，按CON单元的nRST按键，复位
2、给存储器的01H、02H地址单元写入数据11H、22H。
存储器写入的过程图为：
3、从存储器的01H、02H地址单元读出数据，观察上述各单元中的内容是否与前面写入的一致。
存储器读出的过程图为：
请将从存储器的01H地址单元读出数据过程中的信号写在实验报告上。
注意：
无论对存储器进行读还是写，都要先提供地址信号。
计组实验报告3
第二章TH—union+教学计算机实验内容2.4 实验机操作系统（监控程序）实验一、实验目的1.学习TH—union+教学实验计算机的联机工作方式2.学习TH—union+教学实验计算机监控命令的使用方法3.学习TH—union+教学实验计算机简单的汇编程序设计方法二、实验要求1.实验之前认真预习，熟悉TH—union+教学实验计算机的监控命令，熟悉实验机的指令系统。
2.实验过程中，小心操作，认真记录。
特别在串行通信连线时，必须断电操作。
分析可能遇到的各种现象，判断结果是否正确。
3.实验之后，认真写出实验报告，包括对遇到的各种现象的分析，实验步骤和实验结构，自己在这次实验的心得体会与收获。
三、实验步骤1.准备PC机和TH—union+实验机，确定电源处于断开状态，用9芯插头串行通信线连接TH—union+实验机和PC机。
2.连通两台机器电源。
3.设置TH—union+实验机工作方式：将6个拨动开关置于正确位置，实现“分立电路CPU的16位机联机工作、使用微程序控制器并从内存读指令”的状态。
4.在PC机上启动操作终端软件PCEC16.EXE。
5.练习TH—union+实验机各种监控命令的使用，掌握其功能。
6.编写汇编程序段、实现任务要求的功能。
四、实验例题【例】1.计算1+2+3+……+10的和，将结果保存在通用寄存器R2中。
要求：1)用“A”命令输入汇编源程序2)用“P”命令单步执行、并行观察相应寄存器内容的变化3)用“G”命令执行程序后，用“R”命令查看R2的内容4)用“U”命令查看原程序清单【例】2.设计程序，将以下内存单元的内容相加并将结果送R8寄存器以及21A5H所指向的存储单元中。
【例】3.设计一个程序，从键盘上接收一个字符并在屏幕上输出显示该字符。
【例】4.设计一个程序，用次数控制在终端屏幕上输出‘0’到‘9’十个字符。
思考：输出‘A’到‘Z’26个字符【例】5.从键盘上连续打入多个‘0’到‘9’的数字符并在屏幕上显示，遇到非数字字符结束输入过程。
计算机组成原理实验报告
计算机组成原理实验报告一、实验目的本次计算机组成原理实验的主要目的是深入理解计算机的内部结构和工作原理，通过实际操作和观察，巩固和拓展课堂上学到的理论知识，培养实践动手能力和解决问题的能力。
二、实验设备本次实验所使用的设备包括计算机主机、逻辑分析仪、示波器、面包板、各种芯片（如 74LS 系列、8255 芯片等）、导线若干。
三、实验内容1、算术逻辑运算单元（ALU）实验通过使用芯片搭建一个简单的算术逻辑运算单元，实现加法、减法、与、或等基本运算，并观察运算结果。
2、存储单元实验构建一个存储单元，了解存储器的读写操作和存储原理，包括随机存储器（RAM）和只读存储器（ROM）。
3、控制器实验设计一个简单的控制器，实现指令的译码和执行，理解计算机如何按照指令序列进行工作。
4、总线结构实验研究计算机内部的总线结构，包括数据总线、地址总线和控制总线，了解它们在信息传输中的作用。
四、实验原理1、算术逻辑运算单元算术逻辑运算单元是计算机中进行算术和逻辑运算的核心部件。
它通常由加法器、减法器、逻辑门等组成。
通过对输入的操作数进行相应的运算操作，产生输出结果。
2、存储单元存储器用于存储程序和数据。
随机存储器（RAM）可以随时读写，但其数据在断电后会丢失；只读存储器（ROM）中的数据在制造时就已确定，只能读取不能修改，且断电后数据不会丢失。
3、控制器控制器是计算机的指挥中心，负责从存储器中取出指令，对指令进行译码，并产生控制信号，控制各个部件的操作。
4、总线结构总线是计算机内部各个部件之间传输信息的公共通道。
数据总线用于传输数据，地址总线用于传输地址信息，控制总线用于传输控制信号。
五、实验步骤（1）按照实验电路图，在面包板上正确连接 74LS 系列芯片，如74LS181 等，构建加法器和逻辑运算电路。
（2）通过改变输入信号的值，使用逻辑分析仪观察输出结果，验证运算的正确性。
2、存储单元实验（1）使用芯片搭建随机存储器（RAM）和只读存储器（ROM）电路。
哈工大计算机组成技术实验三
实验三
分支及循环结构程序设计
实验目的:
⒈掌握汇编语言分支结构和循环结构的设计方法
⒉掌握分支与循环的控制方法，特别注意循环程序中初值的设置和循环次数控制
3.进一步理解目的地址与转移指令所在地址的相对距离
实验说明和注意事项
1 编制分支程序，必须掌握如何使用PSW 中的有关位
2 掌握分支与循环的控制方法, 在循环中,初值的设置、循环次数控制对程序的影响。
3 注意比较指令是分有符号和无符号
C
B A 内容（H ）
偏移地址（H ）内容（H ）
偏移地址（H ）结果(程序运行后)
初值(程序运行前)
变量
各变量偏移地址
各变量偏移地址内容
各变量偏移地址不变
内容重新排序
用Ｕ命令查找
用Ｄ命令查找
报告P9页表格填写内容及查找方法
验收说明
1、报告中DS:0008在内存的位置
“—”后面
下次实验预习：子程序设计必做：实验2
实验1和实验3任选其一
实验程序提前编写，复制在U盘上在实验课上进行调试。
计组第三次实验报告总结
天上有一架飞机。水里有许多小鱼。01
02
7C
我帮老师收作业。我为大家扫地。7D
5、相对应的内容连线或填空本册要求学生积累掌握的词语主要有下面这些类型：A=55H
1、组词。（形近字和同音字）RRA
02
（3）、（）渐渐（）。D0
把A中数逻辑右移
（21）取人之（长），补己之（短）。FFFCB7
汇编指令
程序地址
机器码
指令说明
微程序
PC
uPC
运行时寄存器或存储器的值
MOV A,#55H
他一边说一边笑。00
01
r s t u v w x y z7C 55
地（土地）（大地）（田地）（种地）（天地）把立即数55H放入A中
（19）燕子低飞、（小鱼）游出（水面）、（蚂蚁）搬家表示要（下雨）了。C7FFF7
CBFFFF
03
D0
D1
A 2AH
RLC A
03
DC
把A中数逻辑左移
FFFED7
CBFFFF
04
DC
DD
A 54H
CPL A
04
E4
把A中数取反
FFFE96
CBFFFF
05
E4
E5
A 0ABH
实验4转移实验
1在COP2000软件中的源程序窗口输入下列程序：
MOV A,#01
LOOP：
SUB A，#01
微程序
PC
uPC
运行时寄存器或存储器的值
MOV A,#01
00
01
7C 01
把立即数01给A
C7FFF7
CBFFFF
01
02
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
班级姓名学号成绩
微程序控制器
一、实验目的
(1) 掌握微程序控制器的组成原理。
(2) 掌握微程序的编制、写入，观察微程序的运行过程。
二、实验原理和步骤
原理：
微程序控制器的基本任务是完成当前指令的翻译和执行，即将当前指令的功能转换成可以控制的
硬件逻辑部件工作的微命令序列，完成数据传送和各种处理操作。
它的执行方法就是将控制各部
件动作的微命令的集合进行编码，即将微命令的集合仿照机器指令一样，用数字代码的形式表示，这种表示称为微指令。
这样就可以用一个微指令序列表示一条机器指令，这种微指令序列称为微
程序。
微程序存储在一种专用的存储器中，称为控制存储器,微程序控制器原理
控制器是严格按照系统时序来工作的，因而时序控制对于控制器的设计是非常重要的，从前面
的实验可以很清楚地了解时序电路的工作原理，本实验所用的时序由时序单元来提供，分为四拍TS1、TS2、TS3、TS4，时序单元的介绍见附录2。
微程序控制器的组成见图3-2-2，其中控制存储
器采用 3 片2816 的E2PROM，具有掉电保护功能，微命令寄存器18位，用两片8D触发器（273）和一片4D（175）触发器组成。
微地址寄存器6位，用三片正沿触发的双D触发器（74）组成，
它们带有清“0”端和预置端。
在不判别测试的情况下，T2 时刻打入微地址寄存器的内容即为下
一条微指令地址。
当T4 时刻进行测试判别时，转移逻辑满足条件后输出的负脉冲通过强置端将
某一触发器置为“1”状态，完成地址修改。
存储器（包括存储器和控制存储器）的三种操作：编程、校验、运行。
考虑到对于存储器（包
步骤：
1. 按图3-2-10所示连接实验线路，仔细查线无误后接通电源。
如果有‘滴’报警声，说明总线有竞争现象，应关闭电源，检查接线，直到错误排除。
1) 手动读写(1) 手动对微控器进行编程（写）①将时序与操作台单元的开关KK1置为‘停止’档，KK3置为‘编程’档，KK4置为‘控存’档，KK5置为‘置数’档。
②使用CON单元的SD05——SD00给出微地址，IN单元给出低8位应写入的数据，连续两次按动时序与操作台的开关ST，将IN单元的数据写到该单元的低8位。
③将时序与操作台单元的开关KK5置为‘加1’档。
④IN单元给出中8位应写入的数据，连续两次按动时序与操作台的开关ST，将IN单元的数据写到该单元的中8位。
IN单元给出高8位应写入的数据，连续两次按动时序与操作台的开关ST，将IN单元的数据写到该单元的高8位。
⑤重复①、②、③、④四步，将表3-2-2的微代码写入2816芯片中。
(2) 手动对微控器进行校验（读）①将时序与操作台单元的开关KK1置为‘停止’档，KK3置为‘校验’档，KK4置为‘控存’档，KK5置为‘置数’档。
②使用CON单元的SD05——SD00给出微地址，连续两次按动时序与操作台的开关ST，MC单元的指数据指示灯M7——M0显示该单元的低8位。
③将时序与操作台单元的开关KK5置为‘加1’档。
④连续两次按动时序与操作台的开关ST，MC单元的指数据指示灯M15——M8显示该单元的中8位，MC单元的指数据指示灯M23——M16显示该单元的高8位。
⑤重复①、②、③、④四步，完成对微代码的校验。
如果校验出微代码写入错误，重新写入、校验，直至确认微指令的输入无误为止。
运行
1) 本机运行①将时序与操作台单元的开关KK1、KK3置为‘运行’档，按动CON单元的CLR按钮，将微地址寄存器（MAR）清零，同时也将指令寄存器（IR）、ALU 单元的暂存器 A 和暂存器 B 清零。
②将时序与操作台单元的开关KK2置为‘单拍’档，然后按动ST按钮，体会系统在T1、T2、T3、T4 节拍中各做的工作。
T2 节拍微控器将后续微地址打入微地址寄存器，当前微指令打入微指令寄存器，并产生执行部件相应的控制信号；T3、T4节拍根据T2节拍产生的控制信号做出相应的执行动作，如果测试位有效，还要根据机器指令及当前微地址寄存器中的内容进行译码，使微程序转入相应的微地址入口，实现微程序的分支。
③按动CON单元的CLR按钮，清微地址寄存器（MAR）等，并将时序与单元的开关KK2 置为‘单步’档。
④置IN单元数据为00100011，按动ST按钮，当MC单元后续微地址显示为000001时，在CON单元的SD27…SD20模拟给出IN 指令00100000并继续单步执行，当MC单元后续微地址显示为000001 时，说明当前指令已执行完；在CON 单元的SD27…SD20 给出ADD 指令00000000，该指令将会在下个T3被打入指令寄存器（IR），它将R0中的数据和其自身相加后送R0；接下来在CON 单元的SD27…SD20 给出OUT 指令00110000 并继续单步执行，在MC 单元后续微地址显示为000001时，观查OUT单元的显示值是否为01000110。
三、实验内容及数据记录
四、实验结论及体会
实验是知识和动手的结合，此次的微程序控制器的实验，我们通过实际操作基本掌握微程序控制器的功能、组成知识。
以及程序的编制、写入、观察微程序的运行等功能。