脉冲分频信号产生器

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

沈阳航空航天大学

课程设计

(说明书)

脉冲分频信号产生器设计

班级24020103

学号2012040201131

学生姓名郁健

指导教师关庆阳

沈阳航空航天大学

课程设计任务书

课程名称电子技术综合课程设计____ 课程设计题目脉冲分频信号产生器

课程设计的内容及要求:

一、设计说明与技术指标

设计一个脉冲分频信号产生器,技术指标如下:

①能够输出1KHz脉冲信号;

②能够输出10KHz脉冲信号;

③能够输出100Hz脉冲信号;

二、设计要求

1.在选择器件时,应考虑成本。

2.根据技术指标,通过分析计算确定电路和元器件参数。

3.画出电路原理图(元器件标准化,电路图规范化)。

三、实验要求

1.根据技术指标制定实验方案;验证所设计的电路,用软件仿真。

2.进行实验数据处理和分析。

四、推荐参考资料

1. 童诗白,华成英主编.模拟电子技术基础.[M]北京:高等教育出版社,2006年

五、按照要求撰写课程设计报告

成绩评定表:

指导教师签字:

2015 年01 月14日

一、概述

该脉冲分频信号产生器可以实现10KHZ、1KHZ、100HZ三路频率输出,电路结构相对简单,输出频率相对稳定,且能够有效的实现频率间的转变,具有节能,经济,功能具备的特点。

二、方案论证

设计一个脉冲分频信号产生器,技术指标如下:

①能够输出1KHz脉冲信号;

②能够输出10KHz脉冲信号;

③能够输出100Hz脉冲信号;

方案一:

方案一原理框图如图1所示。

图1 方案一脉冲分频电路的原理框图

方案二:

方案二原理框图如图2所示。

图2 方案二脉冲分频电路的原理框图

本设计采用的是方案一,555构成的多谐振荡器电路较容易实现10KHZ的脉冲,由10KHZ的脉冲依次降频分别得到1KHZ和100HZ的脉冲比较容易实现,电路不复杂且性价比较高。

三、电路设计

1.由555定时器组成的多谐振荡电路

原理图和输出波形图如图3和图4所示

图3 由555定时器组成的多谐振荡器图4 输出波形

(1)工作原理

多谐振荡器由555定时器组成,将555定时器的V1和V2(2脚和6脚)连在一起接成施密特触发器,然后再将V0经RC积分电路接回输入端便构成了多谐振荡器。当接通电源以后,因为电容上的初始电压为零,所以输出为高电平,并开始经电阻R向电容C充电。当充到输入电压为V1=VT-时,输出跳变为低电平,电容C又经电阻R开始放电。当放电至V1=VT-时,输出电位又跳变成高电平,电容C重新开始充电,周而复始,电路便不停的振荡。V0和V1的电压波形如图4所示。

(2)周期、频率计算

由V1的波形可以求得电容C的充电时间T1和放电时间T2。

T1=(R1+R2)*C*ln2

T2=R2*C*ln2

故电路的振荡周期为:T=(R1+2R2)*C*ln2

故振荡频率为f=1/T=1/(R1+2R2)*C*ln2

通过改变电阻R和电容C的参数即可改变振荡频率。根据设计要求,由555组成的多谐振荡器输出的频率为10KHZ。

经过计算可取:

R1=5KHZ

R2=5KHZ

C1=10nF

2.十分频电路

十分频电路由十进制计数器74LS160构成,74LS160芯片如图5所示其功能表如表一所示。

CLK RD' LD' EP ET 工作状态

* 0 * * * 置零

1 0 * * 预置数

* 1 1 0 1 保持

* 1 1 * 0 保持C=0

1 1 1 1 计数

图5 计数器芯片表一 74LS160计数器功能表

工作原理:

十进制计数器74LS160,ABCD引脚分别是计数器的输入端,ENP和ENT是工作状态控制端,正常工作时应接高电位,LOAD是置数端,CLR是异步置零端,CLK是脉冲输入端,RCO是进位输出端,QAQBQCQD是计数输出端。使计数器从零开始计数,ABCD 接地,脉冲输入端CLK接10KHZ脉冲信号,根据功能表RD’、LD’、ET和EP端接高电平,使电路正常计数。在电路正常工作的情况下,输入端的脉冲每来一次,计数器就开始记一次数,当计数器记到1001时,此时计时器已经经历了10个脉冲,记下了

十个数,由于是十进制计数器,当第十个脉冲到来时计数器从0000进到1001时,进位输出端输出高电平进位信号,当第十一个脉冲到来时,计数器回到0000状态开始新一轮的计数,此时进位输出端从高电平越变到低电平,形成一个脉冲,周而复始,每经过十个CLK脉冲信号,进位输出端就会产生一个脉冲,把进位输出端作为信号产生器的输出端,就会产生与CLK脉冲信号差十倍的脉冲信号,从而实现了分频。由555定时器产生的10KHZ脉冲信号一次经过分频电路就会分别得到1KHZ和100HZ的脉冲信号。分频电路如图6所示。

图6 十分频电路

四、性能测试

1.由555定时器组成的多谐振荡器的测试。

输出波形如图7所示

图7 由555定时器组成的多谐振荡器的输出波形

R1值(kΩ)R2值(kΩ)C(nF)周期(us) 频率(KHZ)

5 5 10 100.379 9.962

2.十分频降频电路的测试

由10KHZ脉冲信号经十分频电路分频到1KHZ的输出波形和频率计显示结果如图8图9所示。

图8 十分频电路输出波形

图9 频率计显示结果

相关文档
最新文档