封装术语
半导体dfn封装的中文术语
半导体dfn封装的中文术语半导体dfn封装是电子行业中的一种封装技术，它被广泛应用于集成电路的制造过程中。
该封装技术能够有效地保护电子器件，提高其稳定性和可靠性。
下面我将从不同角度对半导体dfn封装进行描述。
一、半导体dfn封装的定义和特点半导体dfn封装是一种采用无引脚底部焊盘和封装材料对芯片进行封装的技术。
与传统的封装技术相比，dfn封装具有以下特点：1. 封装尺寸小：dfn封装可以实现芯片的高集成，尺寸更小，适用于电子设备的微型化和轻量化。
2. 低功耗：dfn封装的无引脚底部焊盘设计减少了电阻和电感，降低了功耗，提高了芯片的性能。
3. 优良的散热性能：dfn封装采用底部焊盘散热设计，能够更好地散热，提高芯片的工作稳定性。
4. 高可靠性：dfn封装采用无引脚设计，减少了焊接点，降低了故障率，提高了芯片的可靠性。
二、半导体dfn封装的应用领域半导体dfn封装广泛应用于电子设备的制造和通信领域。
具体包括：1. 手机和平板电脑：dfn封装的小尺寸和低功耗特性非常适合手机和平板电脑等移动设备的需求。
2. 无线通信设备：dfn封装的高可靠性和优良散热性能使其成为无线通信设备中关键部件的首选。
3. 汽车电子：dfn封装能够满足汽车电子产品对小尺寸、高可靠性和低功耗的要求。
4. 工业控制设备：dfn封装具有抗震、抗干扰等特点，适用于工业控制设备等恶劣环境下的应用。
三、半导体dfn封装的未来发展趋势随着电子技术的不断进步，半导体dfn封装也在不断发展。
未来，dfn封装有望实现以下发展趋势：1. 封装尺寸进一步缩小：随着芯片尺寸的减小和集成度的提高，dfn封装尺寸将进一步缩小，实现更高的集成性。
2. 更高的功耗效率：随着材料和工艺的进步，dfn封装将实现更低的功耗和更高的电子器件性能。
3. 更好的散热设计：随着散热技术的不断发展，dfn封装将实现更好的散热效果，提高芯片的工作稳定性。
4. 更广泛的应用领域：随着电子设备的普及和需求的增加，dfn封装将在更多领域得到应用，如物联网、人工智能等。
基板封装标准术语
高倍显微镜 High magnitude 晶圆
microscope
晶圆储存
Wafer storage
晶圆贴膜
Wafer taping 磨片贴膜机 Wafer taping 磨片膜
M/C
晶舟盒
磨片
Wafer
back 磨片机
Grinder
磨片磨轮
grinding
晶圆测厚仪 Thickness
micrometer
PWB
中文
进料检验
晶圆贴膜 磨片
晶圆揭膜 磨片照紫外线 晶圆厚度测量
划片贴片 划片
晶圆清洗 划片照紫外线 划片后目检
划片关卡
锡膏印刷 组装贴片 贴片回流 贴片清洗 贴片外观检 组装贴片关卡 贴片返工 基板烘烤
装片 装片胶烘烤 球焊等离子清洗
Wire Bonding Post Bonding Inspection PBI QC Gate
W/B PBI
PBG
P/M M/D L/M I/M PIC PMC W/J WJC P/M S/P SGB S/U OST F/T FTG V/M
VMG
P/K OQC S/P
5.2 基板封装各类技术、封装名称 technology、package name
球焊 球焊后外观检
球焊关卡
包封等离子清洗 包封
Related process name、equipment、instrument 、material
制 程 名 词 Process terms 设备/仪器名词 Equipment
材料名词
&instrument
terms
中文
IN ENGLISH 中 文
IN ENGLISH 中 文
ic封装术语
ic封装术语IC封装术语IC（集成电路）封装是将芯片封装成实际可应用的器件的过程。
在IC封装过程中，使用了许多术语来描述不同的封装类型、尺寸和特性。
本文将介绍一些常见的IC封装术语，以帮助读者更好地理解和选择合适的封装。
1. DIP封装（Dual In-line Package）DIP封装是最早也是最常见的IC封装类型之一。
它采用两排引脚，引脚以直线排列，适用于手工插入和焊接。
DIP封装通常用于较大的芯片，如微控制器和存储器芯片。
2. SOP封装（Small Outline Package）SOP封装是一种比DIP封装更小型的封装类型。
它采用表面贴装技术，引脚以直线或弯曲排列。
SOP封装适用于对空间要求较高的应用，如移动设备和计算机外围设备。
3. QFP封装（Quad Flat Package）QFP封装是一种较大的表面贴装封装类型。
它采用四个方向平均分布的引脚，具有较高的引脚密度和良好的散热性能。
QFP封装适用于需要处理大量信号的芯片，如通信芯片和图形处理器。
4. BGA封装（Ball Grid Array）BGA封装是一种先进的表面贴装封装类型。
它采用小球形引脚，以网格状排列在芯片底部。
BGA封装具有更高的引脚密度和更好的散热性能，适用于高性能处理器和FPGA芯片。
5. LGA封装（Land Grid Array）LGA封装是一种类似于BGA封装的表面贴装封装类型。
它采用金属焊盘而不是小球形引脚，以更好地支持高频率和高速信号传输。
LGA封装适用于需要较高信号完整性的应用，如服务器和网络设备。
6. CSP封装（Chip Scale Package）CSP封装是一种尺寸更小的封装类型，接近芯片的尺寸。
它采用直接焊接或粘贴技术将芯片封装成器件。
CSP封装适用于对尺寸和重量要求极高的应用，如智能卡和便携式设备。
7. QFN封装（Quad Flat No-leads）QFN封装是一种无引脚的封装类型，引脚隐藏在芯片的底部。
BGA、TAB、零件、封装及Bonding制程术语解析
BGA、TAB、零件、封装及Bonding制程术语解析1. BGA （Ball Grid Array）BGA是一种封装技术，其芯片引脚以球形焊盘的形式存在于封装底部，通过这些焊盘进行焊接连接。
BGA本质上是一种高密度的封装方式，适用于高速计算机芯片等高性能应用场合。
BGA封装具有相当优秀的热、电性能，能够快速散热，并可实现高精度的排线布局，大大提升了集成度和处理效率。
2. TAB （Tape Automated Bonding）TAB作为另一种常见的封装技术，通过将IC芯片与PCB电路板上的锡基底通过一根胶带连接起来，实现封装连接。
TAB制程通过高精度的生产和测试设备及工艺，实现了芯片和PCB连接的高可靠性，适用于细小的晶片等高集成度的应用场合。
在电子产品封装中，TAB已经成为了一种必备基本封装技术。
3. 零件电子产品的零件一般分为两大类：主要零件和辅助零件。
主要零件包括CPU芯片、内存芯片、芯片组、显示器、硬盘等，是电子产品实现其功能和性能要求不可或缺的核心部件。
而辅助零件包括一些可能看似不太重要的小部件，如电源开关、LED指示灯等。
4. 封装封装是指将电子元器件或器件组进行物理封装以防外部环境对其造成影响的技术。
封装可以将这些器件或元器件放置在一起，除了防止外部影响，还可以简化电路布局和连接，尽可能地减小产品体积和重量。
电子产品中的各种元器件一般都会通过封装的方式呈现出来，例如各种芯片、电阻、电容、线圈等等。
5. BondingBonding是指通过用一种特殊方法将两种不同的材料或组件连接在一起的方法。
bonding也可以叫做粘合、连接等等，是电子产品制造和维修中常见的一种工艺。
Bonding主要有两种方法，一种是焊接，即通过高温使两种需连接的物体产生化学反应，形成一种连接方式；另一种是点胶，即通过将胶水涂在两种需连接的物体上并用力使其贴合。
这两种Bonding方法既可以同时使用，也可以单独使用，根据具体情况来选择。
半导体封装术语
半导体封装术语
1. “封装基板”，你知道手机、电脑这些电子设备里都有它的身影吗？就好比是房子的地基一样重要！
2. “引线键合”，这就像是给半导体元件搭起的特殊桥梁，让它们能更好地沟通协作呢！
3. “倒装芯片”，哎呀，这可真是个厉害的家伙，把芯片倒过来安装，效果却出奇地好，神奇吧！
4. “塑封料”，它就像是半导体的保护衣，把它们好好地包裹起来，给予贴心保护呀！
5. “芯片贴装”，这就像是给芯片找个安稳的家，让它能安心地工作哟！
6. “金线”，这细细的金线可不容小觑，它可是半导体里的重要连接线呢，就像我们的神经一样！
7. “封装工艺”，这可是个复杂又精细的过程，就如同雕琢一件艺术品一样呢！
8. “散热片”，它可是半导体的“清凉小助手”，帮助它们散去多余的热量呀！
9. “封装测试”，这就像是给半导体做一次全面的体检，确保它们健康着呢！
10. “管脚”，这些小小的管脚就像是半导体的触角，用来和外界交流沟通呀！
我的观点结论就是：半导体封装术语真的很神奇，每个术语都有着独特的作用和意义，它们共同推动着半导体行业的发展。
led封装方式 英文术语
led封装方式英文术语LED是一种高科技产品，其应用范围广泛，几乎无所不在。
在一些特殊的场合中，LED可以作为发射源被广泛使用。
但是，大多数人只知道LED可以发出光来，却不清楚LED的封装方式。
本文将会分步骤地让大家了解LED封装方式的英文术语。
1. Chip-On-Board (COB)COB是LED最常见的封装方式。
COB指的是将LED芯片直接固定在PCB板上，因此COB的集成度更高，可以将LED芯片集成在一起，从而使LED发出的光线更加均匀。
COB封装方式广泛应用于高功率LED 灯、指示灯、车灯以及车内灯等领域。
2. Surface Mount Device (SMD)SMD是一种基于表面贴装技术的LED封装方式。
与COB不同，SMD 使用更为先进的贴片技术，将LED芯片粘贴在PCB板上。
SMD封装方式的主要好处是尺寸小，可以在需要更小的空间内使用LED，可用于LED 显示屏、背光源、路灯、广告牌等应用领域。
3. Dual In-line Package (DIP)与SMD和COB不同，DIP是一种早期的LED封装方式，也是较少使用的封装方式。
DIP的封装方式采用双排引脚连接器将LED芯片焊接到PCB板上。
DIP封装方式的好处在于它的固定性更好，可避免LED在使用中发生掉落。
DIP封装方式通常应用于电动工具、家用电器、DVD 机、电子玩具等领域。
4. High Power LED Package (HPL)高功率LED封装方式（HPL）是一种最新的LED封装方式，旨在消除COB和SMD封装方式之间的差距。
HPL采用基于芯片定位点的准确焊接技术，将多颗LED芯片粘贴在同一PCB板上。
高功率LED封装方式广泛应用于道路照明和室内照明，它具有灰度、色温可调性和可模块化等优点。
总之，了解LED封装方式的英文术语非常重要，因为不同的封装方式具有不同的性能。
在选择LED产品时需要知道哪种封装方式最适合你所需的应用场景。
bga 结构术语
BGA结构术语BGA (Ball Grid Array) 是一种用于集成电路封装的技术，它将集成电路放置在一个小型的封装中，并通过球形的焊球阵列将其与印刷电路板(PCB) 连接。
以下是关于BGA 结构术语的详细介绍：1. 封装体：BGA 封装的主体，通常由塑料或陶瓷制成。
它保护内部的集成电路，并提供一个可靠的接口与外部电路连接。
2. 集成电路：被封装在BGA 内部的微型电路，可以是数字电路、模拟电路、微处理器、存储器等。
3. 焊球：BGA 封装中用于连接集成电路和PCB 的金属球。
焊球由锡、银、金等金属材料制成。
4. 阵列：焊球在BGA 封装底面上的排列方式。
常见的阵列类型有矩形阵列、三角形阵列和六边形阵列等。
5. 焊球节距：相邻两个焊球之间的距离。
焊球节距的大小决定了BGA 的I/O 密度。
6. 焊球直径：单个焊球的直径。
通常，焊球的直径越小，BGA 的I/O 密度越高，但制造难度也越大。
7. 垫：BGA 封装底面上的圆形结构，用于承载焊球并实现与PCB 的连接。
垫可以是裸露的金属垫或填充有导热材料的垫。
8. 凸点：BGA 封装中焊球的顶部结构，通常呈半圆形或蘑菇形。
凸点的形状和大小对焊接质量有很大影响。
9. 共面性：BGA 封装中所有焊球顶部的平面度。
共面性是评估BGA 封装质量的重要指标之一，它影响焊接可靠性和信号传输质量。
10. PCB：印刷电路板，BGA 封装与之连接的基板。
PCB 上有与BGA 焊球相对应的焊接区域和布线，用于实现电路的连接。
11. PCB 焊盘：PCB 上用于与BGA 焊球焊接的金属化区域。
焊盘的设计对焊接质量和可靠性有很大影响。
12. PCB 布线：PCB 上用于连接各个元件和导通孔的金属线路。
布线的设计对信号传输质量和电磁兼容性有很大影响。
13. 热设计：为了确保BGA 封装的可靠运行，需要进行有效的热设计。
这包括选择适当的导热材料、设计合理的散热路径和散热结构等。
基板封装标准术语
洗
plasma cleaning 洗机
Plasma Cleaner
装 片 胶 进 料 检 Die
bonding
银胶
Silver epoxy
验
epoxy IQC
不导胶
Non-conductive
epoxy
异 方 性 导 电 胶 Anisotropic
(膜)
conductive
paste(film)
装片
球型栅状陈列封装 简称“BGA”封装
Land grid array package
矩型栅状陈列封装 简称“LGA”
Module
模块
简称“MOD”
System in package
系统级封装
简称“SiP”
Chip scale package
芯片级封装
简称“CSP”
Chip on board
板上芯片封装
放大镜 切割机
片环
Barcode Reader 条形码
Dicing
saw 硬刀
M/C
去离子水
UV M/C Micrometer 基板 Magnifier Diamond cutter
Material terms
IN ENGLISH Wafer
Grinding tape Wafer carrier Grinding wheel
显微镜
Microscope
排片机
Substrate
exchanger
基板上载板 Substrate on boat 载板
MV-boat
基板烘烤
Substrate baking 基板烘烤烘箱 Substrate
Baking Oven
packing专业术语
packing专业术语Packing专业术语Packing是指各种物品的包装、封装、装运等一系列操作的总称。
作为一种专业术语，packing涵盖了众多的专业术语，下面将介绍其中的一些。
一、包装材料1.包材（Packaging Material）包材指用于包装物品的材料，包括纸箱、塑料袋、泡沫材料、气泡袋、缠绕膜等。
2.原材料（Raw Materials）原材料指包装材料的原始材料，用于制造纸箱、塑料袋、泡沫材料等。
3.包材规格（Packaging Material Specifications）包材规格指包装材料的尺寸、厚度、重量等相关参数。
4.包装成本（Packaging Cost）包装成本是指包装材料、包装费用、人工费用等相关费用的总和。
二、包装结构1.内包装（Inner Packaging）内包装指用于保护产品本身的包装，例如气泡袋、泡沫材料等。
2.外包装（Outer Packaging）外包装是指外部包装，主要保护内包装及其保护的产品，例如纸箱、木箱等。
3.平面纸箱（Flat Paper Boxes）平面纸箱包括单壁纸箱和双壁纸箱，适用于轻质产品和中度负载。
4.瓦楞纸板箱（Corrugated Carton）瓦楞纸板箱是一种可折叠的纸箱，适用于重负载和大型物品的运输。
5.缠绕膜（Stretch Wrap）缠绕膜是一种聚乙烯薄膜，适用于固定或捆包物品，可以保护产品并避免损坏。
三、包装方式1.盘绕包装（Pallet Wrapping）盘绕包装指在木质或塑料货盘上使用缠绕膜，将货物固定在货盘上，以确保货物在运输过程中的安全性。
2.散件包装（Loose Loading）散件包装是指将单个物品按照需要堆放在车辆上，适用于货物数量少和体积小的情况。
3.散装包装（Bulk Loading）散装包装是指将散装物品存储在集装箱或货车上，适用于货物体积大且数量多的情况。
四、包装技术1.真空包装（Vacuum Packaging）真空包装是指通过抽空包装袋，将空气从袋子中排出，以延长产品的保质期并防止氧化。
IC封装术语整理完整版(共70种封装)
6、Cerquad
表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗
口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1.5～
条件下可容许2.5W～2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产。
33、MSP(mini square package)
QFI 的别称(见QFI)，在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。
34、OPMAC(over molded pad array carrier)
模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见
BGA)。
35、P－(plastic)
表示塑料封装的记号。如PDIP 表示塑料DIP。
36、PAC(pad array carrier)
凸点陈列载体，BGA 的别称(见BGA)。
37、PCLP(printed circuit board leadless package)
盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片
焊技术。
9、DFP(dual flat package)
双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。
10、DIC(dual in-line ceramic package)
结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。
27、LQFP(low profile quad flat package)
(整理)IC封装术语中英文对照.
IC封装术语（中英文对照）1、SOW (Small Outline Package(Wide-Jype))宽体SOP。
部分半导体厂家采用的名称。
2、SOF(small Out-Line package)小外形封装。
表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L 字形)。
材料有塑料和陶瓷两种。
另外也叫SOL 和DFP。
SOP 除了用于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。
在输入输出端子不超过10～40 的领域，SOP 是普及最广的表面贴装封装。
引脚中心距1.27mm，引脚数从8～44。
另外，引脚中心距小于1.27mm 的SOP 也称为SSOP；装配高度不到1.27mm 的SOP 也称为TSOP(见SSOP、TSOP)。
还有一种带有散热片的SOP。
3、SONF(Small Out-Line Non-Fin)无散热片的SOP。
与通常的SOP 相同。
为了在功率IC 封装中表示无散热片的区别，有意增添了NF(non-fin)标记。
部分半导体厂家采用的名称(见SOP)。
4、SQL(Small Out-Line L-leaded package)按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。
5、SOJ(Small Out-Line J-Leaded Package)J 形引脚小外型封装。
表面贴装型封装之一。
引脚从封装两侧引出向下呈J 字形，故此得名。
通常为塑料制品，多数用于DRAM 和SRAM 等存储器LSI 电路，但绝大部分是DRAM。
用SOJ封装的DRAM 器件很多都装配在SIMM 上。
引脚中心距1.27mm，引脚数从20 至40(见SIMM)。
6、SOIC(small out-line integrated circuit)SOP 的别称(见SOP)。
国外有许多半导体厂家采用此名称。
7、SOI(small out-line I-leaded package)I 形引脚小外型封装。
IC封装术语中英文对照
IC封装术语(中英文对照)1、SOW (Small Outline Package(Wide-Jype))宽体SOP。
部分半导体厂家采用的名称。
2、SOF(small Out-Line package)小外形封装。
表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L字形)。
材料有塑料和陶瓷两种。
另外也叫SOL和DFP。
SOP除了用于存储器LSI外，也广泛用于规模不太大的ASSP等电路。
在输入输出端子不超过10〜40的领域，SOP是普及最广的表面贴装封装。
引脚中心距1.27刖，引脚数从8〜44。
另外，引脚中心距小于1.27mm的SOP也称为SSOP；装配高度不到1.27mm的SOP也称为TSOP (见 SSOP、TSOP)。
还有一种带有散热片的SOP。
3、SONF(Small Out-Line Non-Fin)无散热片的SOP。
与通常的SOP相同。
为了在功率IC封装中表示无散热片的区别，有意增添yNF(non-fin)标记。
部分半导体厂家采用的名称(见SOP)。
4、SQL(Small Out-Line L-leaded package)按照JEDEC(美国联合电子设备工程委员会)标准对SOP所采用的名称(见SOP)。
5、SOJ(Small Out-Line J-Leaded Package)J形引脚小外型封装。
表面贴装型封装之一。
引脚从封装两侧引出向下呈J字形，故此得名。
通常为塑料制品，多数用于DRAM和SRAM等存储器LSI电路，但绝大部分是DRAM。
用SOJ封装的DRAM器件很多都装配在SIMM上。
引脚中心距1.27mm, 引脚数从20至40(见SIMM)。
6、SOIC(small out-line integrated circuit)SOP的别称(见SOP)。
国外有许多半导体厂家采用此名称。
7、SOI(small out-line I-leaded package)I形引脚小外型封装。
表面贴装型封装之一。
半导体封装的常用术语
半导体封装的常用术语1.引言1.1 概述概述部分的内容可以从以下几个方面进行描述：半导体封装是电子器件中至关重要的一个环节，它是将芯片封装到外部环境中，以保护芯片免受机械和环境的损害，并提供与外部系统的连接。
封装是实现芯片与外界互联的关键技术，它起着桥梁的作用，将微小而脆弱的芯片封装成成品，使之能够安全可靠地运行。
半导体封装领域的发展已经取得了令人瞩目的成就。
随着半导体技术的不断进步和市场需求的不断扩大，不同类型的封装技术应运而生。
目前，常见的半导体封装技术包括裸片封装、芯片级封装、模块级封装等。
每种封装技术都有其特点和适应的应用领域。
本文将重点介绍半导体封装中常用的术语。
这些术语涉及到封装材料、封装结构、封装工艺等方面，对于理解和应用半导体封装技术具有重要意义。
通过对这些术语的详细解释和分析，读者能够更好地了解半导体封装的基本原理和技术要点。
在接下来的章节中，我们将逐一介绍这些常用的术语，并对其背后的原理和应用进行深入探讨。
通过阅读本文，读者将能够系统地理解和掌握半导体封装领域的基本概念和技术，为今后的研究和应用提供有力支持。
半导体封装是半导体技术发展的重要环节，对于提高芯片的可靠性、降低成本、提高性能具有重要作用。
因此，深入了解和掌握半导体封装的常用术语是十分必要的。
本文将为读者提供一个系统、全面的半导体封装术语参考，帮助读者更好地理解和应用半导体封装技术，推动半导体封装领域的发展。
接下来的章节将详细介绍各个术语的含义和应用，希望能够对读者有所帮助。
1.2 文章结构文章结构部分应包括以下内容：文章结构部分主要介绍了整篇文章的构成和布局，为读者提供了整体的把握和导航。
在本文中，文章结构分为三个主要部分：引言、正文和结论。
引言部分首先会概述本文的主要内容和研究对象，介绍半导体封装的意义和重要性，引发读者的兴趣。
接下来，文章结构部分会具体介绍三个小节：概述、文章结构和目的。
概述部分会进一步阐述本文对半导体封装的定义和范围，以及封装技术的重要性。
IC封装术语(中英文对照)
IC封装术语(中英文对照)1、SOW (Small Outline Package(Wide-Jype))宽体SOP部分半导体厂家采用的名称。
2、SOF(small Out-Line package)小外形封装。
表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L字形)。
材料有塑料和陶瓷两种。
另外也叫SOL和DFP SOP除了用于存储器LSI夕卜，也广泛用于规模不太大的ASSP等电路。
在输入输出端子不超过10〜40的领域，SOP是普及最广的表面贴装封装。
引脚中心距 1.27mm,引脚数从8〜44。
另外，引脚中心距小于1.27mm的SOP也称为SSOP装配高度不到1.27mm的SOP也称为TSOP见 SSOP TSOP。
还有一种带有散热片的 SOP3、SONF(Small Out-Line Non-Fin)无散热片的SOP与通常的SOP相同。
为了在功率IC封装中表示无散热片的区别，有意增添了 NF(non-fin)标记。
部分半导体厂家采用的名称(见SOP。
4、SQL(Small Out-Line L-leaded package)按照JEDEC美国联合电子设备工程委员会)标准对SOP所采用的名称(见SOP。
5、SOJ(Small Out-Line J-Leaded Package)J形引脚小外型封装。
表面贴装型封装之一。
引脚从封装两侧引出向下呈 J字形，故此得名。
通常为塑料制品，多数用于DRAM和SRAM等存储器LSI电路，但绝大部分是DRAM用 SOJ封装的DRAM器件很多都装配在 SIMM上。
引脚中心距1.27mm，引脚数从20至40(见SIMM。
6、SOIC(small out-line integrated circuit)SOP的别称(见SOP。
国外有许多半导体厂家采用此名称。
7、SOI(small out-line I-leaded package)I形引脚小外型封装。
表面贴装型封装之一。
封装术语
1、BGA(ball grid array)球形触点陈列，表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。
也称为凸点陈列载体(PAC)。
引脚可超过200，是多引脚LSI 用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。
例如，引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。
而且BGA 不用担心QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。
最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。
现在也有一些LSI 厂家正在开发500 引脚的BGA。
BGA 的问题是回流焊后的外观检查。
现在尚不清楚是否有效的外观检查方法。
有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。
2、BQFP(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装。
QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。
美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。
引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。
3、碰焊PGA(butt joint pin grid array)表面贴装型PGA 的别称(见表面贴装型PGA)。
4、C－(ceramic)表示陶瓷封装的记号。
例如，CDIP 表示的是陶瓷DIP。
是在实际中经常使用的记号。
5、Cerdip用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。
半导体集成电路封装术语-最新国标
半导体集成电路封装术语1 范围本文件规定了半导体集成电路封装在生产制造、工程应用和产品交验等方面使用的基本术语。
本文件适用于与半导体集成电路封装相关的生产、科研、教学和贸易等方面的应用。
2 规范性引用文件下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。
其中，注日期的引用文件，仅该日期对应的版本适用于本文件；不注日期的引用文件，其最新版本（包括所有的修改单）适用于本文件。
GB/T 7092 半导体集成电路外形尺寸GB/T 9178 集成电路术语3 通用术语GB/T 9178界定的以及下列术语和定义适用于本文件。
3.1封装 package半导体集成电路的全包封或部分包封体，它提供：——机械保护；——环境保护；——外形尺寸。
封装可以包含或提供引出端，它对集成电路的热性能产生影响。
3.2底座 header封装体中用来安装半导体芯片并已具备了芯片焊接（粘接）、引线键合和引出端等功能的部分，它是封装结构的基体。
3.3底板 base在陶瓷或金属封装中，构成底座的一种片状陶瓷或金属零件。
3.4盖板（管帽） cap在陶瓷封装或金属底座上，采用金属或陶瓷制成片状或帽状结构，封接后对整个封装形成密封的一个零件。
3.5密封环 seal ring装在陶瓷封装表面上的一个金属或陶瓷件，在其上可焊接一个用于密封的盖板。
3.6引线框架 leadframes采用冲制或刻蚀工艺制造，使具有一定几何图形和规定外形尺寸，提供陶瓷封装、塑料封装或陶瓷熔封引出线的一个或一组金属零件。
引线框架各部位名称见图1a）、图1b）和图1c）。
a）陶瓷封装引线框架b）塑料封装引线框架（成型后）c ） 陶瓷熔封封装引线框架图1 引线框架3.7引线 lead安装在封装底板上用于电接触的金属线。
3.8引岀端 terminal封装上电接触的外接点，通常指引出线或端子。
3.9引岀端识别标志 terminal visual index鉴别第一引出端位置的参考特征（例如标记、凹槽、缺口、切角、凹陷或键等）。
BGA、TAB、零件、封装及Bonding制程术语解析.
BGA、TAB、零件、封装及Bonding制程术语解析BGA、TAB、零件、封装及Bonding制程术语解析1、Active parts(Devices) 主动零件指主机板上的组装焊接，是芯片连接以外的另一领域塌焊法。
12、Capacitance 电容当两导体间有电位差存在时，其介质之中会集蓄电能量，些时将会有"电容"出现。
其数学表达方式C＝Q／V，即电容(法拉)＝电量(库伦)／电压(伏特)。
若两导体为平行之平板(面积 A)，而相距 d，且该物质之介质常数(Dielectric Constant)为ε时，则C＝εA／d。
故知当A、d不变时，介质常数愈低，则其间所出现的电容也将愈小。
13、Castallation堡型集成电路器是一种无引脚大型芯片(VLSI)的瓷质封装体，可利用其各垛口中的金属垫与对应板面上的焊垫进行焊接。
此种堡型 IC 较少用于一般性商用 IC互连，才能发挥显像的功能。
目前各类大型IC仍广采QFP封装方式，故须先将 QFP安装在PCB上，然后再用导电胶(如Ag/Pd膏、Ag膏、单向导电胶等) 与玻璃电路板互连结合。
新开故的做法是把结合的外形，很像海鸥展翅的样子，故名"鸥翼脚"。
其外形尺寸目前在 JEDEC 的 MS-012 及 -013 规范下，已经完成标准化。
35、Integrated Circuit(IC) 集成电路器在多层次的同一薄片基材上(硅材)，布置许多微小的电子组件(如电阻、电容、半导体、二极管、晶体管等)，以及各种微小的互连(Interconnection)导体线路等，所集合而成的综合性主动零件，简称为 I.C.。
36、J-Lead J 型接脚是 PLCC(Plastic Leaded Chip Carrier)"塑料晶(芯)片载体"(即 VLSI) 的标准接脚方式，由于这种双面接脚或四面脚接之中大型表面黏装组件，具有相当节省板子的面积及焊后容易清洗的优点，且未焊装前各引脚强度也甚良好不易变形，比另一种鸥翼接脚(Gull Wing Lead)法更容易维持"共面性"(Coplanarity)，已成为高脚数SMD 在封装(Packaging)及组装(Assembly)上的最佳方式。
半导体封装不良术语
半导体封装不良术语半导体封装是指将硅片上的芯片封装在包裹材料中，以保护芯片并提供连接电路的技术。
在半导体封装过程中，可能会出现一些不良现象和术语。
下面是一些常见的半导体封装不良术语：1.基材开裂：在封装过程中，基材（如硅片或基板）会发生开裂现象。
这可能是由于温度变化、机械应力或材料瑕疵等原因引起的。
基材开裂会导致封装失效和电性能下降。
2.焊点开裂：焊点是连接芯片和封装材料的重要部分。
如果焊点出现开裂现象，则会导致芯片与封装材料之间的连接不良，从而影响电性能和可靠性。
3.内应力：封装材料在固化过程中会产生一定的内应力。
如果内应力过大，则可能导致封装材料的开裂、位移或变形，从而影响封装质量和芯片性能。
4.气泡：在封装材料中产生的气泡可能会导致封装结构不密封。
气泡通常由残留的挥发性物质或有机杂质引起，会使封装材料的绝缘性能下降，从而对芯片的电性能和可靠性产生负面影响。
5.异物：在封装过程中，可能会有杂质或异物进入封装材料中。
这些异物可能来自环境、生产设备或操作人员，如灰尘、化学物质残留或金属碎屑等。
异物会导致封装材料的绝缘性能下降，同时还可能引起短路、失效和降低芯片可靠性。
6.未覆盖敏感区域：在封装过程中，有些芯片可能具有敏感区域，需要特殊处理，如保护盖或金属屏蔽层。
如果这些敏感区域未得到适当的保护或覆盖，可能会引起电磁干扰、电气失效或硬件故障。
7.漏胶：封装材料在封装过程中可能会发生漏胶现象，即封装材料未充分填充到封装结构内部，导致封装不完整或存在孔隙。
漏胶会导致封装结构不牢固，可能引起失效、短路或电性能下降。
8.异常电气性能：封装过程中可能会出现异常的电气性能，如电阻值过大、电容值不稳定或电感值异常等。
这些异常可能是由封装材料的质量问题、设备故障或操作错误等原因引起的。
9.封装不良率：封装不良率是指封装过程中出现的不良产品数量与总产量之比。
封装不良率高可能是由于生产设备的问题、操作人员的技术水平不高或材料质量的问题等引起的。
半导体业界常用术语
半导体业界常用术语
1. “晶圆，那可是半导体的根基啊！就好比是大楼的基石，没有它怎么能行呢？你想想，要是没有晶圆，那些芯片从哪儿来呀！”
2. “封装，这就像是给半导体穿上一件保护衣，让它能安全地工作呀！你看，把那些精细的器件包裹起来，多重要啊！”
3. “光刻机，哇哦，这可是半导体制造的关键设备呀！没有它，就像画家没有画笔，怎么能画出美丽的图案呢？”
4. “蚀刻，这简直就是在半导体上进行精细雕琢呀！就跟雕刻大师精心塑造作品一样，厉害吧！”
5. “掺杂，这可是改变半导体性能的重要手段呢！就好像给它注入了特别的力量，让它变得与众不同。
”
6. “外延，这就像是给半导体不断添砖加瓦，让它成长壮大呀，你说神奇不神奇？”
7. “MOS 管，嘿，这可是半导体里的小能手啊！在电路里发挥着大作用，就像一个勤劳的小蜜蜂！”
8. “集成电路，哇，这可是把好多好多的半导体元件集合在一起呀，那威力可大了去了，你能想象吗？”
9. “半导体材料，这可是一切的源头啊！没有好的材料，怎么能做出优秀的半导体呢，对吧？”
10. “PN 结，这可是半导体的重要结构呢！就像是一个神奇的开关，控制着电流的通过，厉害吧！”。
封装常识常用封装术语解释
1、BGA(ball grid array)球形触点陈列，表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配L SI 芯片，然后用模压树脂或灌封方法进行密封。
也称为凸点陈列载体(PAC)。
引脚可超过200，是多引脚LS I 用的一种封装。
封装本体也可做得比QF P(四侧引脚扁平封装)小。
例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm见方；而引脚中心距为0.5mm 的304 引脚QFP为40mm见方。
而且BGA不用担心QFP那样的引脚变形问题。
该封装是美国Motor ola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。
最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。
现在也有一些LSI厂家正在开发500 引脚的BGA。
BGA 的问题是回流焊后的外观检查。
现在尚不清楚是否有效的外观检查方法。
有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
美国Moto rola公司把用模压树脂密封的封装称为O MPAC，而把灌封方法密封的封装称为GPAC(见OMPAC和GPAC)。
2、BQFP(quad flat packag e with bumper)带缓冲垫的四侧引脚扁平封装。
QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。
美国半导体厂家主要在微处理器和A SIC 等电路中采用此封装。
引脚中心距0.635mm，引脚数从84到196 左右(见QFP)。
3、碰焊PGA(butt jointpin grid array)表面贴装型P GA 的别称(见表面贴装型PGA)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Package Terminology
BGA
Ball Grid Array
CBGA
Ceramic Ball Grid Array
CDIP
Glass-Sealed Ceramic Dual In-Line Package
CDIP SB
Side-Braze Ceramic Dual In-Line Package
CFP
Both Formed and Unformed CFP
CPGA
Ceramic Pin Grid Array
CZIP
Ceramic Zig-Zag Package
Description
Description of package type.
DFP
Dual Flat Package
FC/CSP
Flip Chip / Chip Scale Package
HLQFP
Thermally Enhanced Low Profile QFP
HQFP
Thermally Enhanced Quad Flat Package
HSOP
Thermally Enhanced Small-Outline Package
HTQFP
Thermally Enhanced Thin Quad Flat Pack
HTSSOP
Thermally Enhanced Thin Shrink Small-Outline Package
HVQFP
Thermally Enhanced Very Thin Quad Flat Package
JEDEC
The JEDEC Standard for this package type.
JLCC
J-Leaded Ceramic or Metal Chip Carrier
LCCC
Leadless Ceramic Chip Carrier
Length
The length of the device (in millimeters).
LGA
Land Grid Array
LQFP
Low Profile Quad Flat Pack
Maximum Height
The maximum height above board surface form (in millimeters).
PDIP
Plastic Dual-In-Line Package
PFM
Plastic Flange Mount Package
Pkg
Package designator code used in Texas Instruments part numbers. The link from the Pkg code goes to the package mechanical drawing in PDF format. Each of the PDF files is between 30K and 50K Bytes.
Pins
The number of pins or terminals on the package.
Pitch
The distance between the centers of adjacent pins (in millimeters).
Preference Code
P- Use this package whenever possible
OK- Use if a preferred package is not available
A- Department approval required
X- Do not use
QFP
Quad Flat Package
SIP
Single-In-Line Package
SOJ
J-Leaded Small-Outline Package
SOP
Small-Outline Package (Japan)
SSOP
Shrink Small-Outline Package
TFP
Triple Flat Pack
TO/SOT
Cylindrical Package
TQFP
Thin Quad Flat Package
TSSOP
Thin Shrink Small-Outline Package
TVFLGA
Thin Very-Fine Land Grid Array
TVSOP
Very Thin Small-Outline Package
Thickness
The maximum thickness of the package body (in millimeters).
Type
The abbreviated acronymn for this type of package.
Very Thin Quad Flat Package
Width
The width of the device (in millimeters).
*Additional types used in Package Designator Tables - These all are marked "DO NOT USE."
DIMM*
Dual-In-Line Memory Module
HSSOP*
Thermally Enhanced Shrink Small-Outline Package
LPCC*
Leadless Plastic Chip Carrier
MCM*
Multi-Chip Module
MQFP*
Metal Quad Flat Package
OPTO*
Light Sensor Package
PLCC*
Plastic Leaded Chip Carrier
PPGA*
Plastic Pin Grid Array
SDIP*
Shrink Dual-In-Line Package
SIMM*
Single-In-Line Memory Module
SODIMM*
Small Outline Dual-In-Line Memory Module
TSOP*
Thin Small-Outline Package
Very Small Outline Package
XCEPT*
Exceptions - May not be a real Package。