基于FPGA的DDS波形发生器的设计

合集下载

基于FPGA的DDS波形发生器

基于FPGA的DDS波形发生器DDS波形发生器设计•功能描述•输入输出描述•顶层划分•o顶层模块说明o设计思想说明•子模块描述•o分频模块o相位累加器模块o存储模块o D/A转换模块•验证方案•顶层模块代码片功能描述1.具有产生正弦波、三角波、方波、锯齿波四种周期性波形的功能。

2.输出波形的频率范围为61Hz-915Hz，频率分辨率1Hz。

3.由外界按键输入选择产生波形的种类、频率。

输入输出描述顶层划分顶层模块说明1.fenpin：用于将系统时钟分成所需时钟。

2.addr: 用于相位累加。

3.rom: 用于将相位转化成幅度。

4.pmodDA2:用于将数字量转化成模拟量。

设计思想说明1.选择端和频率控制端在时钟控制下，用相位累加器输出的地址，作为查找表的输入，得到各种波形的数字量输出。

2.数字量输出作为D/A模块的输入，得到模拟量的输出，连接示波器进行观察，若波形不理想可以用示波器上的数字滤波器，用低通滤波器，选择上限截止频率进行观察。

子模块描述分频模块本次设计需要1MHz，所以首先对系统时钟（50MHz）来进行分频，使其为1MHz来正常相位模块。

相位累加器模块相位累加器由14位地址加法器与14位累加寄存器构成。

每来一个时钟脉冲, 地址加法器将频率控制字与累加寄存器出的累加相位数据相加, 并把相加后的结果送至累加寄存器的输入端。

累加寄存器将上一时钟周期作用后所产生的新的相位数据反馈到地址加法器的输入端，使地址加法器在下一时钟的作用下继续与频率控制字相加，这样, 相位累加器在时钟的作用下, 进行相位累加, 当相位累加器累加满量时就会产生一次溢出, 完成一个周期性的动作, 这个周期也就是 DDS信号的一个频率周期（基频）。

备注：因为我的rom地址线为10位（因为存的点越多，精度越高，但同时使用资源也在成几何倍数增长），频率控制4位，所以想要采样到我存到rom中的所有点的话，必须要相位累加器的位宽不小于14位。

基于FPGA和DAC设计的dds发生器

基于FPGA 和DAC 设计的dds 发生器
要求：分辨率优于1Hz ROM 表长8位，位宽10位输出频率优于100kHZ 显示频率控制字
直接输入频率控制字或输出频率一、确定顶层框图
首先确定系统的分辨率f ∆，最高输出频率m ax f ，相位累加器位数N ，频率控制字M 。

本次试验要求分辨率高于1Hz ，每周期大于50个点，输出频率大于100kHz,采取适当的系统时钟s f ，由于
s f >50⨯100=5MHz
根据要求取
s f =10MHz
系统最小分辨率
f
∆=
2
s N
f <1Hz
2
N
>10M
取N=24 计算出
f
∆=10MHz/242=0.596 由最高输出频率0f =M
2
s N
f ，可以推导出频率控制字
M=0f /f >100000/0.596=167785
可以得到M 需要大于等于18位。

根据以上要求可以画出DDS 信号发生器的顶层框图如下：
二、系统仿真和验证实验
由于试验中输入引脚个数有限，将频率控制字的高五位接试验箱开关,时钟信号取10MHz,芯片并行输出接滤波器器输出单元，滤波器输入时钟信号由信号发生器输出时钟da_clk 给出, 在
FPGA 开发平台对该模块进行功能验证, 整体无误操作产生,达到了预期的目的。

仿真波形：
实验波形：
三、实验总结本次实验中
相位累加器24位，频率控制字18位。

时钟频率10MHz.
输出波形显示输出频率为118.585kHz 可以求出频率控制字M=02
N
c
f f =198947。

基于FPGA的DDS信号发生器设计【开题报告】

毕业设计开题报告电子信息科学与技术基于FPGA的DDS信号发生器设计一、选题的背景与意义1971年，美国学者J.Tierney等人撰写的"A Digital Frequency Synthesizer"一文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新合成原理。

限于当时的技术和器件生产，它的性能指标无法与已有的技术相比，故未受到重视。

之后的一年间，微电子技术有了飞速的发展，直接数字频率合成器（即DDS）也得到了迅速的发展。

一些传统的信号波形产生方法，如RC和LC振荡器或单片模拟集成函数发生器，尽管它们的电路实现比较简单，但产生的信号波形频率精度和稳定度并不是很理想，而使用锁相环技术，频率精度有了很大的提高，但工艺相对比较复杂，分辨率也不高，频率变换和实现计算机程序控制也不方便。

而这种DDS技术将先进的数字信号处理理论与方法引入信号合成领域，实现了合成信号的频率转换和频率准确度之间的统一。

它具有相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、输出波形灵活、可编程、全数字化、控制灵活、体积小、易于集成、功耗低等优越的性能特点，击败其他频率合成技术脱颖而出，成为了现代频率合成技术的佼佼者。

现如今性能优良的DDS产品不断推出，它们集可编程DDS系统、高性能DAC及高速比较器等于一身，能实现多种功能，被广泛应用于跳频通信、雷达、导航、电子侦察、干扰和反干扰等电子技术领域，具有极高的研究价值。

二、研究的基本内容与拟解决的主要问题：研究的基本内容：DDS信号发生器由参考时钟、相位累加器（累加器、相位寄存器）、波形存储器（波形查找表）、D／A转换器和模拟低通滤波器组成。

（1）参考时钟参考时钟是电路的工作时钟由开发板上的晶振（约50MHz）提供。

（2）相位累加器DDS系统的核心部分为相位累加器，其主要负责DDS实现原理中的相位累加功能的完成。

如果累加器的位数大，这样才能使DDS的优越性充分发挥出来，通常DDS的输出频率可由频率控制字K控制，其设定可根据需要进行。

基于FPGA的DDS信号发生器设计分析

基于FPGA的DDS信号发生器设计分析摘要：随着现代电子技术的飞速发展，直接数字频率合成DDS 技术逐渐被广泛使用，DDS 是目前数据调度常用的数据分发技术，此技术能够有效结合数据服务质量要求，完成数据分发操作。

为此提出基于FPGA的DDS信号发生器设计，以提升信号发生器精度效果。

关键词：FPGA；DDS；信号发生器；设计；1 DDS数据分发模型设计网络层云服务器采用的DDS数据分发模型结构如图1所示。

DDS数据分发模型中，将数据库云平台中的数据发送端看作为发布者，数据写入者为数据采集端，而订阅者与读入者即为云平台中的数据接收端。

DDS数据分发模型的身份主要是通信数据库云平台中，通信网络的中间件，此模型能够为通信数据库云平台提供通信数据分发服务，让通信数据可以快速分发传输，从而避免出现数据拥塞问题。

图 1 基于 DDS 的通信数据库云平台2系统硬件设计2.1硬件整体方案函数信号发生器的硬件系统主要包括MCU控制电路，FPGA构成的DDS发生器、DAC转换和低通滤波电路，及一些用于输入输出的器件等。

按键输入和LCD输出显示主要由MCU负责控制，MCU然后将输入的信号运算处理后发送给FPGA，FPGA根据输入的各种参数在ROM表中寻址，同时输出对应控制的波形、频率和幅度的数字信号，最后经过DA转换为对应的模拟电压信号，在经过一个低通滤波器使得模拟电压信号变得平滑。

2.2硬件模块电路系统的硬件电路主要分为两个部分，一是系统主控电路，二是DDS信号发生器电路。

系统主控电路包括以STM32F103C8T6为主控的最小系统板、四路用户按键输入、OLED显示屏输出（SPI）、UART通信连接上位机、硬件SPI连接FPGA负责信号数据传输。

DDS信号发生器电路，其中的FPGA模块的核心芯片为LatticeLCMXO2-4000HC-4MG132，其模块上内置8路输出LED指示灯、4路按键输入、4路拨码输入和两位数码管输出灯资源。

基于FPGA的DDS信号发生器的研究--毕业论文

第1章绪论1.1 课题背景频率检测是电子测量领域的最基本也是最重要的测量之一，频率信号抗干扰强，易于传输，可以获得较高的测量精度，所以频率方法的研究越来越受到重视[1]。

在频率合成领域中,直接数字合成(Direct Digital Synthesizer，简称：DDS)是近年来新的技术, 它从相位的角度出发直接合成所需波形。

它是由美国人J.Tierncy首先提出来的,是一种以数字信号处理理论为基础,从相位概念出发直接合成所需波形的一种新的全数字技术的频率合成方法[2]。

其主要优点有：频率改变速度快、频率分辨率高、输出相位连续、可编程、全数字化便于集成等，目前使用最广泛的一种DDS频率合成方式是利用高速存储器将正弦波的M个样品存在其中，然后以查找的方式按均匀的速率把这些样品输入到高速数模转换器，变成所设定频率的正弦波信号[3]。

近30年来，随着超大规模集成、现场可编程门阵列(Field Programmable Gate Array，简称：FPGA)、复杂可编程器件(Complex programmable Logic Device，简称：CPLD)等技术的出现以及对DDS理论上的进一步探讨，使得DDS技术得到了飞速的发展。

它已广泛应用于通讯、雷达、遥控测试、电子对抗、以及现代化的仪器仪表工业等许多领域。

DDS的数字部分，即相位累加器和查表，被称为数控振荡器（NCO）[4]。

波形发生器即通常所说的信号发生器是一种常用的信号源，和示波器、电压表、频率计等仪器一样是最普遍、最基本也是应用最广泛的的电子仪器之一，几乎所有电参量的测量都要用到波形发生器。

不论是在生产还是在科研与教学上，波形发生器都是电子工程师信号仿真试验的最佳工具。

随着现代电子技术的飞速发展，现代电子测量工作对波形发生器的性能提出了更高的要求，不仅要求能产生正弦波、方波等标准波形，还能根据需要产生任意波形，且操作方便，输出波形质量好，输出频率范围宽，输出频率稳定度、准确度及分辨率高，频率转换速度快且频率转换时输出波形相位连续等。

基于FPGA的DDS信号发生器的设计

基于 FPGA 的 DDS 信号发生器的设计发布时间：2022-11-15T12:38:52.851Z 来源：《中国科技信息》2022年第7月14期作者：陈慰安[导读] DDS是一种新的频率合成技术，陈慰安广东省博罗县质量技术监督检测所广东省惠州市 516100摘要：DDS是一种新的频率合成技术，也是一种新的信号生成技术。

该方法具有频率分辨率高、频率转换快、相位变化时能保持相位连续，易于实现频率、相位、振幅等数字调制。

因此，DDS在现代电子设备尤其是通信领域中得到了广泛的应用。

关键词：FPGA；DDS信号发生器；设计1FPGA和DDS相关概述FPGA(FieldProgrammableGateArray）是一种高集成度、高速度、高存储能力的器件。

该方法能够有效地实现DDS技术，极大地改善了功能信号发生器的工作效率，并大幅度降低了电子设备的制造成本。

传统的信号源电路采用模拟电路、单片机或DDS专用的芯片。

尽管其应用领域广泛，但是仍然有很多缺点，例如：设计方案成本高，输出波形类型少，输出信号频率控制不灵活，系统升级困难等。

传统的信号源存在两大问题。

一种是调节电压调节器来调节输出的频率，使其难以调节到一个固定的数值；另外，脉冲的工作周期是不能调节的。

DDS技术是目前世界上最主要的一种数字技术，它有很多优势。

DDS技术是一种低功耗、低成本、高转换频率和高分辨率的频率合成技术。

通常，DDS技术有如下几种产生信号的方法：①集成电路功能信号发生器通常能用于产生信号，但是它的功能不全、可用性低、精度低、不能满足高频信号的需要。

②利用MCU的功能产生器来完成：MAX038的优势在于生成高频信号并生成不同的波形，但是MAX038的输出频率是由模拟信号控制的。

该方法既要实现对信号的变换，又要对其进行控制。

由于步长的增大，导致了频率的精确度下降，使得电路变得更为复杂。

DDS技术是一种新的频率合成技术，它与前面所说的信号产生方式相比，可以直接进行DDS芯片的合成，具有操作简单、节约资源等优点。

基于单片机和FPGA的DDS任意波形信号发生器的设计

基于单片机和FPGA的DDS任意波形信号发生器的设计摘要:本文主要对任意波形信号发生器的软硬件设计进行了相关的研究,并提出了一种新的设计思路,以现场可编程器件FPGA和单片机芯片为核心,设计任意波形信号发生器的硬件连线电路和编写相关软件程序,实现了上位机对硬件模块部分产生任意波形信号的控制。

关键词:信号发生器任意波形AT89C51FPGA1 引言任意波形发生器是电子技术领域应用最为广泛的电子测量仪器,它是信号源发展方向的代表。

由于DDS技术的查找合成波形的方法能够满足产生任意波形的要求,所以,目前大多数生产任意波形发生器的厂家都利用DDS技术来实现任意波形发生器。

本设计采用TMEL公司的单片机芯片和Xilinx公司的Virtex-Ⅱ系列FPGA芯片来实现任意波形信号发生器硬件部分的电路设计,采用美国NI公司的Labwindows/CVI作为开发平台,开发一个任意波形信号发生器的波形编辑软件,从而实现任意波形信号发生器软件模块对硬件模块产生相应波形信号的控制。

2 系统硬件设计在不影响功能的情况下,本设计简化了硬件部分的电路设计,把设计分成了多个实现模块,主要有单片机实现模块和FPGA实现模块。

单片机实现模块主要是由ATMEL公司的AT89C51芯片实现,该模块是用来完成数据传输、通信和控制数据处理电路工作等功能的。

FPGA实现模块是由Xilinx公司的FPGA芯片XC2V3000结合一些其他电路实现的,主要是用来完成DDS数据处理,实现任意波形的输出。

2.1单片机实现模块本设计选用ATMEL公司的单片机芯片AT89C51,AT89C51采用ATMEL技术,与MCS-51指令集和输出管脚相兼容,是一种高效微控制器。

本设计利用AT89C51主要是来控制显示、键盘以及FPGA电路。

单片机芯片AT89C51与液晶显示器的连线图如图1所示,AT89C51与液晶显示器通过P0口和P2口的部分位连接实现,并通过AT89C51芯片的和功能端实现读写控制。

基于FPGA的DDS正弦波信号发生器设计【开题报告】

开题报告电气工程及其自动化基于FPGA的DDS正弦波信号发生器设计一、课题研究意义及现状这些年来随着我国对超大规模集成电路的重视，也发表了许多关于DDS技术的论文，逐步走上了发展的道路，但是在这之中主要是利用DDS技术去实现功能的改进和对性能指标的提高，几乎是没有关于DDS芯片的设计和研发，因此我国在DDS的研究上与国际水平还是有很大的差距。

近几年来我国芯片产业的快速发展，对DDS的研究已经有了突破性的进展从而推动数字信号处理器的飞速发展，使微处理器具有先进的数字信号处理技术，能实现多种功能，对正弦波发生器而言，随着DDS技术的诞生，使波形发生器技术得到进一步的飞跃。

相对与其他频率合成技术，DDS技术产生的正弦波具有全数字化、输出频率精度高、波形失真小、频率稳定度高、分辨率高、输出相位连续可调、控制灵活方便、可产生宽带正交信号及其他多种调制信号以及等特点。

本次研究课题是基于FPGA的DDS正弦波发生器设计，现在FPGA的主流发展趋势就是在FPGA中嵌入可编程的低功耗、高速收发器，具有嵌入式高速收发器的FPGA为数据传输提供了可行的单芯片解决方案，能够快速地解决协议和速率的变化问题，以及为了提高性能和为产品增加新功能时所做的设计修改所需的重新编程问题。

本课题采用FPGA设计实现DDS电路的可行性和可靠性，也更为灵活，可以根据不同的需要对控制方式和接口进行相应的修改，要想使DDS电路产生正弦波形，只要对FPGA中ROM表的数据进行修改。

另外FPGA设计还具有相对较宽的带宽、频率转换时间较短、相位连续变化、频率分辨率高等优点。

同时FPGA芯片还可以对体统进行现场修改和调试，性能也使用要求，所以将DDS设计嵌入到FPGA片所构成的系统中，将使系统具有很高的性价比。

本次研究主要利用的是Quartus Ⅱ软件进行DDS正弦波信号发生器功能的实现进行编译，仿真，培养了自己的动手能力把理论和实际结合起来。

二、课题研究的主要内容和预期目标1．主要内容本次课题的主要内容就是采用DDS技术设计一个正弦波发生器，主控要求用FPGA实现。

基于FPGA的DDS信号发生器设计

基于FPGA的DDS信号发生器设计随着现代科技的不断发展，数字信号发生器（DDS）已成为各种电子设备中常用的一种功能模块。

使用DDS技术可以生成高质量、高稳定性的各种频率和波形的信号。

而FPGA（Field Programmable Gate Array）作为一种可编程逻辑器件，具有高集成度、高速度和灵活性等优势，逐渐成为了实现DDS信号发生器的主要选择之一一、DDS技术概述DDS（Direct Digital Synthesis）技术是一种基于数字直接合成的方法，通过计算机算法精确地合成期望的波形。

它的工作原理是将时钟信号分频得到一系列的离散相位值，再通过查表和插值的方法得到对应的幅值，最后通过一个DAC（Digital to Analog Converter）将数字信号转换为模拟信号输出。

二、基于FPGA的DDS信号发生器设计步骤1.系统架构设计根据DDS信号发生器的要求，确定所需的系统架构。

一般包括时钟模块、相位累加器、查找表、插值器、DAC和控制逻辑等模块。

2.时钟模块使用FPGA内部的资源或外部时钟源生成所需的系统时钟信号。

可以通过时钟分频和PLL（Phase-Locked Loop）锁相环技术来实现对系统时钟的精确控制。

3.相位累加器利用FPGA的寄存器或分频模块实现相位累加功能。

通过周期性地累加相位增量，可以得到DDS信号的相位。

4.查找表利用FPGA内部的RAM（Random Access Memory）存储相位对应的幅值。

根据相位的大小来查找对应的幅值，存储在RAM中。

5.插值器可以通过线性插值或差值的方法对相位查找表的输出进行插值，以提高输出信号的精度和稳定性。

6.DAC将插值器输出的数字信号转换为模拟信号，通过FPGA的IO端口或专用的DAC芯片输出到外部电路。

7.控制逻辑设计合适的控制逻辑，可以通过外部接口或FPGA内部的控制模块来控制DDS信号发生器的频率、幅值、相位偏移等参数。

基于FPGA的DDS信号波形发生器设计与实现汪正勇

基于FPGA的DDS信号波形发生器设计与实现汪正勇摘要：直接数字频率合成（DDS）是基于奈奎斯特抽样定理理论和现代器件生产技术发展的第三代频率合成技术。

与第二代基于锁相环频率合成技术相比，DDS具有频率切换时间短、频率分辨率高、相位可连续变化和输出波形灵活等优点。

因此，广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。

但DDS专用器件价格较贵，输出波形单一，使用受到一定限制，特别不适合输出波形多样化的应用场合。

本文详细介绍在单一FPGA上开发出性能优良的具有任意波形的DDS系统，运用当前应用最广泛的Verilog HDL硬件语言作为编程语言。

关键词：DDS;FPGA;任意波形发生器;Verilog HDL硬件语言0 引言信号波形发生器广泛应用于通信、雷达、测控、电子对抗以及现代化仪器仪表等领域，是一种为电子测量工作提供符合严格技术要求的电信号设备，为最基本也是应用最广泛的电子仪器之一，几乎所有电参量的测量都要用到波形发生器。

一般传统的信号发生器都采用谐振法，获得所需频率。

虽然具有输出信号频率范围宽、结构简单等优点，但输出波形单一，不能产生任意波形，且频率稳定度和准确度较差，频率准确度一般在0.5%以下，对于作为精密测量用的信号发生器，其频率稳定度达不到指定的要求。

因此，传统的信号源越来越不能满足现代电子测量的需要，正逐步退出历史舞台。

而基于直接数字频率合成技术（DDS）制成的信号发生器，由于可以获得很高的频率稳定度和精确度，因此发展非常迅速，尤其是近来随着现代电子技术的不断发展，其应用更是有了质的飞跃。

1 系统总体设计本系统将现场可编程逻辑器件FPGA和DDS技术相结合，以FPGA开发平台为核心，将各波形的幅值/相位量化数据存储在ROM内。

基于FPGA的DDS波形信号发生器的设计

基于FPGA的DDS波形信号发生器的设计郑黄婷;赖万昌;毛伟【摘要】设计采用Altera公司CycloneII系列EP2C5Q208作为核心器件，采用直接数字频率合成技术实现了一个频率、相位可控的基本信号发生器。

该信号发生器可以产生正弦波、方波、三角波和锯齿波四种波形。

仿真及硬件验证的结果表明，该信号发生器精度高，抗干扰性好，此设计方案具有一定的实用性。

%Based on direct digital frequency synthesis technology,using Altera's CycloneII family EP2C5Q208 as the core chip,a type of adjusted frequency and phase position signal generator was designed. The signal generator produces sine wave, square wave,triangle wave,and sawtooth wave.The simulation and hardware verification results show that the signal generator is accurate in precision and has agood anti-jamming ability.The design is of certain practical value.【期刊名称】《电子设计工程》【年(卷),期】2012(020)024【总页数】3页(P153-154,158)【关键词】FPGA;波形信号发生器;DDS;EP2C5Q208【作者】郑黄婷;赖万昌;毛伟【作者单位】成都理工大学核技术与自动化工程学院,四川成都610059;成都理工大学核技术与自动化工程学院,四川成都610059;成都理工大学核技术与自动化工程学院,四川成都610059【正文语种】中文【中图分类】TN911随着数字技术的飞速发展，使频率合成技术也跃上了一个新的台阶。

基于FPGA的DDS信号发生器的设计与实现

基于FPGA的DDS信号发⽣器的设计与实现⼀、实现环境软件：Quartus II 13.0 硬件：MP801⼆、DDS基本原理 DDS（Direct Digital Synthesizer）即数字合成器，是⼀种新型的频率合成技术，具有相对带宽⼤，频率转换时间短，分辨率⾼和相位连续性好等优点。

较容易实现频率、相位及幅度的数控调制，⼴泛应⽤于通信领域。

DDS的实现⽰意图如下图所⽰： 1、将需要合成的信号的数据存储在rom中，合成待输出信号的⽅法请参考： 2、dds_control实现的功能是将存储在rom中的待合成的信号的数据按照⼀定的规则取出来： dds_control主要由相位累加和频率累加来实现，简单的说，通过控制相位累加和频率累加来实现从rom中取出不同时刻的数据。

（1）相位累加器位数为N位（24~32），相位累加器把正弦信号在相位上的精度定义为N位，其分辨率位1/2N ，决定⼀个波形的起始时刻在哪个点；（2）频率累加器⽤来控制每隔⼏个点从rom中取⼀个数据，决定⼀个波形的频率；（3）若DDS的时钟频率为F clk ,频率控制字fword = 1，则输出频率为 F out = F clk/2N,这个频率相当于“基频”，若fword = B，则输出频率 F out = B * F clk/2N。

因此理论上由以上三个参数就可以得出任意的 f o 输出频率，且可以得出频率分辨率由时钟频率和累加器的位数决定的结论。

当参考时钟频率越⾼，累加器位数越⾼，输出频率分辨率就越⾼。

3、从FPGA中出来的信号都是数字信号（dds_control输出的信号都为数字信号），需要通过dac芯⽚来将数字信号转换为模拟信号，这样将dac芯⽚输出的信号接⼊到⽰波器中，才能看到波形； 4、举例说明频率控制和相位控制：如上图所⽰，这个是⼀个由33个点构成的正弦波信号，（rom_addr，rom_data），纵坐标为存储在rom中的正弦波信号，横坐标为dds_control ⽣成的地址信号。

基于FPGA的DDS波形发生器的设计论文

哈尔滨工业大学华德应用技术学院毕业设计（论文）摘要波形发生器己成为现代测试领域应用最为广泛的通用仪器之一，代表了波形发生器的发展方向。

随着科技的发展，对波形发生器各方面的要求越来越高。

近年来,直接数字频率合成器（DDS）由于其具有频率分辨率高、频率变换速度快、相位可连续变化等特点,在数字通信系统中已被广泛采用而成为现代频率合成技术中的佼佼者。

现场可编程门阵列（FPGA）设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用，由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS技术，极大的提高波形发生器的性能，降低生产成本。

本文首先介绍了DDS波形发生器的研究背景和DDS的理论。

然后详尽地叙述了用FPGA完成DDS模块的设计过程，利用Verilog-HDL硬件描述语言设计DDS波形发生器的各个模块，最后利用Altera的设计工具Quartus II并结合Modelsim软件对波形发生器进行电路设计功能仿真，并对仿真结果进行分析。

仿真结果表明，波形发生器可输出正弦波、三角波、方波、锯齿波，并且可通过改变频率控制字和相位控制字的大小来改变输出波形的频率和相位。

通过仿真结果表明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA技术实现DDS波形发生器的方法是可行的。

关键词：直接数字频率合成现场可编程门阵列波形发生器-I-哈尔滨工业大学华德应用技术学院毕业设计（论文）AbstractWaveform generator has become a modern field test one of the most widely used general-purpose equipment, on behalf of the waveform generator development. With the devel opment of technology in all aspects of the waveform generators have become increasingly demanding. In recent years, direct digital synthesizers (DDS) has a frequency resolution because of its high-frequency conversion speed, continuous changes in the phase characteristics in digital communication systems have been widely used in modern frequency synthesis technology to become the leader in . Field-programmable gate array (FPGA) design flexibility, high speed, in digital ASIC design has been widely used, due to field-programmable gate array (FPGA) with high integration, high-speed, large capacity memory can be realized functional characteristics, can effectively achieve DDS technology, which greatly improve the performance of waveform generator and reduce production costs. This paper introduces the DDS waveform generator of the research background and DDS theory. Then a detailed account of the completion of DDS module with FPGA design process, using Verilog-HDL Hardware Description Language Design DDS waveform generator for each module and finally the use of Altera's Quartus II design tool in conjunction with Modelsim software waveform generator circuit design features simulation, and simulation results analysis. Simulation results show that the waveform genera tor can output sine wave, triangle wave, square wave, sawtooth wave, and can be controlled by changing the frequency and phase control words words to change the size of the output waveform of the frequency and phase. The simulation results show that this d esigned to meet the scheduled requirements and proof of use of hardware and software combination of the use of FPGA technology to achieve DDS waveform generator approach is feasible.Keywords：DDS FPGA Waveform Generator-II-哈尔滨工业大学华德应用技术学院毕业设计（论文）目录摘要 (Ⅰ)Abstract (Ⅱ)第1章绪论 (1)1.1 课题背景 (1)1.2 国内外波形发生器发展现状 (2)1.2.1 波形发生器的发展现状 (2)1.2.2 国内外波形发生器产品比较 (4)1.2.3 研究波形发生器的目的及意义 (5)1.3本文研究主要内容 (5)第2章DDS波形发生器理论介绍 (6)2.1 频率合成技术 (6)2.1.1频率合成技术的发展和分类 (6)2.1.2频率合成技术的技术指标 (7)2.1.3直接数字频率合成技术的现状及应用 (8)2.2 DDS的原理及性能特点 (9)2.2.1 DDS的基本原理 (9)2.2.2 DDS的优点 (11)2.2.3 DDS的缺点 (12)本章小结 (12)第3章 FPGA及其开发环境简介 (13)3.1现场可编程门阵列（FPGA）简介 (13)3.2 Quartus II 8.1集成开发环境简介 (15)3.3 ModelSimHDL语言仿真软件简介 (16)3.4 Verilog-HDL语言简介 (17)3.5 FPGA开发流程 (19)本章小结 (19)第4章DDS波形发生器的FPGA实现 (20)4.1 DDS波形发生器的FPGA设计流程 (20)4.2 DDS波形发生器模块划分 (22)4.2.1 DDS波形发生器顶层模块 (22)-III-哈尔滨工业大学华德应用技术学院毕业设计（论文）4.2.2 DDS波形发生器测试模块 (23)4.2.3 DDS波形发生器ROM模块 (25)4.3 DDS波形发生器功能仿真 (25)本章小结 (27)结论 (28)致谢 (29)参考文献 (30)附录1 译文 (31)附录2 英文参考资料 (33)-IV-哈尔滨工业大学华德应用技术学院毕业设计（论文）第1章绪论1.1 课题背景直接数字频率合成(Direct Digital Synthesizer，简称：DDS)技术是一种新的全数字的频率合成原理，它从相位的角度出发直接合成所需波形。

基于FPGA的波形产生器

基于 FPGA 的 DDS 波形发生器设计本课程设计的题目是：基于FPGA的波形产生器。

设计内容是以Xilinx Spartan 3E实验板为控制核心，用直接数字频率合成技术（DDS），经板上DA转换输出模拟信号，实现频率和输出电压峰-峰值都可调。

本设计要求完成的基本功能是：1)具有产生正弦波、方波、三角波三种周期性波形的功能。

2)输出波形的频率范围为100Hz-20kHz（非正弦波频率按10次谐波计算）。

重复频率可调，频率步进间隔≤100Hz。

3)输出波形幅度范围0-3V（峰峰值），可按步进0.1V（峰峰值）调整。

4)由外界按键输入选择产生波形的种类、频率与幅度。

5)界面显示输出波形的类型、重复频率（周期）和幅度等信号参数。

课程设计目的通过本课程设计加深对“基于Vrilog HDL的FPGA设计基础”理论学习的理解；熟悉相关EDA工具的使用；掌握FPGA数字电路设计流程；掌握PS2键盘工作原理；掌握液晶显示工作原理；掌握RS232串口通信工作原理。

【概述】将现场可编程逻辑器件 FPGA 和 DDS 技术相结合，具体的体现了基于VHDL 语言的灵活设计和修改方式是对传统频率合成实现方法的一次重要改进。

FPGA器件作为系统控制的核心，其灵活的现场可更改性，可再配置能力，对系统的各种改进非常方便，在不更改硬件设计部分电路的基础上还可以进一步提高系统的性能。

文章给出仿真结果，经过验证本设计能够达到其预期性能指标。

【系统设计部分】·1 整个设计组织结构DDS基本原理DDS建立在采样定理基础上，首先对需要产生的波形进行采样，将采样值数字化后存入存储器作为查找表，然后通过查表读取数据，再经D／A转换器转换为模拟量，将保存的波形重新合成出来。

DDS基本原理框图如图1所示。

除了滤波器(LPF)之外，DDS系统都是通过数字集成电路实现的，易于集成和小型化。

系统的参考时钟源通常是一个具有高稳定性的晶体振荡器，为各组成部分提供同步时钟。

基于FPGA的DDS信号发生器的设计

CPLD/FPGA课程设计项目名称基于FPGA的DDS信号发生器设计专业班级物联网112学生学号 2011032312学生姓名张三指导教师刘少卿2014年6 月16 日摘要本次设计的是多功能信号发生器，它能够产生方波，三角波，锯齿波和正弦波四种基本波形。

结合DDS技术，通过对FPGA的编程实现产生多种波，本电路是通过键盘扫描判断，进入相应的功能程序，然后实现频率调节，波形转换，幅度控制的。

本次设计中我负责的是波形输出模块，通过调节要输出方波，三角波，锯齿波和正弦波四种基本波形。

采用DDS方案有很多突出的优点：高频率分辨率；高频率切换速度；切换时相位能保持连续；超宽的频率范围；能实现各种调制波和任意波形的产生；易于实现全数字化的设计。

本文主要研究以DDS方式实现基于FPGA的信号发生器，操作界面友好，可产生普通波形（正弦波、方波等）、各种调制波、脉冲串，以及多次谐波的叠加，可产生两路相互独立的不同波形，或产生两路有一定相位差的同种波形，且信号源产生的波形各项指标都比较高，优于其他传统方式实现的信号源。

由于此种信号源是基于FPGA，所以可以在不修改硬件结构的情况下，实现信号源功能的扩充，从而节省了成本。

关键词：直接数字频率合成线性调频信号发生器AbstractThe signal source have to satisfy high accuracy, high speed & high resolution etc as one important member in the modern electronics product. according to this, this discourse studied a intelligence signal source based on the DDS. The project Adopting the DDS has a lot of outstanding advantages: High frequency resolution; high frequency switching speed; phase can keep consecution on switching; Extraordinary wide frequency scope; It Can carry out various random wave; Be easy to carry out the completely digital design.This discourse mainly studies the signal occurrence device with the DDS realization and based on the FPGA, the operation interface amity, can carry out common wave (sine wave、square wave...etc.)、various making wave、the pulse string, and wave added multi-ply harmonic, It can carry out two independent different wave, or two wave contain a phase gap, and the various wave index is all higher than the signal source achieved other traditional ways .Because this kind signal source is based on FPGA, so we can achieve the signal source function to expand under the situation that we don’t modify the hardware structure. Thus we saved cost.Keywords:Direct Digital Synthesizer linearity Frequency Modulation signal occurrence device .目录摘要 (I)Abstract (II)目录 (III)第1章概述 (1)1.1 概述 (1)1.2 研究内容及意义 (2)第2章设计平台及方案选择 (3)2.1 QuartursⅡ简介 (3)2.2 Matlab简介 (3)2.3 HDL简介 (4)2.4 FPGA介绍 (5)2.5 设计方案的选择 (6)2.5.1 采用高性能DDS单片电路 (6)2.5.2 采用低频正弦波DDS单片电路 (7)2.5.3 自行设计的基于FPGA芯片 (7)第3章 DDS与FPGA原理 (10)3.1 频率合成技术 (10)3.1.1 频率合成技术发展与分类 (10)3.1.2 频率合成技术指标 (11)3.2 DDS基本原理 (12)3.3 DDS芯片的主要组成部分 (12)3.3.1 频率预制与调节电路 (12)3.3.2 累加器 (13)3.3.3 控制相位加法器 (13)3.3.4 控制波形加法器 (13)3.3.5 波形存储器 (13)3.3.6 D/A转换器 (14)3.3.7 低通滤波器 (14)3.4 DDS的主要特点 (14)第4章仿真设计 (16)4.1 课题的设计与仿真 (16)4.1.1 课题的设计 (16)4.1.2 软件仿真设计..................................................4.2 仿真结果分析 (18)总结 (19)参考文献 (20)附录1 (21)第1章概述1.1 概述直接数字频率合成技术（Direct-Digital Synthesis）, 简称DDS 是九十年代迅速发展起来的一种有广泛应用前景的频率综合技术它可用于雷达通讯电子侦察和对抗以及高性能测量仪器等各个方面。

基于FPGA的DDS波形发生器设计

【要】摘信号发生器作为电子技术领域中最基本的电子仪器，广泛应用于各个领域中。随着电子信息技术的发展，对其性能的要求也越来越高，如要求频率稳定性高、转换速度快，具有调幅、调频、调相等功能，
另外还经常需要两路正弦信号不仅具有相同的频率，同时要有确定的相位差。因此基于ＦＧＰＡ的ＤＳＤ波形
及噪声性能已接近并达到锁相频率合成器相当的水
专用集成电路（ＳＣ，ＰＡ有更短的开发周期，ＡＩ）ＦＧ如
果产品数量不大，ＰＡ更有低成本的优势。ＦＧＦＧＰＡ擅长逻辑和高速可并行运算，不是通用ＤＰ芯片可Ｓ比拟的，一般单片机更是望尘莫及。直接数字频率合成（简称ＤＳＤ）技术是一种新的全数字的频率合成技术，从相位的角度出发直接合
一
ＤＳ的主要优点有：１频率转换快，Ｄ（）一般在纳秒级（）２分辨率高（）３频率合成范围宽（）４相位噪声
１电路的构成
设计主要是基于ＦＧ的ＤＳ波形发生器的ＰＡＤ
低，信号纯度高（）５可控制相位，在频率变换时也能
实现，要求输出频率范围在１ｚ５Ｈ，Ｈ～Ｍｚ采用Ｅ２８ＰＣ保持相位联系（）６生成的正弦／余弦信号正交特性好硬件为核心平台，再加上ＦＧＰＡ的外围电路，利用至等。与此同时，ＦＧ用ＰＡ设计ＤＳ电路比采用专用顶向下的方法，Ｄ将数字频率合成器（Ｄ）存储器和ＤＳ、
发生器，具有一定的实际意义。以ＦＧＰＡ芯片Ｅ２８２８８ＰＣＱ０Ｃ为核心，辅以必要的模拟电路，Ｖｒｇ在ｅｌ编写ｉｏ的程序控制下，构成了一个基于直接数字频率合成技术的波形发生器。【关键词】ＰＡ；Ｄ；ＦＧＤＳ波形发生器

实验二 DDS波形发生器设计实验报告

实验二 DDS波形发生器设计实验报告一．实验任务及要求任务：利用FPGA+DAC，设计一个DDS信号发生器。

要求：（1）分辨率优于1Hz（2）ROM表长度8位、位宽10位（3）输出频率优于100kHz（每周期大于50个点）（4）显示信号频率/频率控制字二．实验设计方案用CPLD,FPGA实现DDS波形发生器设计⑴用QuartusII的原理图输入来完成系统的顶层设计。

⑵相位累加器调用用HDL编写。

⑶波形存储器通过调用lpm_rom元件实现，其LPM_FILE的值*.mif是一个存放波形幅值的文件。

⑷频率－频率控制字之间的转换，可用乘、除法模块（LPM）设计以及用VHDL语言编写。

其具体实现方案如下原理图输出频率：(1) 通过时钟频率, 改变输出波形的频率(2) 改变寻址的步长来改变输出信号的频率—DDS设：相位累加器为N位, Sin表的大小为2P，累加器的高P位用于寻址Sin表.时钟频率为f C,若累加器按步进为M地累加直至溢出，称M为频率控制字。

三．系统硬件设计1）DDS参数计算①相位寄存器每经过2N/M个时钟fc后回到初始状态，相应地正弦查询表经过一个循环回到初始位置，整个DDS系统输出一个正弦波。

则输出正弦波周期 To=Tc*2n／M即输出正弦波频率 f out=M×fc/2n②要求分辨率优于1Hz 则fc/2n<1③输出频率优于100kHz（每周期大于50个点）则f out=M×fc/2n >100KH2n/M>50由②、③可得输入频率fc>5MHZ,在实验中我们设脉冲频率为10MHZ。

2）在实验中采用24位相位累加器（即n=24），用VHDL创建功能模块。

原理：通过频率控制字控制相位累加，直至溢出，取其高8位作为查询sin表的地址，从而控制输出的波形。

3）频率控制字M的设置，用VHDL创建功能模块aa设置a1,a2,a3三个输入端，其不同的输入组合对应控制频率控制字M的各个位，确定控制位后，通过输入单脉冲控制其大小，直到输入所需控制字，同时设置了复位端rst1。

基于FPGA的DDS波形发生器的设计

基于FPGA的DDS波形发生器

基于FPGA和DAC设计的dds发生器

基于FPGA的DDS信号发生器设计【开题报告】

基于FPGA的DDS信号发生器设计分析

基于FPGA的DDS信号发生器的研究--毕业论文

基于FPGA的DDS信号发生器的设计

基于单片机和FPGA的DDS任意波形信号发生器的设计

基于FPGA的DDS正弦波信号发生器设计【开题报告】

基于FPGA的DDS信号发生器设计

基于FPGA的DDS信号波形发生器设计与实现 汪正勇

基于FPGA的DDS波形信号发生器的设计

基于FPGA的DDS信号发生器的设计与实现

基于FPGA的DDS波形发生器的设计论文

基于FPGA的波形产生器

基于FPGA的DDS信号发生器的设计

基于FPGA的DDS波形发生器设计

实验二 DDS波形发生器设计实验报告

基于FPGA的DDS信号波形发生器设计与实现汪正勇