D触发器,寄存器

(2)时钟控制电平触发R-S触发器
触发器类型(续) Q Q Q Q
RD D
SD
RD D
SD
CP
CP
(3)CP电平触发D触发器
(4) CP上升沿触发
维持— 阻塞型 D触发器
2. 重点掌握的内容 (1) 基本的R-S触发器电路图及真值表
(2) 维—阻型D触发器符号,外部功能
(3) 会分析用D触发器构成的移位寄存 器的输出端的变化状态
RD
& CP 1 &
SD
1 1 0
CP=1时, Q n+1=D
D
CP=0时, 保持原状
时钟控制电平触发的D触发器
符号
Q Q
Q
& RD
Q &
RD
& CP 1 &
SD
SD RD D
SD CP
D
2.维持阻塞型D触发器
Q Q & Q 符号 Q
&
RD &
SD &
RD D
SD
CP
& D
& CP
维持阻塞型D触发器的引脚功能
电平触发— 在CP=1 时,控制端R、S的电 平(1或0)发生变化时, 输出端状态才改变
CP R S Q n+1 说明
1 1 1 1 0 0 0 0 1 1 0 1 1 Qn 1 0 保持 置1 清0
不定 避免 Qn 保持
用途: D触发器和J-K触发器的内部电路
14.1.2 D触发器
1. 时钟控制电平触发的D触发器
阻吊高电平
频率FQ = FCP/2
用2个2分频器级联组成一个4分频器
1Q
Q D Q Q D
2Q Q
CP
CP
CP
F2Q =F1Q /2 = FCP/4
(2) 集成4D触发器74LS175
Vcc(+5V) 1Q 1Q
2Q 2Q
3Q 3Q
4Q 4Q
R
D
Q R D
Q
Q R D
Q
Q R D
Q
Q R D
Q
1D CP
Q & SD
CP R S Q n+1 说明 1 1 1 1 0 0 0 0 1 1 0 1 1 Qn 1 0 保持 置1 清0
&
R
R、S 控制端
& CP S CP: 时钟脉冲 (Clock Pulse)
不定 避免 Qn 保持
时钟控制电平触发的R-S触发器(续) 时钟控制 —只 有CP=1时,输 出端状态才能 改变
数码寄存器用于计算机 并行输入/输出接口 外部设备 (打印机)
输出接口
CP
1Q~8Q
8D锁存器
1D~8D
计算机总线画法: 一条粗线代表8条线
D7~D0 计算机CPU数据总线 计算机CPU控制信号
14.2.2 串行移位寄存器 1. 用D触发器组成的移位寄存器 C Di
串行 输入 D R Q Q1 S
Q
RD D
SD CP
D
CP
数码寄存器(续)
由4D集成电路74LS175
组成4位二进制数寄存器 （电源〕 +5V Q3 2Q 2Q Vcc(+5V) 1Q 1Q
Q2 Q1 3Q 3Q Q0 4Q 4Q
Vcc 1Q 2Q 3Q 4Q 74LS175 R GND Q +5V Q Q Q Q Q Q 4D锁存器 R R R R R 〔吊高电平〕 CP D 1D 2D D 3D 4D D D
Q
1D CP
D CP 2D 3
D2
D1 3D
D0 4D GND
4位二进制数
数码寄存器(续)
由8D集成电路74LS273组成
8位二进制数寄存器 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 1Q 8Q CP 8D
+5V
R
74LS273
1D
8D锁存器
D7 D6 D5 D4 D3 D2 D1 D0 CP 8位二进制数D7~D0
符号 Q Q
Q、Q 输出端，Q的小圈
表示是反相输出端 ,
即Q总是与Q相反 RD D
D数据 输入端 SD CP RD 直接清0端(复位端) R=0,S=1时,Q=0 SD 直接置1端(置位端) CP时钟 脉冲 R=1,S=0时,Q=1 小圈 表示低电平有效
维持阻塞型D触发器的引脚功能(续)
功能表
Q Q CP Q n+1 D
组成：用2个与非门(或或非门)构成 Q
& Q & SD Q, Q 输出端
RD— RESET 直接复位端
RD
S D— SET
直接置位端
R-S触发器真值表
RD Q 1 & 0 RD 0 Q 0 & 1 1 SD 0 1
SD 1 0
Q
0 1
Q 1(复位) 0(置位)
1
0
1
0
保持原状
不确定
RD=0同时SD=1时, Q=0。故RD称为复位端,或称为清0端
Q & RD Q & SD
CP R S Q n+1 说明
1 1 1 1 0 0 0 0 1 1 0 1 1 Qn 1 0 保持 置1 清0
& R
1 CP
&
不定 避免 Qn 保持
S D
其他两种情况不会出现
时钟控制电平触发的D触发器
D触发器具有
数据记忆功能
Q
& Q & CP
功能表
D 0 1 Q n+1 0 1 Qn
+5V
Q=0时
LED亮
CR Q0 Q1 D1 Q2 D2 Q3 MB MA D3 DSL CP +5V
74LS194
DSR D0
D1
D2
DSR D0
1 清0按键 1秒
MB=0,MA=1
CP 右移控制
本课小结
1. 触发器类型 Q & RD & Q & Q &
Q &
SD &
CP S
RD
SD
R
(1)基本R-S触发器
D
R Q Q2
D
R Q Q3 S
D
RQ
S
Q4
S
CP
13.6 寄存器
Q1 Q2 Q3 Q4 由D触发器组成的 C 0 0 0 0 13.6.2 串行移位寄存器 CP Di 0 0 0 串行移位寄存器 CP Di Di 0 0 1. 用D触发器组成的移位寄存器 功能表 CP Di Di Di 0 CP Di Di Di Di C RQ R Q Q2 R Q Q1 R Q Q3 D D D D Di
C
清0脉冲
R Q Q1 D 0 1 S 0
R=1 S=0
Di
串行输 入数据
R Q Q2 D 0 S
1
R=1 S=1 Q2不变
D
RQ S 0
Q3
0 1
D
RQ
S 1
Q4
0
CP
R=1 S=0
R=1 S=1
并行输 入脉冲 L 1
&
Q1=1
&
0
&
1
Q3=1
&
Q4不变
1
0
D1
D3 D2 并行输入数据
D4
14.2.3 集成电路双向移位寄存器(74LS194)
输出
清 0端
时钟
CR
Q0 Q1
Q2
Q3
MB
MA
74LS194 CP DSR D0 D1 D2 D3
控制端
DSL 左移串入 数据
右移串入 数据
并行输入数据
双向移位寄存器 74LS194的功能 CR CP MB MA 0
CR
Q0 Q1 D1
Q2 Q3 D2 D3
MB
CP DSR D0
74LS194
MA
RD D
SD CP 功能表说明： 在CP上升沿时，Q等于D；
触发方式: 边沿触发 (时钟上升沿触发)
在CP高电平、低电平和下降沿 时，Q保持不变
时钟下降沿触发的维持阻塞型D触发器 功能表 Q Q CP Q n+1
D RD D
SD CP 功能表说明：
在CP下降沿时，Q等于D；
在CP高电平、低电平和上升沿
0 1
RD
SD
R-S 触发器特点:
(1) 具有两个稳态(Q=0,Q=1或Q=1,Q=0), 称为 双稳态触发器. (2) 可触发使之翻转 (使RD、SD之一为0时可翻转). (3) 具有记忆功能(RD、SD都为1时，保持原来状态).
R-S触发器应用举例: 单脉冲发生器
Q & RD +5V
4.7k
千岛湖画面属唐庆玉个人创 作，青山緑水蓝天白云，剽 窃必究
第14章 时序逻辑电路 14.1 触发器 R-S触发器 D触发器 14.2 寄存器
清华大学电机系唐庆玉 1997年制作 清华大学电机系唐庆玉编 如发现有人剽窃必定追究！ 1997年10月18日
Hale Waihona Puke Baidu
千岛湖风光
第14章 时序逻辑电路
14.1 触发器 14.1.1 R-S触发器 1. 基本的R-S触发器
S
Q4
串行 输入
S
S
S
CP
经4个CP脉冲,Di 出现在Q4上
循环移位寄存器
C
D R Q Q1 S D R Q Q2 S D R Q Q3 S D RQ S
Q4
CP
CP Q1 Q2 Q3 Q4 0 1 1 0 0 0 1 0 0 0 1 0 0 0
经4个CP脉冲
循环一周
2
3 0
4 1
0
0
0
0
1
0
既具有串行输入又具有并行输入的移位寄存器
1(复位) 0(置位)
Q 0 &
1 SD
1 1 0
保持原状 不确定
指R、S从01或10变成11时,输出端状态不变
R-S触发器真值表
Q 1 &
RD 0
SD
1 0 1 0
Q 0 1
Q
1(复位) 0(置位)
Q 1 &
1 0
1 1 0
保持原状 不确定
0 1 RD
SD
指RD、SD同时从00变成11时, 输出端状态不定
R-S触发器真值表 Q
1 & 0 1 RD Q 1 0 & & 1 1 0 0 1 1 0 1 Q 1 & Q
RD
SD
1 0 1 0
Q 0 1
Q
1(复位) 0(置位)
1 0 1 0
SD
0 1 1 0
保持原状 不确定
指RD、SD同时从00变 成11时, 输出端状态不定 设计电路时此种情况 即 Q、Q也可能是01, 应避免 也可能是 10
DSL
Q0 Q1 Q2 Q3 0 0 0 0
1
1
0
0
0
1 DSR
保持
右移一位
1
1
1
1
0
1
左移一位
D0 D1 D2 D3 (并行输入)
DSL
用双向移位寄存器74LS194组成节日彩灯控制电路
1k LED 发光 二极管
CR Q0 Q1 Q2 Q3 MB MA D3 DSL CP +5V 74LS194
2D
1
3D 1
乙 丙
主持人清0
丁
参赛人 抢答按键
(3) 集成8D触发器 Vcc 1Q 2Q 3Q 4Q 5Q 6Q 7Q
Q R D
8Q
Q R D
RD CP
内部有8个D触发器
1D
2D 3D 4D 5D 6D 7D 8D GND
内部有8个D触发器
Q输出 R公共 CP公共
课堂练习
题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的
Q & SD
4.7k
+5V
K
R-S触发器应用举例: 单脉冲发生器
Q & RD +5V
4.7k
Q & SD
4.7k
+5V
K
R-S触发器应用举例: 单脉冲发生器
负脉冲
Q
正脉冲
Q &
SD
Q
Q
& RD
+5V
4.7k
t +5V
K
4.7k
2. 时钟控制电平触发的R-S触发器 触发器功能表
Q
& RD
初始状态=0.
D CP
D
Q
Q1
D
D
Q
Q2
CP
课堂练习(续)
D D Q
Q1
CP
CP D Q1
课堂练习(续) D
CP
D
Q
Q2
CP D Q1
14.2寄存器
由D触发器组成，用于存放数码 14.2.1 数码寄存器(并行寄存器) Q 一个D触发器 组成1位的数 码寄存器 CP上升沿,Q =D CP高电平、低电平、 下降沿，Q不变
R-S触发器真值表
RD Q 0 & 1 RD 1 0 SD 1 0
Q
0 1
Q 1(复位) 0(置位)
Q
1 &
0 1
1 0
0
1
0
保持原状
不确定
SD
SD=0同时RD=1时, Q=1。故SD称为置位端,或称为置1端
R-S触发器真值表
1 Q & 1 RD 0 1
RD 0
SD
1 0 1 0
Q 0 1
Q
2D
3D
4D GND
特点: 一个集成电路中有4个D触发器,
时钟CP公共, 清0端RD公共
集成4D触发器74LS175的应用举例—抢答电路
4.7k
+5V
风鸣器 5004 & 1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q +5V Vcc GND
1
CP
74LS175
1D
1 甲
CP
&
1kHz
4D
1 R
时，Q保持不变
3. 集成D触发器介绍
(1) 集成双D触发器74LS74 Vcc(+5V)
Q
Q S R
D
Q
D
Q S CP
D
R
D
D
CP
D
GND(地)
D触发器应用举例: 用D触发器 将一个时钟进行2分频.
D触发器功能
CP 时，Q=D
Q D
Q CP
CP
1
Q
CP Q 0 RD、SD不用时,甩空
或通过4.7k的电