数字钟电路分析与制作讲义
数字时钟各单元电路的设计方案及原理说明
数字时钟各单元电路的设计方案及原理说明数字时钟是现代生活中常见的时间显示工具，它通过使用数字来表示小时和分钟。
而数字时钟的核心组成部分则是由各个数字显示单元电路组成的。
在本文中，我将为您介绍数字时钟各单元电路的设计方案及原理说明，希望能帮助您更深入地了解数字时钟的工作原理。
我们需要了解数字时钟的基本原理。
数字时钟使用了七段显示器来显示数字，每个数字由七个LED（Light Emitting Diode）组成，分别表示了该数字的不同线条。
为了控制七段显示器显示特定的数字，我们需要设计相应的驱动电路。
1. 数字时钟的驱动电路设计方案a. 时钟信号生成器：数字时钟需要一个稳定的时钟信号来驱动各个单元电路，通常使用晶振电路来生成精确的时钟信号。
b. 时分秒计数器：用于计数时间，并将计数结果转化为可以驱动七段显示器的信号。
时分秒计数器可以使用计数逻辑电路来实现，其中包括触发器和计数器芯片等。
c. 译码器：译码器用于将计数器输出的二进制数据转换为可以驱动七段显示器的控制信号。
根据不同的数字，译码器会选通对应的七段LED。
2. 数字时钟的各单元电路原理说明a. 时钟信号生成器的原理：晶振电路通过将晶振与逻辑电路相连，通过振荡来生成稳定的时钟信号。
晶振的振荡频率决定了时钟的精确度，一般使用32.768kHz的晶振来实现。
b. 时分秒计数器的原理：时分秒计数器使用触发器和计数器芯片来实现，触发器可以保存二进制的计数值，并在时钟信号的作用下进行状态切换。
计数器芯片可以根据触发器的状态进行计数和重置操作。
c. 译码器的原理：译码器根据计数器输出的二进制数据选择对应的七段LED。
七段LED通过加电来显示数字的不同线条，然后通过译码器的工作，将二进制数据转换为驱动七段LED的信号。
通过以上的设计方案和原理说明，我们可以更好地理解数字时钟各单元电路的工作原理。
数字时钟通过时钟信号生成器来提供稳定的时钟信号，时分秒计数器记录并计算时间，译码器将计数结果转化为可以驱动七段显示器的信号。
数字时钟知识讲解
数字时钟目录一、引言1.1研究背景与意义1.2设计原理二、理论基础与分析2.1 石英晶体振荡器2.2 分频器2.3 时、分、秒计数器的设计2.4 译码显示电路的设计2.5 时间校正电路2.6 工作原理三、结论四、参考文献五、附录一、引言1.1研究背景与意义随着科学技术的不断发展, 人们对时间计量的精度要求越来越高。
高精度的计时工具大多数都使用了石英晶体振荡器, 由于电子钟、石晶表、石英钟都采用了石英技术, 因此走时精确度高, 稳定性好, 使用方便, 不需要经常调校. 数字式电子钟用集成电路计时时, 译码代替机械式传动, 用LED显示器代替指针显示进而显示时间, 减小了计时误差.这种表具有时、分、秒、显示时间的功能, 还可以进行时、分、秒的校对。
片选的灵活性好。
1.2设计原理图1 数字电子钟逻辑框图二、理论基础与分析主体电路由功能部件和单元电路组成。
各功能部件的设计介绍分别为：2.1 石英晶体振荡器振荡器是数字钟的核心,振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度.通常选用石英晶体构成振荡器电路。
一般来说，振荡器的频率越高，计时精度越高。
如下图图2所示为电子手表集成电路中的晶体振荡器电路。
图2 石英晶体振荡电路该电路由F0=32768Hz的石英晶体和一个反向器构成稳定性好、精确度高的时间标准信号源。
利用石英晶体来控制振荡频率, 电阻为反馈元件, 电容C 防止寄生振荡，调节可变电容C1可以对振荡器的频率进行微调，再通过反向器输出频率为32768Hz的方波脉冲信号。
2.2 分频器：石英晶体振荡器产生较高的32768Hz 的频率, 而电子钟需要秒脉冲, 故可采用分频电路实现,分频器的功能主要有两个：（1）产生标准秒脉冲信号。
（2）提供功能扩展电路所需要的信号。
如仿电台报时用的1KHz的高音频信号和500Hz的低音频信号，它可由74LS393（其引脚及功能表见附录）所组成，其电路图为图3所示：图3 分频电路对于单个二进制计数器而言，周期信号从CP端输入，则可以从Q0、Q1、Q2和Q3端分别得到2分频、4分频、8分频和16分频的信号。
数字钟电路的分析与设计
题目：数字钟电路的分析与设计目录标题 (1)中英文摘要 (1)引言 (1)一、电路原理设计 (1)1.1总体方案设计 (2)1.2数字钟的组成原理图 (3)1.3主干电路设计 ......................................................................................................... .. 3 1.3.1 振荡器电路的设计 .............................................................................................. .. 3 1.3.2时间计数器电路的设计 ...................................................................................... .. 4 1.3.3译码驱动电路的设计 .......................................................................................... .. 4 1.3.4分频电路的设计 .................................................................................................. .. 5 1.4扩展电路设计 ......................................................................................................... .. 61.4.1校时电路的设计 .................................................................................................. .. 6二、基于MULTISIM的电路仿真 (7)2.1主干电路的仿真 (8)三、系统分析 (8)3.1单元电路设计和器件选择 (8)3.1.1定时器 (8)3.1.2计数器 (10)3.1.3 译码显示 (11)3.2工作原理 (12)3.3电路原理总图 (12)结论 (13)致谢 (13)参考文献 (14)附录 (15)数字钟电路的分析与设计摘要数字钟是采用数字电路实现对“时”，“分”，“秒”的数字显示的计时装置。
设计4-数字时钟电路设计课件
控制音响电路的输入信号。
3. 报整点时数电路--减法计数器
减法计数器选用74LS191，各控制端的作用如下:
LD 为置数端。当LD =0时将小时计数器的输出经数 据输入端D0D1D2D3的数据置入。
RC 为溢出负脉冲输出端。当减计数到“0”时 RC
输出一个，负脉冲。 U /D 为加/减控制器。U /D =1时减法计数。
3. 报整点时数电路--逻辑控制电路
G2
1
&
分十位 Q 2M 232来自74LS741
1CP 1RD
1D
1Q 1Q
S
56
1 G3
1kH z
1 G4
& G5 1 G6 音响电路
11
13
LD
RC
14 CPA
74LS191
G D 0 D 1 D 2 D 3 U /D
8
15 1 10 9
5
编码器
＋ 5V
CP
LD 减计数
及R91或R92为低电平 或全部低电平
QA与CKB相连
3.计数器 秒、分为60进制计数器，时为24进制计数器
（1） 60进制计数器 由十进制和六进制级联而成。十进制由
74LS90组成，六进制由74LS92组成，引脚图如 下：
异步清零R01、R02 计数时： R01或R02为低电平 QA与CKB相连
CPA为减法计数脉冲，兼作音响电路的控制脉冲。
3. 报整点时数电路--编码器
编码器是由与非门实现 的组合逻辑电路，其输出 端的逻辑表达式由5变量的 卡诺图可得：
D1的逻辑表达式
如果用与非门实现上式，则
3. 报整点时数电路--编码器
数字钟系统电路的设计方案与仿真分析
数字钟系统电路的设计方案与仿真分析
在电子技术实验教学中，构建学生的电路设计理念，提高学生的电路设计能力，是教学的根本目的和核心内容。
数字钟电路的设计和仿真，涉及模拟电子技术、数字电子技术等多方面知识，能够体现实验者的理论功底和设计水平，是电子设计和仿真教学的典型案例。
文中采用了555 定时器电路、计数电路、译码电路、显示电路和时钟校正电路，来实现该电路。
1 系统设计方案
数字钟由振荡器、分频器、计时电路、译码显示电路等组成。
振荡器是数字钟的核心，提供一定频率的方波信号;分频器的作用是进行频率变换，产生频率为1 Hz 的秒信号，作为是整个系统的时基信号; 计时电路是将时基信号进行计数;译码显示电路的作用是显示时、分、秒时间;校正电路用来对时、分进行校对调整。
其总体结构图，如图1 所示。
2 子系统的实现
2.1 振荡器
本系统的振荡器采用由555 定时器与RC 组成的多谐振荡器来实现，如图2 所示即为产生1 kHz 时钟信号的电路图。
此多谐振荡器虽然产生的脉冲误差较大，但设计方案快捷、易于实现、受电源电压和温度变化的影响很小。
2.2 分频器
由于振荡器产生的频率高，要得到标准的秒信号，就需要对所得到的信号进行分频。
在此电路中，分频器的功能主要有两个：1）产生标准脉冲信号;2）提供电路工作需要的信号，比如扩展电路需要的信号。
通常实现分频器的电路是计数器电路，选择74LS160 十进制计数器来完成上述功能［5］。
如图3 所示，555 定时器产生1 kHz 的信号，经过3 次1/10 分频后得到1 Hz 的脉冲信号，为秒个位提供标准秒脉冲信号。
数字电子钟讲解
电子制作实训报告题目：数字电子钟班级：09电信姓名：苏欣欣指导教师：赵欣湖北轻工职业技术学院完成日期：2011年4月16日目录第一章概述 3第二章数字电子钟的电路原理 4 第三章电路调试与制作12第四章总结与体会12第五章附录13第一章概述数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
虽然市场上已有现成的数字集成电路芯片出售，价格便宜，使用方便，这里所制作的数字电子可以随意设置时，分的输出，是数字电子中具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
设计目的（1）加强对电子制作的认识，充分掌握和理解设计个部分的工作原理、设计过程、选择芯片器件、电路的焊接与调试等多项知识。
（2）把理论知识与实践相结合，充分发挥个人与团队协作能力，并在实践中锻炼。
（3）提高利用已学知识分析和解决问题的能力。
（4）提高实践动手能力。
第二章数字电子钟的电路原理数字电子钟的设计与制作主要包括：数码显示电路、计数器与校时电路、时基电路和闹铃报时电路四个部分。
1．数码显示电路译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。
显示器件选用FTTL-655SB双阴极显示屏组。
在计数电路输出信号的驱动下，显示出清晰的数字符号。
2．计数器电路LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。
3．校时电路数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，时基电路的误差会累积；又因外部环境对电路的影响，设计产品会产生走时误差的现象。
纯数字电路数字时钟原理图(免费)
做成时钟,并不难,把十进改成6进就行了如下:1,震荡电路的电容用晶震,记时准确.2, 时:用2块计数器,十位的用1和2(记时脚)两个脚.分:用2块计数器,十位的用1,2,3,4,5,6,(记时脚)6个脚.秒:同分.评论:74系列的集成块不如40系列的,如:用CD4069产生震荡,CD4017记数,译码外加.电压5V.比74LS160 74LS112 74LS00好的.而且CD4069外围元件及少.如有需要我可以做给你.首先需要产生1hz的信号，一般采用CD4060对32768hz进行14分频得到2hz，然后再进行一次分频。
（关于此类内容请参考数字电路书中同步计数器一章）(原文件名:4060.JPG)一种分频电路：(原文件名:秒信号1.JPG)采用cd4518进行第二次分频另一种可以采用cd4040进行第二次分频第三种比较麻烦，是对1mhz进行的分频(原文件名:秒信号2.JPG)介绍一下cd4518：CD4518，该IC是一种同步加计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为1～7和9～{15}。
该计数器是单路系列脉冲输入（1脚或2脚；9脚或10脚），4路BCD码信号输出（3脚～6脚；{11}脚～{14}脚）。
此外还必须掌握其控制功能，否则无法工作。
手册中给有控制功能的真值（又称功能表），即集成块的使用条件，如表2所示。
从表2看出，CD4518有两个时钟输入端CP和EN，若用时钟上升沿触发，信号由CP输入，此时EN端应接高电平“1”，若用时钟下降沿触发，信号由EN端输入，此时CP端应接低电平“0”，不仅如此，清零（又称复位）端Cr也应保持低电平“0”，只有满足了这些条件时，电路才会处于计数状态，若不满足则IC不工作。
计数时，其电路的输入输出状态如表3所示。
值得注意，因表3输出是二/十进制的BCD码，所以输入端的记数脉冲到第十个时，电路自动复位0000状态（参看连载五）。
另外，该CD4518无进位功能的引脚，但从表3看出，电路在第十个脉冲作用下，会自动复位，同时，第6脚或第{14}脚将输出下降沿的脉冲，利用该脉冲和EN端功能，就可作为计数的电路进位脉冲和进位功能端供多位数显用。
数字钟电路分析与制作讲义(PPT 159张)
上一页 下一页 返回
项目实施 一、理论知识
2.同步RS触发器 在数字系统中，为协调各部分的工作状态，需要由时钟CP 来控制触发器按一定的节拍同步动作，由时钟脉冲控制的触 发器称为时钟触发器。时钟触发器又可分为同步触发器、主 从触发器、边沿触发器。这里主要讨沦同步RS触发器。 1)电路组成和符号 同步RS触发器是在基本RS触发器的基础上增加两个控制门 及一个控制信号，让输入信号经过控制门传送，如图7. 19 所示。
上一页 下一页 返回
项目实施 一、理论知识
2)逻辑功能分析
当 R S 0 时， Q Q 1 不是触发器的定义状态，此状态被 D D
称为不定状态。要避免不定状态，则对输入信号要有约束条 件:
当 R 0 ,S 1 时， D D 触发器的初态不管是0还是1，由于 RD 0
下一页 返回
项目实施 一、理论知识
2)二进制 数字电路中应用最广泛的是二进制。二进制是以2为基数的 计数制。在二进制中，每位只有0和1两个数码，它的进位规 则是“逢二进一”。 3)二-十进制的相互转换 (1)二进制数转换成十进制数，只要将二进制数的各位加权 系数求和即可。 (2)十进制数转换成二进制数，用“除2取余数后余先排”法。 4)八进制和十六进制 用二进制表示数时，数码串很长，书写和显示都不方便，在 计算机上常用八进制和十六进制。
项目实施 一、理论知识
3) TTL非门 74LS04内含6个非门，其引脚排列如图7. 8所示， 74LS04的逻辑表达式为:
4) TTL或非门 74LS02内含4个二输入或非门，其引脚排列如图7. 9所示， 74 LS02的逻辑表达式为:
多功能数字钟电路的设计与制作定稿版
多功能数字钟电路的设计与制作HUA system office room 【HUA16H-TTMS2A-HUAS8Q8-HUAH1688】多功能数字钟电路的设计与制作一、设计任务与要求设计和制作一个多功能数字钟，要求能准确计时并以数字形式显示时、分、秒的时间，能校正时间，准点报时。
二、方案设计与论证1．数字钟设计原理数字电子钟一般由振荡器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用最广的基本电路。
振荡器产生的1Hz的方波，作为秒信号。
秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。
“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。
所有计时结果由七段数码管显示器显示。
用4个与非门构成调时电路，通过改变方波的频率，进行调时。
最后用与非门和发光二极管构成整点显示部分。
2．总体结构框图如下：图14 总体框图三、单元电路设计与参数计算 1．脉冲产生电路图15 晶振振荡器原理图 图16 555定时器脉冲产生电路原理图 振荡器可由晶振组成(如图15)，也可以由555定时器组成。
图16是由555定时器构成的1HZ 的自激振荡器，其原理是：第一暂态2、6端电位为Vcc 31，则输出为高电平，三极管不导通，电容C 充电，此时2、6端电位上升。
当上升至大于Vcc 32时，输出为低电平，三极管导通，电容C 放电，此时2、6端电位下降，下降至Vcc 31时，输出高电平，以此循环。
根据公式CR R f )2(43.121+≈得，此时频率为0.991。
图17 555定时器波形关系 图18 555定时器产生1Hz 方波原理图2．时间计数电路图19 74LS161引脚图1 1 C 1 R C2 RO74LS161功能表来自脉冲产生电路的信号先后经过一个十进制计数器和六进制计数器，分别得到“秒”个位、十位后，用六进制计数器得信号再经过一个十进制计数器和六进制计数器得到“分”个位、十位以及“时”个位、十位的计时。
数字电子钟设计(原理图+pcb图+程序)--课程设计.docx
1设计课题任务、功能要求说明及方案介绍1.1设计课题任务与要求设计一个具有特定功能的电子钟。
该电子钟上电或按键复位后能自动显示学 生班级学号，进入时钟准备状态；第一次按电子钟启动/调整键，电子钟从0时 0分0秒开始运行，进入时钟运行状态；再次按电子钟启动/调整键，则电子钟 进入时钟调整状态，此时可利用各调整键调整时间，调整结束后可按启动/调整 键再次进入吋钟运行状态。
1.2设计课题总体方案介绍及工作原理说明本电子钟主要由单片机、4个独立键盘、显示接口电路和复位电路构成，设 计课题的系统框图如图1. 1所示：图1.1系统框图本电子钟的所有的程序、参数均存放在AT89S52的Flash ROM 和内部RAM 中。
键盘采用动态扫描方式。
利用单片机定时器及计数器产生定时效果通过编程 形成数字钟效果，再利用数码管动态扫描显示单片机内部处理的数据，同时通过 端口读入当前外部控制状态来改变程序的不同状态，实现不同功能。
晶振电路复位电路数码管驱动数码管LED2设计课题硬件系统的设计2.1设计课题硬件系统各模块功能简要介绍本设计的硬件系统主要采用以下基本模块来实现，单片机最小系统模块，输入模块、输出模块、电源模块(1 )单片机最小系统模块：AT89S52单片机芯片；复位电路；晶振电路。
本模块AT89S52系统控制核心，单片机系统复位由按键电平复位电路完成，通过按键S1来控制，单片机通过芯片引脚XTAL1、XTAL2,外并接石英晶体振荡器和两只电容。
这样就为能为单片机提供频率为12MHz的晶振。
(2)输入模块：本模块共用到了5个按键，1个电源开关，1个复位键，单片机运行期间，利用按键S1完成复位操作。
4个独立按键，S2键控制电子钟的启动/调整状态，S3键为小时调整键，S4键为分钟调整键，S5键位秒调整键，且 S2、S3、S4、S5 任一键都独自连一个I/O (Pl.O、P1. 1、P1. 2、P1. 3) 口线，说明它们可以独立实现相应的电子钟功能。
电子技术数字时钟报告电路原理图
电子技术课程设计报告设计题目：数字电子时钟班级：学生姓名：学号：指导老师：完成时间：一.设计题目：数字电子时钟二.设计目的：1.熟悉集成电路的引脚安排和各芯片的逻辑功能及使用方法;2.了解数字电子钟的组成及工作原理 ;3.熟悉数字电子钟的设计与制作;三、设计任务及要求用常用的数字芯片设计一个数字电子钟,具体要求如下：1、以24小时为一个计时周期；2、具有“时”、“分”、“秒”数字显示；3、数码管显示电路；4、具有校时功能；5、整点前10秒,数字钟会自动报时,以示提醒；6、用PROTEUS画出电路原理图并仿真验证；四、设计步骤：电路图可分解为：1.脉冲产生电路；2.计时电路；3.显示电路；4校时电路；5整点报时电路;1.脉冲电路是由一个555定时器构成的一秒脉冲,即频率为1HZ；电路图如下：2.计时电路即是计数电路,通过计数器集成芯片如：74LS192 、74LS161、74LS163等完成对秒脉冲的计数,考虑到计数的进制,本设计采用的是74LS192;秒钟个位计到9进10时,秒钟个位回0,秒钟十位进1,秒钟计到59,进60时,秒钟回00,分钟进1；分钟个位计到9进10时,分钟个位回0,分钟十位进1,分钟计到59,进60时,分钟回00,时钟进1；时钟个位记到9进10时,时钟个位回0,时钟十位进1,当时钟计数到23进24时,时钟回00.电路图如下：3.显示电路是完成各个计数器的计数结果的显示,由显示译码器和数码管组成,译码器选用的是4511七段显示译码器,LED数码管选用的是共阴极七段数码管,数码管要加限流电阻,本设计采用的是400欧姆的电阻;电路图如下：4.校时电路通过RS触发器及与非门和与门对时和分进行校准,电路图如下：5.整点报时电路即在时间出现整点的前几秒,数值时钟会自动提醒,本设计采用连续蜂鸣声；根据要求,电路应在整点前10秒开始整点报时,也就是每个小时的59分50秒开始报时,元器件有两个三输入一输出的与门,一个两输入一输出的与门,发生器件选择蜂鸣器;具体电路图如下：六.设计用到的元器件有：与非门74LS00,与门74LS08,74LS11,7段共阴极数码管,计数器芯片74LS192,555定时器,4511译码器,电阻,电容,二极管在电路开始工作时,对计数电路进行清零时会使用到,单刀双掷开关;设计电路图如报告夹纸;七.仿真测试：1.电路计时仿真电路开始计数时：计数从1秒到10秒的进位,从59秒到一分钟的进位,从1分到10分的进位,从59分到一小时的进位,从1小时到10小时的进位,从23小时到24小时的进位,然后重新开始由此循环,便完成了24小时循环计时功能,仿真结果如下：1. 7.2.8.3. 9.4. 10.5. 11.6. 12.13.2.电路报时仿真由电路图可知,U18：A和U18：B的6个输入引脚都为高电平时,蜂鸣器才会通电并发声,当计数器计数到59分50秒是,要求开始报时,而59分59秒时,还在报时,也就是说只需要检测分钟数和秒计数的十位,5的BCD码是4和1,9的BCD码是8和1,一共需要6个测端口,也就是上述的6个输入端口,开始报时时,报时电路状态如图：3.校时电路仿真正常计时校时U15：D和u15:C是一个选通电路,12角接的是秒的进位信号,9角接的是秒的脉冲信号,当SW1接到下引脚时,U15：D接通,u15:C关闭,进位信号通过,计数器的分技术正常计时；当SW1接到上引脚时,U15：D关闭,u15:C接通,校时的秒脉冲通过,便实现了分钟校时,时钟的校时与分钟校时大致相同;八.心得体会以及故障解决设计过程中遇到了一个问题,就是在校时电路开始工作时,校时的选择电路会给分钟和时钟的个位一个进位信号,也就是仿真开始时电路的分钟和时钟个位会有一个1;为了解决这个问题,我采用的是在电路开始工作时,同时给分钟和时钟的个位一个高电平的清零信号来解决,由于时钟的个位和十位的清零端是连在一起的,再加上分钟的个位,在校时小时的时候且当小时跳完24小时时,会给分钟的个位一个清零信号,这时在电路中加一个单向导通的二极管变解决了,具体加在那儿,请参考电路图;在设计过称中,我们也许遇到的问题不止一个两个,而我们要做的是通过努力去解决它；首先我们要具备丰富的基础知识,这是要在学习和实际生活中积累而成的；其次,我们还有身边的朋友同学老师可以请教,俗话说：三人行,必有我师；最后,我们还有网络,当今是个信息时代,网络承载信息的传递,而且信息量非常大,所以我们也可以适当的利用网络资源;通过这次对数字钟的设计与制作,让我了解了设计电路的步骤,也让我了解了关于数字钟的原理与设计理念,要设计一个电路总要先用仿真,仿真成功之后才实际接线;但是仿真是在一个比较好的状态下工作,而电路在实际工作中需要考虑到一些驱动和限流电阻等等,因为,再实际接线中有着各种各样的条件制约和干扰;而且,在仿真中无法成功的电路接法,在实际中因为芯片本身的特性而能够成功;所以,在设计时应考虑两者的差异,从中找出最适合的设计方法;这次学习让我对各种电路都有了大概的了解,所以说,坐而言不如立而行,对于这些电路还是应该自己动手实际操作才会有深刻理解,才能在实际生活和工作中应用起来;。
数字钟电路的设计与制作
数字钟电路的设计与制作作者：谭建明来源：《教师·上》2013年第09期电子数字钟的应用十分广泛，通过计时精度很高的石英晶振（也可采用卫星传递的时钟标准信号），采用相应进制的计数器，转化为二进制数，经过译码和显示电路准确地将时间“时”“分”“秒”用数字的方式显示出来。
与传统的机械钟相比，它具有走时准确，显示直观，无机械传动，无需人经常调整等优点。
它广泛用于车站、码头、广场等公共场所的大型远距离时间显示电子钟。
一、数字钟电路设计思路数字钟的整个电路秒脉冲电路、较时电路、时分秒计算器、数码驱动显示电路和报时电路五大部分。
整个电路由秒脉冲电路，较时电路，时分秒计算器，数码驱动显示电路和报时电路五大部分组成。
二、单元电路的设计方法⒈秒信号发生电路这是数字钟的关键电路，它直接影响到数字钟的走时准确。
根据计时的精度确定石英晶振的频率，一般采用32768HZ的石英晶体振荡器通过15次的分频（15级二分频，因215=32768）来获得秒脉冲的信号，作为计时的基本单位。
石英晶振的误差很小，一般可达10-9数量级。
如果需要更高精度的可以选用更高的晶体振荡器。
经过更多级的分频，可得到更加精确的秒信号，一年中的误差不超过一秒。
我们选用CD4060作为秒脉冲发生电路的主要器件，它是14级的二进制计数器/分频器/振荡器。
如图2所示，C1，C2，晶振，R4，CD4060等器件构成32768HZ振荡器。
CD4060的9脚10脚11脚内含两个非门电路，16脚为电源，8脚接地，1脚输出12分频信号，2脚输出13分频信号，3脚输出14分频信号，图中的R4是反馈电阻，可使内部的非门电阻工作在线性放大区，C2是微调电容，可改变振荡频率，以保证精确度。
12脚为复位功能，当为高电平1时，清零即Q1～Q14输出为0，当12脚为低电平0时，内部计数器对9脚的脉冲进行计数且在脉冲的下降沿进行翻转。
从3脚输出的为32768的第14级二分频，即为2HZ，经74LS74（D触发器）再作二分频，从而得到秒脉冲（1HZ信号）。
8.10 《项目8数字钟电路的设计与制作》课件
2.集成二—十进制计数器 集成计数器 74LS90 的引脚图如图 8-17 所示，它共有 14 个引脚。引脚 1 和14是计数器的时钟脉冲输入端；引脚2和3是直接清零端；引脚 6和7是 直接置9端；引脚4和13是空脚；引脚5是电源端；引脚10是“地”端；引 脚 12是二进制输出端；引脚9 、8、11 分别是由低位到高位排列的五进制 计数器的输出端。
解：由图8-13可以看出，时钟脉冲CP加在每个触发器的时钟脉冲输入 端上，因此它是一个同步时序逻辑电路，时钟方程可以不写。 （1）写方程式
（2）列状态转换真值表（见表8-6）
（3）画状态转换图和时序图（见图8-14）。 （4）确定电路功能 由以上分析可知：该电路在输入第6个计数脉冲CP后，返回原来的状 态，同时输出端Y输出一个进位脉冲。因此图8-13所示电路为同步六进制 计数器。
项目8 数字钟电路的设计与制作
任务一 计数、译码和显示电路分析与制作
任务二 555振荡秒脉冲电路的设计与制作 任务三 数字电路故障查找的方法
项目8 数字钟电路的设计与制作
数字钟已经成为人们日常生活中的必需品，广泛用于个人家庭、车站、商场、 会议室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集 成电路技术的发展采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带 方便等优点，它还用于计时、自动报时及自动控制等各个领域。本项目通过制作数字 钟电路的设计与制作要求达到如下的教学目标。 【知识目标】 1.掌握计数器的构成与作用； 2.理解计数器的工作原理与工作过程； 3.掌握555定时器的工作特性； 4.掌握由555定时器、施密特触发器、单稳态触发器、多谐振荡器的构成与作用； 5.理解施密特触发器、单稳态触发器、多谐振荡器的工作过程； 6.了解施密特触发器、单稳态触发器、多谐振荡器的工作原理。 【能力目标】 1.能借助资料读懂集成电路的型号，明确各引脚功能； 2.会识别并测试常用集成计数器； 3.能用集成计数器设计任意进制计数器； 4.具有555定时器电路的分析能力； 5.具有555定时器的使用能力； 6.具有一定的复杂数字电路设计、安装、调试和故障检修能力。
92数字电路课程设计数字闹钟PPT课件
➢ 译码显示电路设计
➢ 校时电路的设计
➢ 定时控制电路的设计
➢ 正点报时电路的设计
➢ 报整点时数电路的设计
➢ 触摸报时电路的设计
11
1．振荡器的设计
振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程 度，通常选用石英晶体构成振荡器电路。一般来说，振荡器 的频率越高，计时精度越高。
26
用2片74LS90组成24进制计数器
QD QC QB QA
S9(1) 74LS90
S9(2) CPB
CPA
R0(1) R0(2)
计数范围为 00～23
QD QC QB QA
S9(1) 74LS90
S9(2) CPB
CPA
R0(1) R0(2)
CP
R0（1）、R0（2）同时为1， 输出 清0
30
向分计数器进位 数字或小钟“时电12计路翻计计数系1数时”器统规器出分向按由律路振的现计小荡 照主计进输器误数时2体数行出4差器计电校经时计数路时译可满器和和分 码以6进频 扩校0器器 用位后展分送校电显时路示电两器大部分所组成
10
三、单元电路的设计
➢ 振荡器的设计
➢ 分频器的设计
➢ 时、分、秒计数器的设计
设计题目 数字闹钟电路设计
1
目录
课程设计要求 数字钟的功能要求 数字钟电路系统的组成方框图 单元电路设计 整机电路
2
课程设计要求
课程设计过程
理论设计阶段
硬件电路实验阶段
实验报告及答辩阶段
应达到的基本要求
独立完成实验的理论设计；
学会查阅技术手册和文献资料；
进一步熟悉常用集成电路的设计方法；
数字电子电路课程设计---数字钟
指导老师：学生姓名：学号：专业：电子信息工程班级：系别：电气工程与自动化学院设计时间：目录一. 概述 (1)二. 设计要求和任务 (1)三. 设计原理及方框图 (1)四. 各部分电路的设计及实现 (2)五. 总体电路图设计 (6)六. 安装与调试 (6)七. 主要实验器材 (8)八. 收获与体会 (9)九. 参考文献 (9)数字钟电路的设计一、 概述数字钟已成为人们日常生活中不可少的必需品，给人们的生活，学习，工作带来极大的方便。
本文介绍的数字钟是一种利用数字电路来显示时、分、秒的装置，与传统的机械钟相比，它具有走时准确，性能稳定，显示直观，无机械传动装置等特点。
此外，本数字钟还具有整电报时、定时响闹功能。
二、 设计要求和任务1、设计的数字钟以数字形式显示时、分、秒的时间，小时计时为“12翻1” 。
2、当电路出现走时误差时，电路具有校时功能。
要求手动快校时、快校分或慢校时、慢校分。
3、要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。
4、要求电路具有定时响闹功能。
三、 设计原理及方框图数字钟实际上是一个对标准频率进行计数的计数电路，由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1kHZ 时间信号必须做到准确稳定。
构成方框图如下：分显示器时显示器 秒显示器时译码器分译码器秒译码器时计数器 秒计数器分计数器 分频器震荡器整点报时 电路校时电路定时控制电路图1由图可见：本数字钟电路主要由震荡器、分频器、校时电路、时分秒计数器、译码显示器及整点报时电路、定时控制电路构成。
它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，再经过分频器输出标准“秒脉冲”送入秒计数器，秒计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为分计数器的脉冲信号，分计数器也采用60进制计数器，每累计60分钟发出一个“时脉冲”信号，该信号将被送到时计数器，时计数器采用12进制计数器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
项目实施 一、理论知识
2.编码 在数字系统中，二进制数码不仅可表示数值的大小，而且常
用于表示特定的信息。将若干个二进制数码0和1按一定的规 则排列起来表示某种特定含义的代码，称为二进制代码。建 立这种代码与图形、文字、符号或特定对象之间一一对应关 系的过程，就称为编码。
路漫漫其悠远
上一页 下一页 返回
1) TTL与非门 74LS00内含4个二输入与非门，其引脚排列如图7. 5所示
。
路漫漫其悠远
上一页 下一页 返回
项目实施 一、理论知识
74 LS00的逻辑表达式为:
74LS20内含2个四输入与非门，其引脚排列如图7. 6所示 ，74 LS20的逻辑表达式为:
2) TTL与门 74LS08内含4个二输入与门，其引脚排列如图7. 7所示，
路漫漫其悠远
上一页 下一页 返回
项目实施 一、理论知识
最基本的逻辑关系有3种:与逻辑、或逻辑和非逻辑，与之相 对应的逻辑门电路有与门、或门和非门。它们的逻辑关系、 电路组成、逻辑功能及符号见表7. 2。
2.复合逻辑门 与非门、或非门、与或非门电路分别是与、或、非3种门电
路的串联组合其逻辑电路如图7. 2所示。 异或门电路的特点是两个输入端信号相异时输出为1，相同
74 LS08页 返回
项目实施 一、理论知识
3) TTL非门 74LS04内含6个非门，其引脚排列如图7. 8所示，
74LS04的逻辑表达式为:
4) TTL或非门 74LS02内含4个二输入或非门，其引脚排列如图7. 9所示
，74 LS02的逻辑表达式为:
路漫漫其悠远
下一页 返回
项目要求
能力目标: 1.能借助资料读懂集成电路的型号，明确各引脚功能。 2.会识别并测试常用集成触发器、寄存器、译码显示器、计
数器。 3.能完成数字电子钟的设计、安装与调试。
路漫漫其悠远
上一页 返回
项目实施 一、理论知识
(一)数字电路基本知识
1.数制 数制是一种计数的方法，它是进位计数制的简称。这些数制
表7. 1所示是十进制数与8421BCD码的对应关系。
路漫漫其悠远
上一页 下一页 返回
项目实施 一、理论知识
(二)基本逻辑门电路
1.基本逻辑门 逻辑门电路是指能实现一些基本逻辑关系的电路，简称“门
电路”或“逻辑元件”，是数字电路的最基本单元。门电路通 常有一个或多个输入端，输入与输出之间满足一定的逻辑关 系。实现基本逻辑运算的电路称为基本逻辑门电路，基本逻 辑门电路有与门、或门、非门。 逻辑门电路可以由二极管、三极管及阻容等分立元件构成， 也可由TTL型或CMOS型集成电路构成。目前所使用的逻辑 门电路一般是集成逻辑门电路。
差、体积大、功耗大、使用不便，因此在数字设备中一般极 少采用，而目前广泛使用的是TTL系列和CMOS系列的集成 门电路。 TTL集成门电路，即晶体管一晶体管逻辑电路，该电路的内 部各级均由晶体管构成。
路漫漫其悠远
上一页 下一页 返回
项目实施 一、理论知识
集成门电路通常为双列直插式塑料封装，图7. 5为74 LS00四二输入与非门的逻辑电路芯片结构及外引线分布， 在一块集成电路芯片上集成了4个与非门，各个与非门互相 独立，可以单独使用，但它们共用一根电源引线和一根地线 。不管使用哪种门，都必须将 接+5 V电源，地线引脚 接公共地线。下面介绍几种常用的TTL集成门。
项目实施 一、理论知识
将十进制数的0~9十个数字用二进制数表示的代码，称为二 -十进制码，又称BCD码。常用的二-十进制代码为8421 BCD码，这种代码每一位的权值是固定不变的，为恒权码。 它取了4位自然二进制数的前10种组合，即0000 (0)~1001 (9)，从高位到低位的权值分别是8, 4, 2, 1。 由于去掉了后6种组合1010~1111，所以称为8421 BCD码。
数字钟电路分析与制作 讲义
路漫漫其悠远 2020/3/30
项目要求
知识目标: 1.了解数字电路基本知识;理解基本逻辑门电路的符号及功能
。 2.掌握触发器、寄存器、译码显示器的组成及逻辑功能。 3.掌握常用集成产品的功能及其应用。 4.掌握任意进制计数器的设计方法。 5.掌握数字电子钟的电路组成与工作原理。
路漫漫其悠远
上一页 下一页 返回
项目实施 一、理论知识
5) TTL异或门 74LS86内含4个二输入异或门，74LS86的逻辑表达式为:
6) TTL集成门电路参数 在使用TTL集成逻辑门时，应注意以下几个主要参数。 (1)输出高电平 和输出低电平 (2)阈值电压 (3)扇出系数 (4)平均传输延迟时间
路漫漫其悠远
上一页 下一页 返回
项目实施 一、理论知识
(5)输出低电平时电源电流 和输出高电平时电源电流 7)TTL集成门电路使用注意事项 (1) TTL输出端 TTL电路(OC门、三态门除外)的输出端不允许并联使用，
3)二-十进制的相互转换
(1)二进制数转换成十进制数，只要将二进制数的各位加权 系数求和即可。
(2)十进制数转换成二进制数，用“除2取余数后余先排”法 。
4)八进制和十六进制
用二进制表示数时，数码串很长，书写和显示都不方便，在 计算机上常用八进制和十六进制。
路漫漫其悠远
上一页 下一页 返回
所用的数字符号称为数码，某种数制所用数码的个数称为基 数。 1) 十进制 目常生活中入们最习惯用的是十进制。十进制是以10为基数 的计数制。
路漫漫其悠远
下一页 返回
项目实施 一、理论知识
2)二进制
数字电路中应用最广泛的是二进制。二进制是以2为基数的 计数制。在二进制中，每位只有0和1两个数码，它的进位规 则是“逢二进一”。
时输出为0，其逻辑电路如图7. 3所示。同或门电路的特点 是两个输入端信号相同时输出为1,相异时输出为0，其逻辑 电路如图7. 4所示。
路漫漫其悠远
上一页 下一页 返回
项目实施 一、理论知识
表7. 3列出了几种常见的复合逻辑门电路的逻辑表达式，逻 辑功能及逻辑符号。
3. TTL集成门电路 用分立元件组成的门电路，使用元件多、焊接点多、可靠性