4数字电子基础-组合逻辑电路

L2 A B A3B3 A3 B3 A2 B2 A3 B3 A2 B2 A1B1 A3 B3 A2 B2 A1 B1 A0 B0 A3 B3 A2 B2 A1 B1 A0 B0 I AB
数值比较器 (74x85)
74x85
2 3 4
I ( AB) I( AB) I( AB)
10
数据选择器
74x151
7 EN
11 A 10 B 9C
4 3
D0 D1
2 D2
1 15
D3 D4
14 D5
13 D6
12 D7
5
Y
6
Y
Y ABC D0 ABC D1 ABCD7 EN
数据选择器的扩展
扩展位数
EN
EN
A
A
B
B
C
C
D0
D1
Y
Y0
D2
D3
D4
D5
D6
D7
EN A B C
组合逻辑电路设计
输入
D CBA 0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 111 1 000 1 001 1 010 1 011 1 100 1 101 1 110 1 111
输出
Y2
Y1
Y0
0
0
1
0
0
ቤተ መጻሕፍቲ ባይዱ
1
0
0
1
0
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
1
0
0
1
0
Z
1
0 0
1 Z R AG RAG R AG RAG RAG
0 1 1 1
组合逻辑电路设计
Z R AG RA RG AG
组合逻辑电路设计
Z RAG • RA• RG• AG
译码器
VIH 3V , VIL 0V
用二极管组成的译码器
译码器
Y0
Y1
G1
G2 A
Y2
G2B
Y3
+5V
X0 Y0 X1 Y1 X2 Y2 X3 Y3
I( AB) I ( AB) I( AB)
A0 B0 A1 B1 A2 B2 A3 B3
74x85
L( A B ) L( A B ) L( A B )
I ( AB) I( AB) I( AB)
74x85
L( A B ) L( A B ) L( A B )
七段显示译码器
七段显示译码器
编码器
REQ1 REQ2 REQ3
REQN
Request Encoder
Requestor’s number
优先权编码器74x148
74x148
5 EI
4 I7
3 2
I6 I5
1 I4
A2
6 7
A1
A0 9
13 I3 12 I2 11 I1 10 I0
GS 14 EO 15
本章内容
组合逻辑电路的分析与设计 常用中规模集成电路
南京大学金陵学院—肇莹
组合逻辑电路
组合逻辑电路
输入逻辑变量
输出逻辑变量
Output = Function (Input)
组合逻辑电路的分析
Y2 DC • DBA DC DBA Y1 DCB • DC B • DC A DCB DC B DC A Y0 DC • DB DC DB
EO---表示编码器工作，但是没有编码信号输入。
74x148
16线-4线
5 EI
编码器
Request 15 4 I7
Request 14 3 Request 13 2
I6 I5
Request 12 1
I4
A2
6 7
&
A1 A0
9
Request 11 13
I3
Request 10 12
I2
Request 9 11
X Y X Y
X Y
X4
A0
Y4
B0
X5
A1
Y5
B1
X6
A2
Y6
B2
X7
A3
Y4
B3
数值比较器 (CC14585)
数值比较器 (CC14585)
Y A B A3B3 A3 B3 A2 B2 A3 B3 A2 B2 A1B1 A3 B3 A2 B2 A1 B1 A0 B0 A3 B3 A2 B2 A1 B1 A0 B0 I AB
Y7 G1 (G2 A G2B ) A B C
Pin-8 is GND Pin-16 is VCC
译码器
4线-16线译码器
译码器的应用
用译码器来实现逻辑函数。 当译码器在工作状态下
G2 A G2B 0, G1 1 Y0 A B C Y1 A B C
Y7 A B C
G2 P2G1 P2 P1G0 P2 P1P0C0
C4 A3B3 A3 B3 C3 G3 P3C3
G3 P3G2 P3 P2G2 P3 P2 P1G1 P3 P2 P1P0C0
74x283
74x283
如何实现8位二进制数的加法？
S[3:0]
74x283
C0
C0
A0
Y4
A
Y5
B
Y6
C
Y7
3-to-8 译码器 74LS138
译码器
74x138
表示低电平有效
6 G1
4
G2 A
5
G2B
1
A
2
B
3
C
Y0
15
Y1 Y2 Y3
14 13 12
Y4 Y5
11 10
Y6
9
Y7
7
Y0 G1 (G2 A G2B ) A B C Y1 G1 (G2 A G2B ) A B C
0
1
0 1 CO m3,5,6,7,9,10,11,15
1
0
0
1
1 0
S
m1,2,4,7,9,10,12,15
1
0
1
1
1
000
0
0
1
001
1
1
1
010
1
1
1
011
1
0
1
100
0
1
1
101
0
0
1
1 10
0
0
1
111
1
1
组合逻辑电路设计
CO
MA
BCI
00
00
01 11 10 1
01
111
11
1
10
I1
Request 8 10
I0
GS 14
EO 15
&
5 EI
Request 7 4 I7
Request 6 3 Request 5 2
I6 I5
Request 4 1
I4
Request 3 13
I3
Request 2 12
I2
Request 1 11
I1
Request 0 10
I0
A2
6 7
A1 A0
Y A B A3 B3 A2 B2 A1 B1 A0 B0 • IAB
Y( AB) Y( AB) Y( AB) I( AB)
半加器
X Y Cout S 0 000 0 101 1 001 1 110
SY X
0
1
0
1
Cout
Y
X
0
1
0
11
1
1
S XY XY X Y
Cout XY
Cout X
A0
S0
A4
B0
B0
A1
A1
B1
B1
A2
A2
B2
B2
S1
B4
A5
S2
B5
S3
A6
B6
A3
A3
B3
B3
C4
A7
B7
74x283
C0
A0
S0
B0
S1
A1
B1
S2
A2
S3
B2
A3
C4
B3
S[7:4] C8
组合逻辑电路中的竞争冒险现象
X Z
假设X=Y=1
Z
Y 1
Z YZ
XZ
&
Z
F
+
& YZ
0
XZ F
When X Y 1, F Z Z 1
Ci1 Ai Bi Ai Bi Ci
Gi PiCi
对于四位二进制数的加法，
C1 A0 B0 A0 B0 C0 G0 P0C0 C2 A1B1 A1 B1 C1 G1 P1C1
G1 P1G0 P1P0C0
C3 A2 B2 A2 B2 C2 G2 P2C2
1 11
S
MA
BCI
00
00
01 11 10
1
1
01 1
1
11 1
1
10
1
1
CO BCI M ACI M AB M ACI M AB
BCI M AB CI M AB CI BCI B CI M A
S ABCI ABCI ABCI ABCI A B CI
组合逻辑电路设计
WX YZ 00 01 11 10
00
11
01 1 1
11 1 1 1
1
10
11
WX YZ 00 01 11 10
00
11
01 1 1
11 1 1 1
1
10
1
1
F X Y Z WZ WY
When YZ 11, F W W When WXY 010 , F Z Z When WXZ 110 , F Y Y 存在0型冒险
S Y
全加器
全加器的真值表
A B Cin Cout S
0 0 0 00 0 0 1 01 0 1 0 01 0 1 1 10 1 0 0 01 1 0 1 10 1 1 010 1 1 111
S
BCin
A
00 01 11 10
0
1
1
11
1
S A B Cin
Cin 是进位输入信号 Cout 是进位输出信号
0 1 111 1 1 1 1
Output
A2 A1 A0 GS EO 1 11 11 0 00 01 0 01 01 0 1 0 01 01 1 01 1 0 0 01 1 0 1 01 1 1 0 01
1 1 1 01
1 1 1 10
EI----Enable GS---表示编码器工作，并且有编码信号输入(Got Someting)
0
1
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
组合逻辑电路设计
BC
A
00 01
11
10
0
1
1
11
1
F ABC ABC ABC ABC ABC • ABC • ABC • ABC
组合逻辑电路设计
A
&
&
B
&
&
&
C
&
&
&
F
组合逻辑电路设计
RAG
000
001 010 011 100 101 110 111
Cout
BCin
A
00 01 11 10
0
1
1
11
1
C AB A BCin ?
全加器
在C AB A BCin中，
AB 称作进位产生信号 A B 称作进位传输信号
进位产生信号 Generate
CO G
进位传输信号
A
P
Propagate
B
S
Ci
A
B
Co FA
Ci
S
全加器逻辑符号
超前进位加法器
0型冒险
组合逻辑电路中的竞争冒险现象
A
A
A
L
L A A
1型冒险
L A A 0 稳定状态下
消除竞争冒险现象的方法
Z XY 00 01 11 10
0
11
1
11
XZ
Y Z F X Z YZ
When XY 11, F Z Z 1 存在0型冒险
F X Z YZ XY
消除竞争冒险现象的方法
数值比较器 (74x85)
L1A B A3 B3 A3 B3 A2 B2 A3 B3 A2 B2 A1 B1 A3 B3 A2 B2 A1 B1 A0 B0 A3 B3 A2 B2 A1 B1 A0 B0 I AB
L3 A B A3 B3 A2 B2 A1 B1 A0 B0 • IAB
9
&
GS 14 EO 15
A3 A2 A1
A0
数据选择器
Y1 D10 A1 A0 D11 A1A0 D12 A1 A0 D13 A1A0 S1 Y2 D20 A1 A0 D21 A1A0 D22 A1 A0 D23 A1A0 S2
74x153
译码器的应用
例
FX,Y, Z m0,3,5,6
FX ,Y, Z Y0 Y3 Y5 Y6
74x138
16 04 05
X1 Y2 Z3
G1 G2A G2B
A B C
Y0 Y1 Y2
Y3
15 14 13 12
Y4 Y5
11 10
Y6
9
Y7
7
&
二——十进制译码器
74LS42
七段显示译码器 BS201A
M
G1
Y0 Y0
1
G2A
Y1
G2B
Y2 Y3
A
Y4
B C
Y5
Y6 Y7
Y7
G1
Y0 Y8
S
1
G2A
Y1
G2B
Y2 Y3
A
A
Y4
B
B
Y5
CI
C
Y6 Y15 Y7
组合逻辑电路设计
例：设计一个函数发生器电路，它的功能表如下表所示，要求：
（1）用卡诺图法写出函数Y的最简与或表达式； （2）用一个8选1数据选择器74LS151实现； （3）用两个3线——8线译码器74LS138实现；
D0
D1
Y
Y1
D2
D3
D4
D5
D6
D7
数值比较器
B
L1A B
+
L3 A B
A
L2 A B
1位数值比较器
L1A B AB L3 A B AB AB AB AB L2 A B AB
如何比较
A3 A2 A1 A0 & B3 B2 B1B0
A3 & B3 A2 & B2 A1 & B1 A0 & B0
9 A0
12 B0
11 A1
13 B1
14 A2
B2
15 1
A3 B3
L( A B )
7
L( A B )
6
L( A B )
5
数值比较器(74x85)
[注意]: 当只比较两个四位二进制数时， I ( AB) I ( AB) 0,
例:
Compare X 7 X 0 & Y7 Y0
I( AB) 1
Input
EI I0 I1 I2 I3 I4 I5 I6 I7 1 X XX X X X X X 0 X XX X X X X 0 0 X XX X X X 0 1 0 X X XX X 0 1 1 0XXXX0 1 1 1 0XXX0 1 1 1 1 0 XX 0 1 1 1 1 1 0 X0 1 1 1 1 1 1 0 011 11 1 1 1
F X Y Z WZ WY W X Y YZ WX Z
组合逻辑电路设计
设计一个组合逻辑电路，实现两个一位二进制数的加法和减法 运算。
(1)用门电路实现； (2)用3-to-8译码器实现
组合逻辑电路设计
M A B CI
0
000
0
001
0
010
0
011
0
100
0
101
0
110
0
111
CO S
0
0